KR100669499B1 - 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법 - Google Patents
금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법 Download PDFInfo
- Publication number
- KR100669499B1 KR100669499B1 KR1020050134486A KR20050134486A KR100669499B1 KR 100669499 B1 KR100669499 B1 KR 100669499B1 KR 1020050134486 A KR1020050134486 A KR 1020050134486A KR 20050134486 A KR20050134486 A KR 20050134486A KR 100669499 B1 KR100669499 B1 KR 100669499B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- diffusion control
- metal
- control layer
- crystallization
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 104
- 239000002184 metal Substances 0.000 title claims abstract description 104
- 239000010409 thin film Substances 0.000 title claims abstract description 100
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 46
- 238000002425 crystallisation Methods 0.000 title claims description 93
- 230000008025 crystallization Effects 0.000 title claims description 41
- 238000009792 diffusion process Methods 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 43
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 9
- 230000001939 inductive effect Effects 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 23
- 229910021332 silicide Inorganic materials 0.000 abstract description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 230000006698 induction Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000007715 excimer laser crystallization Methods 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법에 관한 것으로 특히, 소스영역과 드레인 영역 및 채널 영역으로 구분되는 박막 트랜지스터의 활성층 영역을 금속유도 측면 결정화방법(MILC)에 의해 비정질 실리콘에서 결정질 실리콘으로 변환시킬 때 소스 영역과 드레인 영역의 상면과 금속박막 사이에 금속의 확산시간이 서로 다른 확산조절층을 형성하여 금속 실리사이드 라인이 채널 영역의 외부에 존재하도록 결정화시킴으로써 누설 전류 특성을 향상시킬 수 있는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화방법에 관한 것이다.
비정질 실리콘, MILC, 확산조절층, 실리사이드라인, 누설전류
Description
도 1은 본 발명의 실시예에 따른 결정화방법에서 비정질 실리콘 박막이 형성되는 단계에 대한 공정단면도이다.
도 2는 본 발명의 실시예에 따른 결정화방법에서 활성층이 패터닝되는 단계에 대한 공정단면도이다.
도 3은 본 발명의 실시예에 따른 결정화방법에서 게이트 절연막과 게이트 전극막이 형성되는 단계에 대한 공정단면도이다.
도 4는 본 발명의 실시예에 따른 결정화방법에서 게이트 절연막과 게이트 전극막이 패터닝되는 단계에 대한 공정단면도이다.
도 5는 본 발명의 실시예에 따른 결정화방법에서 제1확산조절층이 형성되는 단계에 대한 공정단면도이다.
도 6은 본 발명의 실시예에 따른 결정화방법에서 제2확산조절층이 형성되는 단계에 대한 공정단면도이다.
도 7은 본 발명의 실시예에 따른 결정화방법에서 금속박막이 형성되는 단계에 대한 공정단면도이다.
도 8은 본 발명의 실시예에 따른 결정화방법에서 열처리단계에 대한 공정단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 - 절연기판 20 - 비정질 실리콘 박막
20a - 소스 영역 20b - 채널 영역
20c - 드레인 영역
30 - 게이트 절연막 40 - 게이트 전극막
50 - 제1확산조절층 60 - 제2확산조절층
70 - 금속박막
본 발명은 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법에 관한 것으로 특히, 소스영역과 드레인 영역 및 채널 영역으로 구분되는 박막 트랜지스터(TFT)의 활성층 영역을 금속유도 측면 결정화방법(MILC)에 의해 비정질 실리콘에서 결정질 실리콘으로 변환시킬 때 소스 영역과 드레인 영역의 상면과 금속박막 사이에 금속의 확산시간이 서로 다른 확산조절층을 형성하여 금속 실리사이드 라인이 채널 영역의 외부에 존재하도록 결정화시킴으로써 누설 전류 특성을 향상시킬 수 있는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화방법에 관한 것이다.
액정 디스플레이 장치(Liquid Crystal Display; LCD), 유기발광 다이오드(Organic Light Emitting Diode; OLED) 등의 디스플레이 장치는 고품질의 화면표시가 가능한 능동 매트릭스 방식을 주로 채용하고 있다. 이러한 능동매트릭스 방식의 표시장치는 화소 영역의 단위화소별로 화소전극과 상기 화소전극에 인가되는 전기적 신호를 제어하기 위한 스위칭 소자인 박막 트랜지스터가 구비된다. 이러한 박막 트랜지스터는 통상 유리, 석영 등의 투명 기판에 실리콘을 증착시키고 게이트 및 게이트 전극을 형성하고, 소스 영역과 드레인 영역에 도펀트를 주입한 후 어닐링 처리하여 활성화시켜 형성된다.
상기 박막 트랜지스터의 소스, 드레인 및 채널 영역은 통상 유리 등의 투명기판 상에 화학기상증착(CVD) 방법에 의하여 실리콘 박막이 증착되어 형성된다. 상기 화학기상증착 방법에 의하여 직접 기판에 증착된 실리콘 박막은 비정질(amorphous) 실리콘 박막으로서 결정질 실리콘(crystalline silicone) 박막보다 상대적으로 낮은 전자이동도(electron mobility)를 가진다. 그러나, 상기 박막 트랜지스터를 사용하는 디스플레이 장치는 빠른 동작 속도를 요구하고 있으나, 전자이동도가 낮은 비정질 실리콘 박막으로는 이러한 동작속도를 만족시키는데 한계가 있게 된다. 따라서, 상기 박막트랜지스터는 이러한 목적을 위하여 비정질 실리콘 박막보다 전자이동도가 매우 높은 결정질 실리콘 박막으로 형성된다.
이러한 결정질 실리콘 박막은 기판 상에 비정질 실리콘 박막을 형성하고 이를 결정화하여 형성하며, 비정질 실리콘 박막을 결정화하는 방법으로는 고상결정화법(Solid Phase Crystallization: SPC), 엑시머 레이저 결정화법(Excimer Laser Crystallization; ELC), 금속유도 결정화법(Metal Induced Crystallization; MIC)방법, 금속유도 측면결정화법(Metal Induced Crystallization; MIC)방법 등이 있다.
상기 고상결정화법은 비정질 실리콘 박막을 기판을 형성하는 물질인 유리의 변형 온도인 600℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링 하는 방법이다. 고상결정화법은 열처리에 장시간을 요하므로 생산성이 낮고 기판의 면적이 큰 경우에 600℃ 이하의 온도에서도 장시간의 열처리 과정에서 기판의 변형이 일어날 수 있는 문제점이 있다.
상기 엑시머 레이저 결정화법은 엑시머 레이저를 실리콘 층에 주사하여 매우 짧은 시간동안 국부적으로 높은 온도를 발생시켜 순간적으로 실리콘 층을 결정화시키는 방법이다. 엑시머 레이저 결정화법은 레이저광의 주사를 정교하게 제어하는데 기술적 어려움이 있고, 한번에 하나씩의 기판만을 가공할 수 있기 때문에 고로에서 여러 기판을 동시에 배치 가공을 하는 경우보다 생산성이 떨어지는 문제가 있다.
상기 금속유도 결정화법은 상기의 실리콘 박막의 결정화 방법의 단점을 극복하기 위하여 니켈, 금, 알루미늄 등의 금속을 비정질 실리콘과 접촉시키거나 이들 금속을 실리콘에 주입시키는 경우 200℃ 정도의 저온에서도 비정질 실리콘이 다결정 실리콘으로 상변화가 유도되는 현상을 이용하는 방법이다. 그러나 상기 금속유도 결정화법은 박막 트랜지스터의 활성층을 구성하는 다결정 실리콘 박막 내에 금속이 잔류하게 되어, 박막 트랜지스터의 채널 영역에서 전류 누설이 발생되고 전자이동도가 감소되는 문제가 발생한다.
상기 금속유도 측면결정화법은 비정질 실리콘 박막의 표면이나 기판과의 계면에 금속유도 측면결정화를 일으키는 금속인 니켈(Ni) 또는 파라듐(Pd) 등의 금속박막을 부분적으로 형성하고 500℃ 정도의 온도에서 열처리하여 금속이 형성된 부분과 그의 측면으로 결정화를 진행시키는 방법이다. 즉, 상기 금속유도 측면결정화법은 금속유도 결정화법과 달리 금속이 직접 비정질 실리콘 박막의 상변화를 유도하지 아니하고, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 방법이다. 상기 금속유도 측면결정화법은 비정질 실리콘의 결정화 온도를 500℃ 이하로 낮출 수 있고, 다른 결정화 방법에 비하여 장비와 공정이 간단하다는 장점을 가지고 있다. 또한, 상기 금속유도 측면결정화법은 니켈(Ni) 또는 파라듐(Pd)과 같은 금속을 포함한 실리사이드 라인이 실리콘 박막의 상변화가 전파됨에 따라 측면으로 이동하면서 결정화를 진행하게 되므로 결정화된 실리콘 층에는 결정화를 유도하기 위하여 사용된 금속 성분이 거의 잔류하지 않아 트랜지스터 활성화 층의 전류 누설 및 기타 동작 특성에 영향을 미치지 않는 장점이 있다.
상기 금속유도 측면결정화법에 의하여 박막 트랜지스터를 제조하는 방법은 먼저 유리기판에 비정질 실리콘 박막을 증착한 뒤에 사진식각 등에 의해 아일랜드 형상의 활성층을 형성한다. 상기 유리기판 전면에 게이트 절연막과 게이트 전극막을 형성하고, 습식에칭 또는 사진식각에 의해 패턴닝하여 게이트 절연막 및 게이트 전극을 형성한다. 다시, 상기 유리기판의 전면에 스퍼터링법에 의해 수십Å 두께의 니켈 또는 파라듐 금속박막을 증착한 뒤에 금속유도 결정화법 및 금속유도 측면결 정화법에 의해 비정질 실리콘 박막의 활성층에 대한 결정화를 진행한다. 이러한 과정에서 활성층 중에 금속박막과 접촉하고 있는 소스영역과 드레인 영역은 금속유도 결정화법에 의해 결정화가 이루어지고, 금속박막과 직접적으로 접촉하고 있지 않은 채널 영역은 금속유도 측면결정화법에 의해 결정화가 진행된다. 그리고 나서, 금속박막을 제거하고, 스퍼터링 장치를 이용하여 알루미늄과 같은 금속으로 소스전극, 드레인 전극 및 게이트 전극을 형성한다. 이와 같이 금속유도 측면 결정화법에 의하여 제조되는 박막 트랜지스터는 다른 방법에 의하여 제조되는 박막 트랜지스터에 비하여 비교적 우수한 특성을 나타낸다.
그러나, 상기 금속유도 측면 결정화법에 의하여 제조되는 박막 트랜지스터는 드레인 전압이 10V 이상의 높은 상태에서 게이트 전압이 0 V일 경우에 ∼10-7A/μm 정도의 누설 전류가 발생된다. 이러한 누설 전류는 다결정 실리콘 박막 트랜지스터 능동 액정표시소자를 구동하는데 요구되는 누설 전류 특성인 ∼10-10A/μm보다 약 1000배정도 더 큰 누설 전류값이다. 이러한 높은 누설 전류는 채널 영역에 형성되는 금속 실리사이드 라인(즉, 결정화 영역의 경계면)때문에 기인된다. 상기 금속 실리사이드 라인은 금속 실리사이드가 소스 영역과 드레인 영역에서 시작되어 중앙에서 서로 만나게 되어 형성되는 라인이며, 디바이스 특성을 저하시키는 결함으로 작용하여 누설전류 특성과 전자이동도와 문턱전압 특성 등을 저하시키는 문제가 있다. 따라서, 상기 금속유도 측면결정화법에 의한 박막 트랜지스터는 누설 전류 특성을 개선하기 위하여 채널 영역에 금속 실리사이드 라인이 형성되지 않도록 하는 것이 필요하게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명은 소스영역과 드레인 영역 및 채널 영역으로 구분되는 박막 트랜지스터의 활성층 영역을 금속유도 측면 결정화방법에 의해 비정질 실리콘에서 결정질 실리콘으로 변환시킬 때 소스 영역과 드레인 영역의 상면과 금속박막 사이에 금속의 확산시간이 서로 다른 확산조절층을 형성하여 금속 실리사이드 라인이 채널 영역의 외부에 존재하도록 결정화시킴으로써 누설 전류 특성을 향상시킬 수 있는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은 절연기판 상에 비정질 실리콘 박막(20)을 형성하는 단계와, 상기 비정질 실리콘 박막(20)을 소정 면적의 활성층으로 패터닝하는 단계와, 상기 활성층을 포함한 절연기판 상에 게이트 절연막과 게이트 전극막을 순차적으로 형성하는 단계와, 상기 게이트 전극막과 게이트 절연막을 패터닝하며, 상기 게이트 전극막이 형성되는 채널영역을 중심으로 상기 활성층을 제1영역과 제2영역으로 구분하는 형성하는 단계와, 상기 활성층의 제1영역 상면에 제1확산조절층을 형성하는 단계와, 상기 활성층의 제2영역 상면에 상기 제1확산조절층과 결정화 유도 금속의 확산시간이 다른 제2확산조절층을 형성하는 단계와, 상기 제1확산조절층과 제2확산조절층의 상면에 각각 상기 결정화 유도 금속의 박막을 형성하는 단계 및 상기 비정질 실리콘 박막(20)을 열처리하여 결정질 실리콘 박막으 로 결정화시키는 단계를 포함하는 것을 특징으로 한다. 이때, 상기 제1영역과 제2영역은 각각 소스 영역과 드레인 영역으로 형성될 수 있다. 상기 제1확산조절층과 제2확산조절층은 두께가 서로 다르게 형성되며, 상기 제2확산조절층은 두께가 제1확산조절층의 두께보다 크게 되도록 형성될 수 있다. 이때, 상기 제1확산조절층은 10 ∼ 100nm의 두께로 형성될 수 있다. 상기 제1확산조절층과 제2확산조절층은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있으며, 화학기상증착법(CVD) 또는 플라즈마강화 화학기상증착법(PECVD)에 의하여 형성될 수 있다. 또한, 상기 결정화 유도금속은 니켈, 파라듐, 티타늄, 금, 은, 알루미늄, 주석, 구리, 코발트, 크롬, 몰리브덴 중에서 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 열처리는 퍼니스 어닐링법(furnace annealing method) 또는 급속 어닐링법(RTA method)으로 진행될 수 있다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 결정화방법에서 비정질 실리콘 박막이 형성되는 단계에 대한 공정단면도이다. 도 2는 본 발명의 실시예에 따른 결정화방법에서 활성층이 패터닝되는 단계에 대한 공정단면도이다. 도 3은 본 발명의 실시예에 따른 결정화방법에서 게이트 절연막과 게이트 전극막이 형성되는 단계에 대한 공정단면도이다. 도 4는 본 발명의 실시예에 따른 결정화방법에서 게이트 절연막과 게이트 전극막이 패터닝되는 단계에 대한 공정단면도이다. 도 5는 본 발명의 실시예 에 따른 결정화방법에서 제1확산조절층이 형성되는 단계에 대한 공정단면도이다. 도 6은 본 발명의 실시예에 따른 결정화방법에서 제2확산조절층이 형성되는 단계에 대한 공정단면도이다. 도 7은 본 발명의 실시예에 따른 결정화방법에서 금속박막이 형성되는 단계에 대한 공정단면도이다. 도 8은 본 발명의 실시예에 따른 결정화방법에서 열처리단계에 대한 공정단면도이다.
본 발명에 따른 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법은 절연기판(10) 상에 소스 영역(20a)과 드레인 영역(20c) 및 채널 영역(20b)을 구비하는 비정질 실리콘 박막(20)의 활성층과, 상기 채널 영역(20b)의 상부에 형성되는 게이트 절연막(30)과 게이트전극을 형성하고 상기 소스 영역(20a)과 드레인 영역(20c)에 결정화 유도 금속의 확산시간이 서로 다른 확산조절층(50, 60)을 각각 형성하고, 확산조절층 상부에 금속박막(70)을 형성하여 결정화를 진행하게 되며, 활성층(20)의 결정화 과정에서 금속 실리사이드 라인(a)이 채널 영역(20b)에 형성되지 않게 된다.
본 발명에 따른 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법은, 먼저 도 1을 참조하면, 절연기판(10) 상에 비정질 실리콘 박막(20)을 증착하게 된다. 상기 절연기판(10)은 유리기판과 같은 절연성이 있는 기판을 사용하게 된다. 상기 비정질 실리콘 박막(20)은 화학기상증착법 또는 플라즈마강화 화학기상증착법과 같은 방법에 의하여 대략 500Å 내지 2000Å 두께로 형성된다.
도 2를 참조하면, 절연기판(10) 상에 형성된 비정질 실리콘 박막(20)은 사진식각 또는 건식식각에 의하여 소정 면적의 활성층(20)으로 패터닝된다. 상기 활성 층(20)은 제1영역(20a)과 제2영역(20c) 및 채널 영역(20b)을 포함하게 되며, 제조하고자 하는 박막 트랜지스터의 설계에 따른 면적과 형상을 갖도록 패터닝된다.
도 3을 참조하면, 활성층(20)이 형성된 절연기판(10) 상에 게이트 절연막(30)과 게이트 전극막(40)을 순차적으로 형성하게 된다. 상기 게이트 절연막(30)은 활성층(20)을 포함하는 절연기판(10)의 상면에 화학기상증착법 또는 플라즈마 강화 화학기상증착법에 의하여 전체적으로 형성되며, 산화막 또는 질화막으로 이루어진다. 상기 게이트 절연막(30)은 대략 1000Å의 두께로 형성된다. 상기 게이트 전극막(40)은 스퍼터링법에 의하여 게이트 절연막(30)의 상면에 전체적으로 형성되며, 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo)와 같은 금속의 단일막 또는 이들을 적층한 적층막으로 이루어진다. 상기 게이트 전극막(40)은 대략 2000 ∼ 3000Å의 두께로 형성된다.
도 4를 참조하면, 상기 게이트 절연막(30)과 게이트 전극막(40)은 패터닝되어 활성층(20)의 상면에 게이트 전극을 형성하게 된다. 상기 게이트 절연막(30)은 습식에칭법에 의하여 패터닝되며, 게이트 산화막은 건식에칭법에 의하여 패터닝될 수 있다. 따라서, 상기 활성층(20)은 게이트 전극이 형성되는 채널 영역(20b)과 채널 영역(20b)을 중심으로 제1영역(20a)과 제2영역(20c)으로 구분되어 형성된다. 상기 제1영역(20a)은 소스 영역으로 형성되며, 제2영역(20c)은 드레인 영역으로 형성되며, 그 반대로 형성될 수 있음은 물론이다. 상기 활성층(20)의 제1영역(20a), 채널 영역(20b), 제2영역(20c)은 박막 트랜지스터의 설계 사양에 따라 적정한 형상으로 형성될 수 있다.
도 5를 참조하면, 상기 활성층(20)의 제1영역(20a) 상면에는 제1확산조절층(50)이 형성된다. 상기 제1확산조절층(50)은 바람직하게는 게이트 전극의 측면으로부터 소정 거리 이격되어 형성된다. 상기 제1확산조절층(50)은 산화막 또는 질화막으로 형성되며, 바람직하게는 실리콘 산화막 또는 실리콘 질화막으로 형성된다. 상기 제1확산조절층(50)은 활성층(20)을 포함하는 절연기판(10)의 상면에 화학기상증착법 또는 플라즈마 강화 화학기상증착법에 의하여 전체적으로 형성된다. 상기 제1확산조절층(50)은 상면에 결정화 유도금속으로 형성되는 금속박막(70)의 금속이 활성층(20)으로 확산되어 가는 시간을 조절하게 되며, 여기서는 제1확산조절층(50)의 두께를 조정하여 금속의 확산시간을 조정하게 된다. 즉, 제1확산조절층(50)은 두께를 조정하여 상부에 형성되는 금속박막(70)의 금속이 제1확산조절층(50)을 통과하여 활성층(20)에 도달하는 시간을 조정하게 된다. 상기 제1확산조절층(50)은 10 ∼ 100nm의 두께로 형성된다. 상기 제1확산조절층(50)의 두께가 10nm보다 작게 되면 금속의 확산시간을 조절하기 어렵게 되며, 두께가 100nm보다 크게 되면 제2확산조절층(60)의 두께를 고려할 때 열처리 공정의 시간이 길어지게 된다.
도 6을 참조하면, 상기 제2확산조절층(60)은 제2영역(20c)의 상면에 형성되며, 제1확산조절층(50)과 동일한 재질로 형성된다. 상기 제1확산조절층(50)은 바람직하게는 게이트 전극의 측면으로부터 소정 거리 이격되어 형성된다. 또한, 상기 제2확산조절층(60)은 활성층(20)을 포함하는 절연기판(10)의 상면에 화학기상증착법 또는 플라즈마 강화 화학기상증착법에 의하여 전체적으로 형성된다. 다만, 상기 제2확산조절층(60)은 제1확산조절층(50)과 두께가 다르게 형성되며, 제1확산조절층 (50)을 통하여 확산되는 금속이 소스 영역(20a)을 금속 유도결정화 방법에 의하여 결정화시키고, 채널 영역(20b)을 결정화시킬 때 금속 실리사이드 라인(a)이 채널 영역(20b)밖에 형성될 수 있도록 적정한 두께로 형성된다. 즉, 상기 제2확산조절층(60)은 상면에 형성되는 금속박막(70)이 제2확산조절층(60)을 통하여 활성층(20)으로 확산되는 시간을 제1확산조절층(50)을 통하여 활성층(20)으로 확산되는 시간에 비하여 상대적으로 길거나 짧아지도록 형성된다. 상기 제2확산조절층(60)은 제1확산조절층(50)의 두께보다 두껍게 형성될 수 있으며, 상기 제2확산조절층(60)은 제1확산조절층(50) 두께의 적어도 2배의 두께를 갖도록 형성된다. 예를 들면, 상기 제2확산조절층(60)은 제1확산조절층(50)이 10 ∼ 100nm로 형성되는 경우에 그 두께에 따라 20 ∼ 200nm 또는 그 이상의 두께로 형성될 수 있다.
도 7을 참조하면, 상기 제1확산조절층(50)과 제2확산조절층(60)의 상면에 스퍼터링 방법에 의하여 결정화 유도금속에 의한 금속박막(70)을 20 ∼100Å의 두께로 형성한다. 상기 금속박막(70)은 절연기판(10)의 상면에 전체적으로 형성된 후 식각에 의하여 패터닝되어 제1확산조절층(50)과 제2확산조절층(60)에 형성될 수 있다. 상기 금속박막(70)은 활성층(20)의 결정화를 유도하는 니켈, 파라듐, 티타늄, 금, 은, 알루미늄, 주석, 구리, 코발트, 크롬, 몰리브덴 중에서 어느 하나의 금속 또는 이들의 합금으로 형성된다.
도 8을 참조하면, 상기 금속박막(70)이 형성된 절연기판(10)은 열처리가 진행되며 비정질 실리콘 박막(20)이 결정질 실리콘 박막으로 결정화된다. 상기 열처리는 400 ∼ 800℃에서 퍼니스 어닐링법(furnace annealing method) 또는 급속 어 닐링법(RTA method)으로 진행될 수 있다. 상기 활성층(20)이 결정화되는 과정을 살펴보면 먼저, 제1확산조절층(50)의 상부에 형성되는 금속박막(70)의 금속이 활성층(20)의 제1영역(20a)으로 확산되어 제1영역(20a)을 금속유도 결정화방법에 의하여 결정화를 진행하게 된다. 그리고, 제1영역(20a)의 결정화가 진행되어 채널 영역(20b)으로 결정화가 진행되며, 제2영역(20c)방향으로 결정화가 진행된다. 한편, 상기 제2확산조절층(60)의 상부에 형성된 금속박막(70)의 금속은 제1확산조절층(50)보다 늦게 활성층(20)에 도달하게 되며 제2영역(20c)을 결정화시키게 된다. 그리고, 제2영역(20c)의 결정화가 진행되면서 채널 영역(20b)의 결정화가 제2영역(20c)방향으로 진행된다. 여기서 제1확산조절층(50)의 두께가 제2확산조절층(60)의 두께보다 상대적으로 작게 되므로 제1영역(20a)의 결정화가 먼저 진행되며, 제1영역(20a)에 접한 채널 영역(20b)의 결정화가 먼저 진행된다. 따라서, 결정화가 진행되는 활성층(20)의 채널 영역(20b)에서 금속 실리사이드 라인이 제1영역(20a)에서 제2영역(20c)으로 먼저 진행하게 되어, 채널 영역(20b)을 벗어나 제2영역(20c)에서 금속 실리사이드 라인이 서로 만나 최종 적인 금속 실리사이드 라인(a)을 형성된다. 따라서, 상기 채널 영역(20b)에는 금속 실리사이드 라인(a)이 형성되지 않으므로 누설 전류를 일으키는 결함이 존재하지 않게 되며, 박막 트랜지스터의 누설 전류 특성을 향상시키게 된다.
이와 같이 상기 제1확산조절층(50)과 제2확산조절층(60)은 박막 트랜지스터의 설계 사양 즉, 채널 영역(20b)의 길이를 고려하여 채널 영역(20b)의 결정화가 진행될 때 채널 영역(20b)에 금속 실리사이드 라인이 형성되지 않도록 적정한 두께 비율로 형성될 수 있다.
이상 설명한 바와 같이, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 특허청구범위 기재의 범위 내에 있게 된다.
본 발명의 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법에 의하면 소스 영역과 드레인 영역(20c)의 상면과 금속박막(70) 사이에 금속의 확산시간이 서로 다른 확산조절층을 형성하여 금속이 소스 영역과 드레인 영역에 확산되는 속도를 달리하여 결정화를 진행함으로써 금속 실리사이드 라인이 채널 영역의 외부에 존재하게 되어 박막 트랜지스터의 누설 전류 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면 금속박막과 비정질 실리콘 박막 사이에 확산조절층이 형성되어 금속박막과 비정질 실리콘 박막이 직접 접촉되는 것을 방지하여 비정질 실리콘 박막이 금속입자에 의하여 오염되는 것을 방지할 수 있는 효과가 있다.
Claims (8)
- 절연기판 상에 비정질 실리콘 박막을 형성하는 단계;상기 비정질 실리콘 박막을 소정 면적의 활성층으로 패터닝하는 단계;상기 활성층을 포함한 절연기판 상에 게이트 절연막과 게이트 전극막을 순차적으로 형성하는 단계;상기 게이트 전극막과 게이트 절연막을 패터닝하며, 상기 게이트전 극막이 형성되는 채널영역을 중심으로 상기 활성층을 제1영역과 제2영역으로 구분하는 형성하는 단계;상기 활성층의 제1영역 상면에 제1확산조절층(50)을 형성하는 단계;상기 활성층의 제2영역 상면에 상기 제1확산조절층과 결정화 유도 금속의 확산시간이 다른 제2확산조절층을 형성하는 단계;상기 제1확산조절층과 제2확산조절층의 상면에 각각 상기 결정화 유도 금속의 박막을 형성하는 단계 및상기 비정질 실리콘 박막을 열처리하여 결정질 실리콘 박막으로 결정화시키는 단계를 포함하는 것을 특징으로 하는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법.
- 제 1항에 있어서,상기 제1영역과 제2영역은 각각 소스 영역과 드레인 영역으로 형성되는 것을 특징으로 하는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법.
- 제 1항 또는 제 2항에 있어서,상기 제1확산조절층과 제2확산조절층은 두께가 서로 다르게 형성되는 것을 특징으로 하는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법.
- 제 3항에 있어서,상기 제2확산조절층은 그 두께가 제1확산조절층의 두께보다 크게 되도록 형성되는 것을 특징으로 하는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법.
- 제 4항에 있어서,상기 제1확산조절층은 10 ∼ 100nm의 두께로 형성되는 것을 특징으로 하는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법.
- 제 3항에 있어서,상기 제1확산조절층과 제2확산조절층은 실리콘 산화막 또는 실리콘 질화막으로 형성되는 것을 특징으로 하는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법.
- 제 1항에 있어서,상기 결정화 유도금속은 니켈, 파라듐, 티타늄, 금, 은, 알루미늄, 주석, 구리, 코발트, 크롬, 몰리브덴 중에서 어느 하나의 금속 또는 이들의 합금인 것을 특징으로 하는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법.
- 제 1항에 있어서,상기 열처리는 퍼니스 어닐링법(furnace annealing method) 또는 급속 어닐링법(RTA method)으로 진행되는 것을 특징으로 하는 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의 결정화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134486A KR100669499B1 (ko) | 2005-12-29 | 2005-12-29 | 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134486A KR100669499B1 (ko) | 2005-12-29 | 2005-12-29 | 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100669499B1 true KR100669499B1 (ko) | 2007-01-16 |
Family
ID=38013850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134486A KR100669499B1 (ko) | 2005-12-29 | 2005-12-29 | 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100669499B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024639A (zh) * | 2016-07-21 | 2016-10-12 | 深圳市华星光电技术有限公司 | 基于金属诱导结晶工艺的ltps tft的制作方法 |
| CN108389789A (zh) * | 2017-02-03 | 2018-08-10 | 株式会社Hpsp | 半导体热处理方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050092995A (ko) * | 2004-03-17 | 2005-09-23 | 백운서 | 결정화 속도가 서로 다른 두 금속을 이용한 금속 유도측면 결정화에 의한 비정질 반도체 박막의 결정화 방법 및이를 이용한 박막 트랜지스터의 제조방법 |
-
2005
- 2005-12-29 KR KR1020050134486A patent/KR100669499B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050092995A (ko) * | 2004-03-17 | 2005-09-23 | 백운서 | 결정화 속도가 서로 다른 두 금속을 이용한 금속 유도측면 결정화에 의한 비정질 반도체 박막의 결정화 방법 및이를 이용한 박막 트랜지스터의 제조방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024639A (zh) * | 2016-07-21 | 2016-10-12 | 深圳市华星光电技术有限公司 | 基于金属诱导结晶工艺的ltps tft的制作方法 |
| CN108389789A (zh) * | 2017-02-03 | 2018-08-10 | 株式会社Hpsp | 半导体热处理方法 |
| CN108389789B (zh) * | 2017-02-03 | 2022-08-12 | 株式会社Hpsp | 半导体热处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390522B1 (ko) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법 | |
| KR100882909B1 (ko) | 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법 | |
| JP2000174289A (ja) | 半導体装置およびその作製方法 | |
| JP5497324B2 (ja) | 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 | |
| KR20100100187A (ko) | 다결정 실리콘층의 제조방법 | |
| KR100958826B1 (ko) | 금속유도 측면 결정화를 이용한 하부 게이트 구조를 갖는다결정 실리콘 박막 트랜지스터 및 그의 제조방법 | |
| KR20110053039A (ko) | 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 포함하는 유기전계발광표시장치 및 그들의 제조방법 | |
| KR101274697B1 (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 | |
| KR20040039730A (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
| KR100669499B1 (ko) | 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법 | |
| KR100525436B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100742382B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100742381B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100929093B1 (ko) | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| KR100620888B1 (ko) | 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법 | |
| KR20090112116A (ko) | 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법 | |
| KR100796607B1 (ko) | 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법 | |
| KR100421907B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100770270B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR101031702B1 (ko) | 금속유도결정화에 의한 액정표시소자 제조방법 | |
| KR100425156B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR101333796B1 (ko) | 하부 게이트를 갖는 다결정 박막 트랜지스터의 제조방법 | |
| KR100525434B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR101036726B1 (ko) | 금속유도결정화를 이용한 액정표시소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120620 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140109 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160108 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170109 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |