[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100658786B1 - Analog Output Buffer Circuit Using The Source Driving Of The TFT-LCD Panel - Google Patents

Analog Output Buffer Circuit Using The Source Driving Of The TFT-LCD Panel Download PDF

Info

Publication number
KR100658786B1
KR100658786B1 KR1020040076022A KR20040076022A KR100658786B1 KR 100658786 B1 KR100658786 B1 KR 100658786B1 KR 1020040076022 A KR1020040076022 A KR 1020040076022A KR 20040076022 A KR20040076022 A KR 20040076022A KR 100658786 B1 KR100658786 B1 KR 100658786B1
Authority
KR
South Korea
Prior art keywords
voltage
source follower
switch
capacitor
tft
Prior art date
Application number
KR1020040076022A
Other languages
Korean (ko)
Other versions
KR20060027169A (en
Inventor
권오경
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020040076022A priority Critical patent/KR100658786B1/en
Publication of KR20060027169A publication Critical patent/KR20060027169A/en
Application granted granted Critical
Publication of KR100658786B1 publication Critical patent/KR100658786B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼를 저온 poly-Si TFT를 이용하여 구현할 수 있도록 한 TFT-LCD 패널의 소스 구동용 아날로그 출력 버퍼 회로에 관한 것이다.The present invention provides an analog output buffer for driving a source of a TFT-LCD panel in which an analog output buffer used in a source driving circuit of a thin film transistor-liquid crystal display (TFT-LCD) panel can be implemented using a low temperature poly-Si TFT. It is about a circuit.

본 발명은 TFT-LCD 패널의 아날로그 출력 버퍼를 저온 poly-Si TFT를 이용한 2단의 소스 플로워와 하나의 캐패시터로 구현함으로써, 2단의 구성으로 이득이 증가하여 충전 속도가 향상됨에 따라 짧은 시간 내에 화소를 구동할 수 있게 되며, 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하였다가 다시 구동해 주기 때문에 공정 변화에 영향을 받지 않으면서 정확한 정밀도의 구동 능력을 갖게 된다. 또한, 아날로그 출력 버퍼를 단순한 구조로 구성하기 때문에 면적과 소비 전력을 줄일 수 있게 되며, 고계조, 고해상도를 필요로 하면서도 편차가 큰 공정 변화와 킨크 효과 등의 영향으로 아날로그 회로를 구현하기 힘든 저온 poly-Si TFT-LCD 패널에 아날로그 출력 버퍼를 적용할 수 있게 되고, 또한 SOG(System-On-Glass) 기술의 발전을 도모할 수 있게 된다.The present invention implements the analog output buffer of the TFT-LCD panel with a two-stage source follower using a low temperature poly-Si TFT and one capacitor, so that the gain is increased by the two-stage configuration and the charging speed is improved within a short time. The pixel can be driven, and since the voltage corresponding to the difference between the input voltage and the output voltage is stored in the capacitor and driven again, the pixel can be driven with accurate precision without being affected by process changes. In addition, since the analog output buffer has a simple structure, the area and power consumption can be reduced, and low-temperature poly, which requires high gradation and high resolution, is difficult to implement analog circuits due to variations in process variation and kink effect. Analog output buffers can be applied to -Si TFT-LCD panels, and system-on-glass technology (SOG) can be further developed.

TFT-LCD 패널, 소스 구동 회로, 아날로그 출력 버퍼, 저온 poly-Si TFT, 소스 플로워, 캐패시터TFT-LCD Panel, Source Drive Circuit, Analog Output Buffer, Low Temperature Poly-Si TFT, Source Follower, Capacitor

Description

티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로{Analog Output Buffer Circuit Using The Source Driving Of The TFT-LCD Panel}Analog Output Buffer Circuit Using The Source Driving Of The TFT-LCD Panel}

도 1은 일반적인 소스 플로워를 도시한 도면.1 shows a typical source follower.

도 2는 종래에 문턱전압이 보상되는 소스 플로워를 도시한 도면.2 is a view illustrating a source follower in which a threshold voltage is conventionally compensated.

도 3은 종래의 비교기 형태의 아날로그 출력 버퍼를 개념적으로 도시한 도면.3 conceptually illustrates an analog output buffer in the form of a conventional comparator.

도 4는 본 발명에 따른 아날로그 출력 버퍼가 적용되는 TFT-LCD 패널을 도시한 도면.4 illustrates a TFT-LCD panel to which an analog output buffer according to the present invention is applied.

도 5는 본 발명의 실시예에 따른 아날로그 출력 버퍼 회로를 도시한 도면.5 illustrates an analog output buffer circuit according to an embodiment of the invention.

도 6은 도 5에 도시한 아날로그 출력 버퍼 회로의 구동을 위한 타이밍 다이어그램을 나타낸 도면.FIG. 6 is a timing diagram for driving the analog output buffer circuit shown in FIG. 5; FIG.

도 7은 도 5에 도시한 아날로그 출력 버퍼 회로에서 소스 플로워 부분만을 나타낸 도면.FIG. 7 is a diagram illustrating only a source follower portion of the analog output buffer circuit shown in FIG. 5; FIG.

도 8은 도 5에서 P형 소스 플로워와 N형 소스 플로워의 연결 순서를 바꾸어서 구성한 본 발명의 다른 실시예에 따른 아날로그 출력 버퍼 회로를 도시한 도면.FIG. 8 is a diagram illustrating an analog output buffer circuit according to another exemplary embodiment of the present invention configured by changing a connection order of a P-type source follower and an N-type source follower in FIG. 5. FIG.

도 9는 본 발명의 또 다른 실시예에 따라 P형 소스 플로워와 N형 소스 플로워를 캐스코드 형태로 구성한 아날로그 출력 버퍼 회로를 도시한 도면.FIG. 9 illustrates an analog output buffer circuit including a P-type source follower and an N-type source follower in cascode form according to another exemplary embodiment of the present invention. FIG.

본 발명은 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 패널의 소스 구동에 관한 것으로, 특히 소스 구동 회로에 사용되는 아날로그 출력 버퍼를 공정 변화에 영향을 받지 않으면서 소비 전력을 감소시킬 수 있는 저온 poly-Si TFT로 구현할 수 있도록 한 TFT-LCD 패널의 소스 구동용 아날로그 출력 버퍼 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to source driving of thin film transistor-liquid crystal display (TFT-LCD) panels, and particularly to analog power buffers used in source driving circuits to reduce power consumption without being affected by process changes. The present invention relates to an analog output buffer circuit for driving a source of a TFT-LCD panel, which can be implemented with a poly-Si TFT.

최근 반도체 기술의 발전과 더불어 박막 트랜지스터 즉, TFT(Thin Film Transistor) 관련 기술이 발전하면서, 그 TFT를 각각의 화소에 배열하여 화소 각각을 구동시키는 능동형 LCD 즉, TFT-LCD(TFT-Liquid Crystal Display)가 널리 사용되고 있으며, 이는 반도체 박막을 형성하기 위해 사용되는 재료 즉, 반도체 층에 따라 a-Si TFT-LCD, poly-Si TFT-LCD, CdSe TFT-LCD 등으로 구분된다.With the recent development of semiconductor technology, thin film transistors, or TFT (Thin Film Transistor) related technologies, have been developed, and an active LCD, that is, TFT-LCD (TFT-Liquid Crystal Display), which drives each pixel by arranging the TFT in each pixel is developed. ) Is widely used, and it is classified into a-Si TFT-LCD, poly-Si TFT-LCD, CdSe TFT-LCD, etc. according to a material used to form a semiconductor thin film, that is, a semiconductor layer.

이와 관련하여, 저온 poly-Si TFT를 이용하여 TFT-LCD의 디지털 소스 구동 회로, DC-DC 변환기, 타이밍 제어기 등 집적 레벨을 증가시켜 SOG(System-On-Glass)를 달성하기 위해서 여러 연구가 진행되고 있다.In this regard, various studies have been conducted to achieve SOG (System-On-Glass) by increasing the integration level such as digital source driving circuit, DC-DC converter, timing controller of TFT-LCD using low temperature poly-Si TFT. It is becoming.

하지만, 종래에 저온 poly-Si TFT를 이용하여 유리기판 위에 여러 회로들을 집적하는 저온 poly-Si TFT-LCD 패널은 단결정 실리콘으로 제작되는 a-Si TFT-LCD 의 구동 회로에 비해 높은 문턱전압과 낮은 이동도로 인하여 높은 동작 전압이 필요하고, 고속 회로 동작이 어려우며, 소자의 크기가 커져서 회로의 면적이 증가하는 단점이 있었다.However, conventional low-temperature poly-Si TFT-LCD panels, which integrate several circuits on glass substrates using low-temperature poly-Si TFTs, have higher threshold voltages and lower levels than the driving circuits of a-Si TFT-LCDs made of single crystal silicon. Due to the mobility, high operating voltage is required, high-speed circuit operation is difficult, and the size of the device increases, thereby increasing the area of the circuit.

또한, 전술한 저온 poly-Si TFT는 불규칙하게 분포되어 있는 입계(grain boundary)로 인하여 문턱전압과 이동도의 불균일성이 심하며, 특히 킨크 효과(kink effect) 때문에 연산 증폭기(op-amp)와 같은 아날로그 출력 버퍼 회로를 구현하기 어렵다는 단점이 있고, 이러한 불균일한 특성을 보상하기 위하여 복잡한 차동 구조를 가진 연산 증폭기 대신에 보다 단순한 소스 플로워(즉, 드레인 접지 증폭기) 형태를 사용하거나, 비교기(comparator) 형태를 사용하고 있다.In addition, the low-temperature poly-Si TFT described above has severe variations in threshold voltage and mobility due to irregularly distributed grain boundaries, and particularly analogs such as op-amps due to the kink effect. It is difficult to implement the output buffer circuit, and to compensate for this non-uniform characteristic, a simpler source follower (ie, drain ground amplifier) form or comparator form is used instead of an op amp having a complicated differential structure. I use it.

일례로서, 첨부된 도면 도 1은 종래의 소스 플로워를 나타낸 것으로, 이는 아래의 수학식 1에서와 같이 출력 전압(Vout)이 입력 전압(Vin)과 비교하여 문턱전압(Vnth) 만큼 오차가 발생한다.As an example, the accompanying drawings, FIG. 1 shows a conventional source follower, which output error (V out ) by the threshold voltage (V nth ) compared to the input voltage (V in ) as shown in Equation 1 below Occurs.

Figure 112004043216093-pat00001
Figure 112004043216093-pat00001

이에, 종래에는 문턱전압을 보상하기 위하여 도 2에 예시된 바와 같은 문턱전압이 보상되는 소스 플로워를 구현하게 되었는데, 이는 입력단에 보상 캐패시터(C)를 구현함으로써 초기에 그 보상 캐패시터(C)에 문턱전압을 저장한 후 구동해 주는 방식으로, 이때의 출력 전압(Vout)은 아래의 수학식 2와 같다.Thus, in order to compensate for the threshold voltage, a source follower for compensating the threshold voltage as illustrated in FIG. 2 is implemented, which is initially thresholded by the compensation capacitor C by implementing the compensation capacitor C at the input terminal. In this manner, the voltage is stored and then driven. The output voltage V out is represented by Equation 2 below.

Figure 112004043216093-pat00002
Figure 112004043216093-pat00002

그리고, 도 2와 같은 문턱전압이 보상되는 소스 플로워는 간단한 구조로 아날로그 출력 버퍼로서 기능을 할 수 있으나, 안정화되는 시간이 오래 걸려서 고해상도 패널에 적용하기 어렵다는 단점이 있다.In addition, the source follower of which the threshold voltage is compensated as shown in FIG. 2 may function as an analog output buffer with a simple structure, but has a disadvantage in that it is difficult to apply to a high resolution panel due to a long stabilization time.

또한, 종래에는 도 3에 예시한 바와 같은 비교기 형태의 아날로그 출력 버퍼를 사용하기도 하는데, 이는 빠른 속도와 오차가 적은 정밀도를 가지고 있으나, 비교기 구현에 있어 구조가 복잡해지고 소비 전력이 크다는 단점이 있다.In addition, a conventional comparator-type analog output buffer as illustrated in FIG. 3 is used, which has a high speed and a low precision, but has a disadvantage in that the structure of the comparator is complicated and power consumption is high.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 저온 poly-Si TFT를 이용한 2단의 소스 플로워와 하나의 캐패시터로 TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼를 구현하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to implement an analog output buffer used in a source driving circuit of a TFT-LCD panel with a two-stage source follower using a low temperature poly-Si TFT and one capacitor. It is.

본 발명의 다른 목적은, 아날로그 출력 버퍼를 2단의 소스 플로워로 구성함으로써, 이득을 증가시켜 충전 속도를 향상시키고, 이를 통해 짧은 시간 내에 화소를 구동할 수 있도록 하는데 있다.Another object of the present invention is to configure the analog output buffer with a two-stage source follower, thereby increasing the gain to improve the charging speed, thereby enabling the pixel to be driven within a short time.

본 발명의 또 다른 목적은, 아날로그 출력 버퍼 구현시 캐패시터를 이용하여 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하였다가 다시 구동해 줌으로써 공정 변화에 영향을 받지 않으면서 정확한 정밀도의 구동 능력을 갖도록 하는 데 이다.Another object of the present invention is to store a voltage corresponding to a difference between an input voltage and an output voltage by using a capacitor when the analog output buffer is implemented, and then drive the voltage accurately, without being affected by process changes. To have it.

본 발명의 목적은, TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼를 단순한 구조로 구성함으로써 면적과 소비 전력을 줄이고, 또한 편차가 큰 공정 변화와 킨크 효과 등의 영향으로 아날로그 회로를 구현하기 힘든 저온 poly-Si TFT-LCD 패널에 아날로그 출력 버퍼를 적용할 수 있도록 하는데 있다.
An object of the present invention is to configure the analog output buffer used in the source driving circuit of the TFT-LCD panel with a simple structure to reduce the area and power consumption, and to implement the analog circuit under the influence of process variation and kink effect with large deviation. Analog output buffers can be applied to low temperature poly-Si TFT-LCD panels.

상술한 바와 같은 목적을 해결하기 위한 본 발명의 특징은, TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼에 있어서, 저온 poly-Si TFT로 구현되어, 2단으로 직렬 연결되는 P형 소스 플로워 및 N형 소스 플로워와; 상기 소스 플로워에 대한 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하게 되는 캐패시터와; 버퍼 출력단에 있는 부하를 초기에 방전하기 위해 일정시간 동안 온 되는 방전 스위치와; 초기 방전이 이루어진 후에 일정시간 동안 상기 소스 플로워의 부하에 전압을 충전함과 동시에 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하거나, 상기 캐패시터에 저장된 전압을 버퍼 입력단에 구성된 소스 플로워의 입력에 반영하기 위해 온/오프 되는 다수의 스위치를 포함하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로를 제공하는데 있다.A feature of the present invention for solving the above object is, in the analog output buffer used in the source driving circuit of the TFT-LCD panel, implemented by a low-temperature poly-Si TFT, P-type source connected in series A floor and an N-type source follower; A capacitor configured to store a voltage corresponding to a difference between an input voltage and an output voltage of the source follower; A discharge switch which is turned on for a predetermined time to initially discharge the load at the buffer output stage; After the initial discharge is performed, a voltage corresponding to a difference between an input voltage and an output voltage is stored in the capacitor while charging a voltage to the load of the source follower for a predetermined time, or a source follower configured to store the voltage stored in the capacitor at a buffer input terminal. An analog output buffer circuit for driving a TFT-LCD panel including a plurality of switches that are turned on and off to reflect the input of the present invention.

여기서, 상기 P형 소스 플로워 및 N형 소스 플로워는, 버퍼 입력단에 P형 소스 플로워가 구성되고 버퍼 출력단에 N형 소스 플로워가 구성되어, 상기 P형 소스 플로워의 출력이 N형 소스 플로워의 입력으로 직렬 연결되는 것을 특징으로 한다.The P-type source follower and the N-type source follower include a P-type source follower configured at a buffer input stage and an N-type source follower configured at a buffer output stage, and the output of the P-type source follower serves as an input of the N-type source follower. It is characterized by being connected in series.

그리고, 상기 스위치는, N형 소스 플로워의 출력단에 방전 스위치와 병렬 연결되어, 초기 방전시에만 오프 되는 제1스위치와; P형 소스 플로워의 입력단과, 상기 제1스위치와 캐패시터 사이에 각각 연결되어, 소스 플로워의 부하에 전압을 충전하고 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제2스위치와; 상기 캐패시터와 제2스위치 사이에 병렬 연결되어, 상기 캐패시터에 저장된 전압을 버퍼 입력단과 제2스위치 사이의 접점을 통해 상기 P형 소스 플로워의 입력에 반영하기 위해 온 되는 제3스위치를 포함하는 것을 특징으로 한다.The switch may include: a first switch connected to an output terminal of the N-type source follower in parallel with the discharge switch and turned off only at the time of initial discharge; A connection between an input terminal of a P-type source follower and the first switch and a capacitor, respectively, which is turned on to charge a voltage of a source follower and store a voltage corresponding to a difference between an input voltage and an output voltage in the capacitor; 2 switches; And a third switch connected in parallel between the capacitor and the second switch and turned on to reflect the voltage stored in the capacitor to the input of the P-type source follower through a contact between the buffer input terminal and the second switch. It is done.

이때, 상기 제3스위치는, 캐패시터에 저장된 전압을 P형 소스 플로워의 입력에 반영하는 시간 동안에 온 되어, 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 작으면 캐패시터에 저장된 전압만큼 P형 TFT의 게이트 전압을 상승시키고, 상기 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 크면 캐패시터에 저장된 전압만큼 P형 TFT의 게이트 전압을 하강시켜, 상기 출력 전압이 입력 전압을 유지하게 하는 것을 특징으로 한다.At this time, the third switch is turned on during the time of reflecting the voltage stored in the capacitor to the input of the P-type source follower, and if the output voltage charged to the load of the source follower is less than the input voltage, the P-type TFT by the voltage stored in the capacitor And increase the gate voltage of the P-type TFT by the voltage stored in the capacitor when the output voltage charged to the load of the source follower is greater than the input voltage, so that the output voltage maintains the input voltage. do.

본 발명의 다른 특징은, TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼에 있어서, 저온 poly-Si TFT로 구현되어, 2단으로 직렬 연결되는 N형 소스 플로워 및 P형 소스 플로워와; 상기 소스 플로워에 대한 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하게 되는 캐패시터와; 버퍼 출력단에 있는 부하를 초기에 충전하기 위해 일정시간 동안 온 되는 충전 스위치와; 초기 충전이 이루어진 후에 일정시간 동안 상기 소스 플로워의 부하에 전압을 방전함과 동시에 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하거나, 상기 캐패시터에 저장된 전압을 버퍼 입력단에 구성된 소스 플로워의 입력에 반영하기 위해 온/오프 되는 다수의 스위치를 포함하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로를 제공하는데 있다.In another aspect of the present invention, there is provided an analog output buffer used in a source driving circuit of a TFT-LCD panel, comprising: an N-type source follower and a P-type source follower implemented in low temperature poly-Si TFT and connected in series in two stages; A capacitor configured to store a voltage corresponding to a difference between an input voltage and an output voltage of the source follower; A charging switch which is turned on for a predetermined time to initially charge a load at the buffer output stage; After the initial charging is performed, a voltage corresponding to a difference between an input voltage and an output voltage is stored in the capacitor at the same time as the voltage is discharged to the load of the source follower, or a source follower configured to store the voltage stored in the capacitor at the buffer input terminal. An analog output buffer circuit for driving a TFT-LCD panel including a plurality of switches that are turned on and off to reflect the input of the present invention.

여기서, 상기 N형 소스 플로워 및 P형 소스 플로워는, 버퍼 입력단에 N형 소스 플로워가 구성되고 버퍼 출력단에 P형 소스 플로워가 구성되어, 상기 N형 소스 플로워의 출력이 P형 소스 플로워의 입력으로 직렬 연결되는 것을 특징으로 한다.The N-type source follower and the P-type source follower include an N-type source follower configured at a buffer input terminal and a P-type source follower configured at a buffer output terminal, and the output of the N-type source follower serves as an input of the P-type source follower. It is characterized by being connected in series.

그리고, 상기 스위치는, N형 소스 플로워의 출력단에 방전 스위치와 병렬 연결되어, 초기 충전시에만 오프 되는 제1스위치와; N형 소스 플로워의 입력단과, 상기 제1스위치와 캐패시터 사이에 각각 연결되어, 소스 플로워의 부하에 전압을 방전하고 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제2스위치와; 상기 캐패시터와 제2스위치 사이에 병렬 연결되어, 상기 캐패시터에 저장된 전압을 버퍼 입력단과 제2스위치 사이의 접점을 통해 상기 N형 소스 플로워의 입력에 반영하기 위해 온 되는 제3스위치를 포함하는 것을 특징으로 한다.The switch may include: a first switch connected to an output terminal of the N-type source follower in parallel with the discharge switch and turned off only at the time of initial charging; An input terminal of an N-type source follower and the first switch and a capacitor, respectively, connected to each other to discharge a voltage to a load of the source follower and to store a voltage corresponding to a difference between an input voltage and an output voltage in the capacitor; 2 switches; And a third switch connected in parallel between the capacitor and the second switch, the third switch being turned on to reflect the voltage stored in the capacitor to the input of the N-type source follower through a contact between the buffer input terminal and the second switch. It is done.

이때, 상기 제3스위치는, 캐패시터에 저장된 전압을 N형 소스 플로워의 입력에 반영하는 시간 동안에 온 되어, 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 작으면 캐패시터에 저장된 전압만큼 N형 TFT의 게이트 전압을 상승시키고, 상기 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 크면 캐패시터에 저장된 전압만큼 N형 TFT의 게이트 전압을 하강시켜, 상기 출력 전압이 입력 전 압을 유지하게 하는 것을 특징으로 한다.At this time, the third switch is turned on during the time of reflecting the voltage stored in the capacitor to the input of the N-type source follower, if the output voltage charged to the load of the source follower is less than the input voltage N-type TFT by the voltage stored in the capacitor The gate voltage of the N-type TFT is decreased by the voltage stored in the capacitor when the gate voltage of the source follower is increased and the output voltage charged to the load of the source follower is greater than the input voltage, so that the output voltage maintains the input voltage. It is done.

본 발명의 또 다른 특징은, TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼에 있어서, 저온 poly-Si TFT로 구현되어, 2단 캐스코드 형태로 연결되는 P형 소스 플로워 및 N형 소스 플로워와; 버퍼 출력단과 P형 소스 플로워 및 N형 소스 플로워의 출력단 사이에 각각 병렬 연결되는 N형 TFT 및 P형 TFT와; 상기 소스 플로워의 입력단과 각 소스 플로워의 출력단에 연결된 TFT의 출력단 사이에 연결되어, 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하게 되는 캐패시터와; 일정시간 동안 상기 소스 플로워의 부하에 전압을 충전 또는 방전하고, 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제1스위치와; 상기 캐패시터와 제1스위치 사이에 병렬 연결되어, 상기 캐패시터에 전압을 버퍼 입력단과 제1스위치 사이의 접점을 통해 상기 소스 플로워의 입력에 반영하기 위해 온 되는 제2스위치를 포함하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로를 제공하는데 있다.Another feature of the present invention is an analog output buffer used in a source driving circuit of a TFT-LCD panel, which is implemented by a low temperature poly-Si TFT and connected in a form of two-stage cascode, a P-type source follower and an N-type source. With a floor; An N-type TFT and a P-type TFT connected in parallel between the buffer output terminal and the output terminal of the P-type source follower and the N-type source follower, respectively; A capacitor connected between an input terminal of the source follower and an output terminal of a TFT connected to an output terminal of each source follower, and configured to store a voltage corresponding to a difference between an input voltage and an output voltage; A first switch turned on to charge or discharge a voltage in the load of the source follower for a predetermined time and to store a voltage corresponding to a difference between an input voltage and an output voltage in the capacitor; A TFT-PCD panel connected in parallel between the capacitor and the first switch, the second switch including a second switch turned on to reflect the voltage at the capacitor to the input of the source follower through a contact between the buffer input terminal and the first switch. An analog output buffer circuit for driving a source is provided.

여기서, 상기 제1스위치는, 버퍼 입력단과 소스 플로워의 입력단 사이와, 버퍼 출력단과 캐패시터 사이에 각각 연결되는 것을 특징으로 한다.The first switch may be connected between a buffer input terminal and an input terminal of the source follower, and between the buffer output terminal and the capacitor, respectively.

그리고, 상기 제1스위치는, 소스 플로워의 부하에 전압을 충전 또는 방전하는 시간 동안에 온 되어, 이전 시간에 소스 플로워의 부하에 충전되었던 전압이 입력 전압보다 크면 두번째 단의 소스 플로워인 N형 소스 플로워의 부하에 전압을 더 충전시키고, 상기 이전 시간에 소스 플로워의 부하에 충전되었던 전압이 입력 전압보다 작으면 첫번째 단의 소스 플로워인 P형 소스 플로워의 부하에 전압을 방전시 켜, 상기 출력 전압이 입력 전압을 유지하게 하는 것을 특징으로 한다.The first switch is turned on during the time of charging or discharging the voltage of the source follower. When the voltage charged to the load of the source follower is greater than the input voltage in the previous time, the N-type source follower which is the second stage source follower is provided. When the voltage of the load of the source follower in the previous time is less than the input voltage, the voltage is discharged to the load of the P-type source follower, the source follower of the first stage, and the output voltage It is characterized in that to maintain the input voltage.

또한, 상기 스위치는, P형 TFT 스위치나 N형 TFT 스위치 또는 트랜스미션 게이트 형태의 스위치 중 어느 하나의 스위치인 것을 특징으로 한다.The switch may be any one of a P-type TFT switch, an N-type TFT switch, or a switch in the form of a transmission gate.

이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에서는 TFT-LCD 패널의 소스 구동 회로에 사용되는 출력단의 아날로그 버퍼 즉, 아날로그 출력 버퍼를 저온 poly-Si TFT를 이용하여 구현하게 되는데, 아날로그 출력 버퍼를 저온 poly-Si TFT를 이용하여 구현하는 경우 공정 변화에 영향을 받지 않으면서 단시간 내에 구동하여 정확한 정밀도를 나타낼 수 있으며, 간단한 구조로 저소비 전력으로 구동이 가능해 지게 된다.In the present invention, the analog output buffer, that is, the analog output buffer used in the source driving circuit of the TFT-LCD panel, is implemented using low temperature poly-Si TFT, and the analog output buffer is implemented using low temperature poly-Si TFT. In this case, it can be driven in a short time without being affected by process change, and can show accurate precision, and it is possible to drive with low power consumption with simple structure.

즉, 본 발명에 따른 아날로그 출력 버퍼가 적용되는 TFT-LCD 패널은 첨부한 도면 도 4에 도시한 바와 같이, M×N 행렬 형태로 배열되는 화소 배열(Pixel Array)(10)을 기준으로 M개의 데이터 라인이 소스 구동 회로(또는 데이터 구동 회로)(40)와 연결되고, N개의 스캔 라인이 게이트 구동 회로(또는 스캔 구동 회로)(50)에 연결되어 이루어진다.That is, in the TFT-LCD panel to which the analog output buffer according to the present invention is applied, as shown in FIG. 4, the M-N panel is arranged based on the pixel array 10 arranged in an M × N matrix form. The data line is connected to the source driving circuit (or data driving circuit) 40 and the N scan lines are connected to the gate driving circuit (or scan driving circuit) 50.

그리고, 소스 구동 회로(40)는 쉬프트 레지스터(Shift Register)(41)와, 샘플링/홀딩 래치(Sampling/Holding Latch)(42)와, D-A 변환기(Digital-Analog Converter)(43) 및 아날로그 출력 버퍼(44)를 구비하여 이루어지는데, 쉬프트 레지스터(41)는 외부로부터 입력되는 디지털 영상 신호를 샘플링/홀딩 래치(42)에 순차 적으로 저장하기 위한 펄스 형태의 인에이블 신호를 발생시키며, 샘플링/홀딩 래치(42)는 스캔 라인이 구동되는 시간 동안 쉬프트 레지스터(41)에 의해 샘플링된 스캔 라인 디지털 영상 신호를 샘플링 래치에 저장하고, 동일 시간에 이전 스캔 라인 디지털 영상 신호를 홀딩 래치에 정적 상태로 유지하는 역할을 수행한다. D-A 변환기(43)는 홀딩 래치에서 받은 디지털 영상 신호를 아날로그 영상 신호 전압(즉, 아날로그 데이터)으로 변환하며, 아날로그 출력 버퍼(44)는 소스 구동 회로(40)의 마지막 단에 구성되며, D-A 변환기(43)에 의해 변환된 아날로그 데이터를 해당되는 화소 배열(10)에 원하는 시간 내에 충전시켜 주기 위하여 데이터의 전류 구동 능력을 증폭해 주는 역할을 수행한다.The source driving circuit 40 includes a shift register 41, a sampling / holding latch 42, a digital-analog converter 43, and an analog output buffer. A shift register 41 generates an enable signal in the form of a pulse for sequentially storing a digital video signal input from the outside into the sampling / holding latch 42, and sampling / holding. The latch 42 stores the scan line digital video signal sampled by the shift register 41 in the sampling latch during the time that the scan line is driven, and keeps the previous scan line digital video signal static in the holding latch at the same time. It plays a role. The DA converter 43 converts the digital video signal received from the holding latch into an analog video signal voltage (ie, analog data), and the analog output buffer 44 is configured at the last stage of the source driving circuit 40, and the DA converter In order to charge the analog data converted by (43) to the corresponding pixel array 10 within a desired time, the current driving capability of the data is amplified.

이러한 TFT-LCD 패널에서 아날로그 출력 버퍼(44)는 첨부한 도면 도 5에 도시한 바와 같이, 버퍼 입력단의 P형 소스 플로워 출력을 버퍼 출력단의 N형 소스 플로워 입력으로 직렬 연결하고 있으며, 그 P형 소스 플로워의 전압 입력단과 N형 소스 플로워의 출력단 사이에 캐패시터(C1)를 연결하여 입력 전압과 출력 전압의 차이에 해당되는 전압이 저장되도록 구성되어 있다.In the TFT-LCD panel, the analog output buffer 44 is connected in series with the P-type source follower output of the buffer input terminal to the N-type source follower input of the buffer output terminal, as shown in FIG. The capacitor C1 is connected between the voltage input terminal of the source follower and the output terminal of the N-type source follower to store a voltage corresponding to the difference between the input voltage and the output voltage.

또한, N형 소스 플로워의 출력단에는 제1스위치(S1)가 연결되고, 제1스위치(S1)와 버퍼 출력단 사이에는 그 출력단 부하를 방전하기 위해 일정시간 동안 온 되는 방전 스위치(S1b)가 접지와 병렬 연결되며, P형 소스 플로워의 입력단과, 제1스위치(S1)와 캐패시터(C1) 사이에는 소스 플로워의 부하에 전압을 충전(pre-charging)하고 캐패시터(C1)에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제2스위치(S2)가 각각 연결되고, 또한 캐패시터(C1)와 제2 스위치(S2) 사이에 병렬 연결되어, 그 캐패시터(C1)에 저장된 전압을 버퍼 입력단과 제2스위치(S2) 사이의 접점을 통해 P형 소스 플로워의 입력에 반영하기 위해 온 되는 제3스위치(S3)가 연결된다. 여기서, 방전 스위치(S1b)는 제1스위치(S1)와 항상 반대되는 스위칭 동작을 한다.In addition, a first switch S1 is connected to an output terminal of the N-type source follower, and a discharge switch S1b that is turned on for a predetermined time to discharge the output terminal load is connected between the first switch S1 and the buffer output terminal. It is connected in parallel, and between the input terminal of the P-type source follower, the first switch (S1) and the capacitor (C1), the voltage of the load of the source follower (pre-charging) and the capacitor (C1) of the input voltage and output voltage The second switch S2, which is turned on to store the voltage corresponding to the difference, is connected to each other, and is also connected in parallel between the capacitor C1 and the second switch S2 to buffer the voltage stored in the capacitor C1. The third switch S3 is turned on to reflect the input of the P-type source follower through a contact between the input terminal and the second switch S2. Here, the discharge switch S1b performs a switching operation that is always opposite to the first switch S1.

이와 같은 구성을 갖는 아날로그 출력 버퍼 회로는 첨부한 도면 도 6의 타이밍 다이어그램에 나타낸 바와 같이 세 구간(T1, T2, T3)으로 나뉘어 동작하게 되는데, 첫번째 T1 시간 동안에는 제1,2,3스위치(S1, S2, S3)는 오프(off) 되고 방전 스위치(S1b)만이 온(on) 되면서 버퍼 출력 부분에 있는 부하를 방전하게 되며, 두번째 T2 시간 동안에는 제3스위치(S3)는 오프 상태를 유지한 상태에서 제1스위치(S1) 및 제2스위치(S2)가 온(on) 되면서 소스 플로워의 부하에 전압을 충전하게 되고, 또한 입력 전압과 출력 전압의 차이에 해당되는 전압을 캐패시터(C1)에 저장하게 된다. 그리고, 마지막 T3 시간에는 제1스위치(S1)는 온 상태를 유지하고 제2스위치(S2) 및 제3스위치(S3)는 각각 반전됨에 따라 즉, 제2스위치(S2)는 오프되고 제3스위치(S3)는 온 되면서 캐패시터(C1)에 저장된 전압을 P형 소스 플로워의 입력에 반영하여 구동하게 된다.Analog output buffer circuit having such a configuration is divided into three sections (T1, T2, T3) as shown in the timing diagram of Figure 6 attached to the first, during the first T1 time switch S1, 2, 3 (S1) , S2 and S3 are turned off and only the discharge switch S1b is turned on to discharge the load in the buffer output portion. During the second T2 time, the third switch S3 is maintained in the off state. In the first switch (S1) and the second switch (S2) is turned on (on) to charge the voltage to the load of the source follower, and also stores a voltage corresponding to the difference between the input voltage and the output voltage in the capacitor (C1) Done. In the last T3 time, as the first switch S1 remains on and the second switch S2 and the third switch S3 are inverted, that is, the second switch S2 is turned off and the third switch is turned off. S3 is turned on to reflect the voltage stored in the capacitor (C1) to the input of the P-type source follower to drive.

이때, 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 작으면, 캐패시터(C1)에 저장된 전압이 P형 소스 플로워를 구성하는 전압 입력단 P형 TFT의 게이트 전압을 입력 전압과 출력 전압의 차이만큼 상승시켜 주고, 출력 전압이 입력 전압보다 크면 캐패시터(C1)에 저장된 전압만큼 전압 입력단 P형 TFT의 게이트 전압을 하강시켜 줌으로써 출력 전압이 입력 전압을 유지하면서 구동하게 된다.At this time, if the output voltage charged to the load of the source follower is less than the input voltage, the voltage stored in the capacitor C1 is the gate voltage of the voltage input terminal P-type TFT constituting the P-type source follower by the difference between the input voltage and the output voltage. If the output voltage is higher than the input voltage, the gate voltage of the voltage input terminal P-type TFT is lowered by the voltage stored in the capacitor C1 to drive the output voltage while maintaining the input voltage.

도 7은 도 5에 도시한 아날로그 출력 버퍼 회로에서 소스 플로워 부분만을 나타내고 있는데, 이는 P형 소스 플로워와 N형 소스 플로워가 직렬로 연결되어 있다.FIG. 7 shows only a source follower portion in the analog output buffer circuit shown in FIG. 5, which is connected to a P-type source follower and an N-type source follower in series.

이러한 소스 플로워의 동작을 설명하면, 먼저 P형 소스 플로워의 전압 입력단에 소정의 전압(Vin)이 공급되면, 그 입력 전압(Vin)은 P형 소스 플로워를 통과하게 되고, 이렇게 하여 P형 소스 플로워를 통과한 제1노드(71)에서의 전압은 'Vin + Vpth'가 된다. 여기서, 'Vpth'는 P형 TFT의 문턱전압을 의미한다.Referring to the operation of the source follower, first, when a predetermined voltage V in is supplied to the voltage input terminal of the P-type source follower, the input voltage V in passes through the P-type source follower. The voltage at the first node 71 passing through the source follower becomes 'V in + V pth '. Here, 'V pth ' means the threshold voltage of the P-type TFT.

그리고, P형 소스 플로워를 통과한 전압 즉, 제1노드(71)에서의 전압은 다시 N형 소스 플로워를 통과하게 되고, 이렇게 하여 N형 소스 플로워를 통과한 제2노드(72)에서의 전압은 '(Vin + Vpth)-Vnth'가 된다. 여기서, 'Vnth'는 N형 TFT의 문턱전압을 의미한다.Then, the voltage passing through the P-type source follower, that is, the voltage at the first node 71 passes through the N-type source follower again, and thus the voltage at the second node 72 passing through the N-type source follower. Becomes '(V in + V pth ) -V nth '. Here, 'V nth ' means the threshold voltage of the N-type TFT.

결국, 상술한 아날로그 출력 버퍼가 TFT-LCD 패널의 소스 구동 회로에 적용되는 경우 T2 시간 동안에 TFT-LCD 패널의 화소에 충전되는 전압의 양은 'Vin + (Vpth-Vnth)' 즉, 입력 전압(Vin)에 P형 TFT와 N형 TFT의 문턱전압 차이(V pth-Vnth) 만큼 적용된 전압이 된다.As a result, when the above-described analog output buffer is applied to the source driving circuit of the TFT-LCD panel, the amount of voltage charged to the pixel of the TFT-LCD panel during the T2 time is 'V in + (V pth -V nth )', that is, the input. The voltage V in becomes the voltage applied by the threshold voltage difference V pth -V nth between the P-type TFT and the N-type TFT.

또한, 본 발명에서는 아날로그 출력 버퍼 회로를 구현하는데 있어, 2단의 소스 플로워를 사용하였기 때문에 이득이 증가(Ap ×An)하고, 이에 따라 더 빠른 속도로 충전할 수 있게 된다.In addition, in the present invention, in implementing the analog output buffer circuit, since a two-stage source follower is used, the gain is increased (Ap × An), and accordingly, it is possible to charge at a higher speed.

그리고, 본 발명에서는 문턱전압이 변화하는 경우 T2 시간 동안에 충전되는 전압의 양에 차이가 발생하지만, 그 차이에 해당되는 전압이 캐패시터(C1)에 저장되고, T3 시간 동안에 다시 구동해 주기 때문에 문턱전압 변화에도 영향을 받지 않고 동작하게 된다.In the present invention, when the threshold voltage changes, a difference occurs in the amount of voltage charged during the T2 time, but the voltage corresponding to the difference is stored in the capacitor C1, and the threshold voltage is driven again during the T3 time. It works without being affected by changes.

한편으로, 본 발명의 다른 실시예에 따르면 도 5에 도시한 아날로그 출력 버퍼 회로를 구성하는 P형 소스 플로워와 N형 소스 플로워의 연결 순서를 반대로 바꾸어서 즉, 첨부한 도면 도 8에 도시한 바와 같이, N형 소스 플로워의 출력을 P형 소스 플로워의 입력으로 직렬 연결하고, 그 N형 소스 플로워의 전압 입력단과 P형 소스 플로워의 출력단 사이에 캐패시터(C1)를 연결하여 입력 전압과 출력 전압의 차이에 해당되는 전압이 저장되도록 구성하여 아날로그 출력 버퍼 회로를 구현할 수 있는데, 이는 전압 충전 방식이 아니라 전압 방전(pre-discharging) 방식으로 구동하게 된다.On the other hand, according to another embodiment of the present invention, the connection order of the P-type source follower and the N-type follower constituting the analog output buffer circuit shown in FIG. 5 is reversed, that is, as shown in FIG. , The output of the N-type source follower is connected in series with the input of the P-type source follower, and the capacitor (C1) is connected between the voltage input of the N-type source follower and the output of the P-type source follower, the difference between the input voltage and the output voltage The analog output buffer circuit can be implemented by storing the voltage corresponding to the voltage, which is driven by pre-discharging rather than voltage charging.

그리고, 도 8에 도시한 아날로그 출력 버퍼 회로는 도 5에서와 마찬가지로 제1,2,3스위치가 연결되며, 다만 제1스위치(S1)와 버퍼 출력단 사이에는 소정의 전압(VDD)을 입력받아 그 출력단 부하를 충전하기 위해 일정시간 동안 온 되는 충전 스위치(S1b)가 전압 단자와 병렬 연결된다. 이때, 충전 스위치(S1b)는 제1스위치(S1)와 항상 반대되는 스위칭 동작을 한다.In the analog output buffer circuit shown in FIG. 8, the first, second, and third switches are connected as in FIG. 5, except that a predetermined voltage VDD is input between the first switch S1 and the buffer output terminal. In order to charge the output load, the charge switch (S1b) that is turned on for a predetermined time is connected in parallel with the voltage terminal. At this time, the charging switch S1b performs a switching operation that is always opposite to the first switch S1.

이러한 도 8에 도시한 아날로그 출력 버퍼 회로는 도 5에 도시한 아날로그 출력 버퍼와 마찬가지로 도 6의 타이밍 다이어그램에 나타낸 바와 같이 세 구간(T1, T2, T3)으로 나뉘어 동작하게 되는데, 첫번째 T1 시간 동안에 제1,2,3스위치 (S1, S2, S3)는 오프(off) 되고 충전 스위치(S1b)만이 온(on) 되면서 소정 전압(VDD)을 입력받아 버퍼 출력 부분에 있는 부하를 충전하게 된다. 그리고, 두번째 T2 시간 동안에는 제3스위치(S3)는 오프 상태를 유지한 상태에서 제1스위치(S1) 및 제2스위치(S2)가 온(on) 되면서 소스 플로워의 부하에 전압을 방전하게 되고, 또한 입력 전압과 출력 전압의 차이에 해당되는 전압을 캐패시터(C1)에 저장하게 된다. 이후, 마지막 T3 시간에는 제1스위치(S1)는 온 상태를 유지하고 제2스위치(S2) 및 제3스위치(S3)는 각각 반전됨에 따라 즉, 제2스위치(S2)는 오프되고 제3스위치(S3)는 온 되면서 캐패시터(C1)에 저장된 전압을 N형 소스 플로워의 입력에 반영하여 구동하게 된다.As shown in the timing diagram of FIG. 6, the analog output buffer circuit shown in FIG. 8 is divided into three sections T1, T2, and T3 and operates during the first T1 time. The 1,2,3 switches S1, S2, and S3 are turned off and only the charging switch S1b is turned on to receive the predetermined voltage VDD to charge the load in the buffer output portion. During the second T2 time period, the third switch S3 maintains the off state, while the first switch S1 and the second switch S2 are turned on to discharge the voltage to the load of the source follower. In addition, the voltage corresponding to the difference between the input voltage and the output voltage is stored in the capacitor C1. Then, at the last T3 time, as the first switch S1 remains on and the second switch S2 and the third switch S3 are inverted, that is, the second switch S2 is turned off and the third switch is turned off. S3 is turned on to reflect the voltage stored in the capacitor (C1) to the input of the N-type source follower to drive.

이때, 소스 플로워의 부하에서 방전된 출력 전압이 입력 전압보다 작으면, 캐패시터(C1)에 저장된 전압이 N형 소스 플로워를 구성하는 전압 입력단 N형 TFT의 게이트 전압을 입력 전압과 출력 전압의 차이만큼 상승시켜 주고, 출력 전압이 입력 전압보다 크면 캐패시터(C1)에 저장된 전압만큼 전압 입력단 N형 TFT의 게이트 전압을 더 하강시켜 줌으로써 출력 전압이 입력 전압을 유지하면서 구동하게 된다.At this time, when the output voltage discharged from the load of the source follower is smaller than the input voltage, the voltage stored in the capacitor C1 is equal to the difference between the input voltage and the output voltage as the gate voltage of the N-type TFT of the voltage input terminal constituting the N-type source follower. When the output voltage is higher than the input voltage, the gate voltage of the voltage input terminal N-type TFT is further lowered by the voltage stored in the capacitor C1 to drive the output voltage while maintaining the input voltage.

또한, 본 발명의 또 다른 실시예에 따르면, 첨부한 도면 도 9에 도시한 바와 같이, P형 소스 플로워 및 N형 소스 플로워를 캐스코드(cascode) 형태로 연결하여 아날로그 출력 버퍼 회로를 구현할 수 있는데, 이 경우 앞에서 설명한 P형 소스 플로워와 N형 소스 플로워를 직렬 연결하여 아날로그 출력 버퍼를 구현한 경우와는 달리 각 소스 플로워를 캐스코드(cascode) 형태로 연결하여 충전과 방전을 동시에 할 수 있기 때문에 초기에 버퍼 출력단의 부하를 충전하거나 방전하는 시간없이 동 작할 수 있게 된다.In addition, according to another embodiment of the present invention, as shown in FIG. 9, an analog output buffer circuit may be implemented by connecting a P-type source follower and an N-type follower in a cascode form. In this case, unlike the case where the analog output buffer is implemented by connecting the P-type source and the N-type source follower as described above, each source floor can be connected in cascode form to charge and discharge simultaneously. Initially, the buffer output stage can operate without charging or discharging the load.

이를 보다 상세히 설명하면, 도 9에 도시한 아날로그 출력 버퍼 회로는, 버퍼 입력단에 P형 소스 플로워와 N형 소스 플로워를 캐스코드(cascode) 형태로 연결하고 있으며, 버퍼 출력단과 P형 소스 플로워 및 N형 소스 플로워의 출력단 사이에는 N형 TFT 및 P형 TFT를 각각 연결하고, 소스 플로워의 입력단과 각 소스 플로워의 출력단에 연결된 TFT의 출력단 사이에는 캐패시터(C1)를 연결하여 입력 전압과 출력 전압의 차이에 해당되는 전압이 저장되도록 구성되어 있다.In more detail, the analog output buffer circuit shown in FIG. 9 connects a P-type source follower and an N-type source follower to the buffer input terminal in a cascode form, and the buffer output terminal, the P-type source follower and N N-type TFT and P-type TFT are connected between the output terminal of the type source follower, and capacitor C1 is connected between the input terminal of the source follower and the output terminal of the TFT connected to the output terminal of each source follower. It is configured to store the voltage corresponding to.

그리고, 소스 플로워의 입력단과, 버퍼 출력단과 캐패시터(C1) 사이에는 소스 플로워의 부하에 전압을 충전 또는 방전하고 캐패시터(C1)에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제1스위치(S1)가 각각 연결되며, 또한 캐패시터(C1)와 제1스위치(S1) 사이에 병렬 연결되어, 그 캐패시터(C1)에 저장된 전압을 버퍼 입력단과 제1스위치(S1) 사이의 접점을 통해 소스 플로워의 입력에 반영하기 위해 온 되는 제2스위치(S2)가 연결된다.In addition, an input terminal of the source follower, a buffer output terminal, and a capacitor C1 are turned on to charge or discharge a voltage in the load of the source follower and store a voltage corresponding to the difference between the input voltage and the output voltage in the capacitor C1. The first switch S1 is connected to each other, and is also connected in parallel between the capacitor C1 and the first switch S1, and the contact point between the buffer input terminal and the first switch S1 is connected to the voltage stored in the capacitor C1. Through the second switch (S2) which is turned on to reflect the input of the source follower is connected.

이와 같은 구성을 갖는 아날로그 출력 버퍼 회로는 초기에 버퍼 출력 부분에 있는 부하를 충전하거나 방전하는 시간이 필요하지 않으므로, 크게 두 구간으로 나뉘어 동작하게 되는데, 첫번째 시간 동안에는 제2스위치(S2)는 오프된 상태에서 제1스위치(S1)가 온 되면서 이전 시간에 소스 플로워의 부하에 충전되었던 전압과 입력 전압을 비교한 후, 그 결과에 따라 N형 소스 플로워의 부하에 전압을 더 충전하거나 P형 소스 플로워의 부하에 전압을 방전함으로써 입력 전압을 충전 또는 방전하게 된다. 즉, 이전 시간에 소스 플로워의 부하에 충전되었던 전압이 입력 전압보 다 크면 두번째 단의 소스 플로워인 N형 소스 플로워에 의해 전압이 더 충전되고, 반대로 이전 시간에 소스 플로워의 부하에 충전되었던 전압이 입력 전압보다 작으면 첫번째 단의 소스 플로워인 P형 소스 플로워에 의해 전압이 방전된다. 이때, 입력 전압과 출력 전압의 차이에 해당되는 전압을 캐패시터(C1)에 저장하게 된다. 그리고, 다음 시간에는 제1스위치(S1)가 오프되고 제2스위치(S2)는 온 되면서 캐패시터(C1)에 저장된 전압을 각 소스 플로워의 입력에 반영하여 구동하게 된다.Since the analog output buffer circuit having such a configuration does not need a time for initially charging or discharging the load in the buffer output portion, the analog output buffer circuit is divided into two sections. During the first time, the second switch S2 is turned off. After the first switch S1 is turned on, the input voltage is compared with the voltage charged to the load of the source follower in the previous time, and accordingly, the voltage of the N-type follower is further charged or the P-type source follower is turned on. The input voltage is charged or discharged by discharging the voltage at the load of. That is, if the voltage charged to the load of the source follower in the previous time is larger than the input voltage, the voltage is charged by the N-type source follower, which is the second stage source follower, and conversely, the voltage charged to the load of the source follower in the previous time is If less than the input voltage, the voltage is discharged by the P-type source follower, which is the source follower of the first stage. At this time, the voltage corresponding to the difference between the input voltage and the output voltage is stored in the capacitor C1. Next time, the first switch S1 is turned off and the second switch S2 is turned on to reflect the voltage stored in the capacitor C1 to the input of each source follower.

한편으로, 상술한 실시예에서 각 스위치들은 박막 트랜지스터 즉, TFT로 구성하게 되며, P형 TFT 스위치나 N형 TFT 스위치 또는 트랜스미션 게이트 형태의 스위치로 구성할 수 있다.On the other hand, in the above-described embodiment, each switch is composed of a thin film transistor, that is, a TFT, and may be configured as a P-type TFT switch, an N-type TFT switch, or a transmission gate type switch.

또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.In addition, the embodiments according to the present invention are not limited to the above-described embodiments, and various alternatives, modifications, and changes can be made within the scope apparent to those skilled in the art.

이상과 같이, 본 발명은 TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼를 저온 poly-Si TFT를 이용한 2단의 소스 플로워와 하나의 캐패시터로 구현함으로써, 2단의 구성으로 이득이 증가하여 충전 속도가 향상됨에 따라 짧은 시간 내에 화소를 구동할 수 있게 되며, 또한 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하였다가 다시 구동해 주기 때문에 공정 변화에 영향을 받지 않으면서 정확한 정밀도의 구동 능력을 갖게 된다. As described above, the present invention implements the analog output buffer used in the source driving circuit of the TFT-LCD panel by using a two-stage source follower and one capacitor using a low temperature poly-Si TFT, thereby increasing the gain in the two-stage configuration. Therefore, as the charging speed is improved, the pixel can be driven within a short time. Also, since the voltage corresponding to the difference between the input voltage and the output voltage is stored in the capacitor and then driven again, the pixel can be driven accurately. It has a driving capability of precision.                     

또한, 본 발명은 아날로그 출력 버퍼를 단순한 구조로 구성하기 때문에 면적과 소비 전력을 줄일 수 있게 되며, 고계조, 고해상도를 필요로 하면서도 편차가 큰 공정 변화와 킨크 효과 등의 영향으로 아날로그 회로를 구현하기 힘든 저온 poly-Si TFT-LCD 패널에 아날로그 출력 버퍼를 적용할 수 있게 되고, 또한 SOG(System-On-Glass) 기술의 발전을 도모할 수 있게 된다.In addition, since the analog output buffer has a simple structure, the present invention can reduce the area and power consumption, and implement analog circuits under the influence of process variation and kink effect, which require high gradation and high resolution, and have large deviations. Analog output buffers can be applied to tough low-temperature poly-Si TFT-LCD panels, and SOG (System-On-Glass) technology can be developed.

Claims (17)

TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼에 있어서,In the analog output buffer used for the source driving circuit of a TFT-LCD panel, 저온 poly-Si TFT로 구현되어, 2단으로 직렬 연결되는 P형 소스 플로워 및 N형 소스 플로워와;A P-type source follower and an N-type source follower implemented in low temperature poly-Si TFT and connected in series in two stages; 상기 소스 플로워에 대한 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하게 되는 캐패시터와;A capacitor configured to store a voltage corresponding to a difference between an input voltage and an output voltage of the source follower; 버퍼 출력단에 있는 부하를 초기에 방전하기 위해 일정시간 동안 온 되는 방전 스위치와;A discharge switch which is turned on for a predetermined time to initially discharge the load at the buffer output stage; 초기 방전이 이루어진 후에 일정시간 동안 상기 소스 플로워의 부하에 전압을 충전함과 동시에 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하거나, 상기 캐패시터에 저장된 전압을 버퍼 입력단에 구성된 소스 플로워의 입력에 반영하기 위해 온/오프 되는 다수의 스위치를 포함하되,After the initial discharge is performed, a voltage corresponding to a difference between an input voltage and an output voltage is stored in the capacitor while charging a voltage to the load of the source follower for a predetermined time, or a source follower configured to store the voltage stored in the capacitor at a buffer input terminal. Include multiple switches that are turned on or off to reflect the input of the 상기 P형 소스 플로워 및 N형 소스 플로워는, 버퍼 입력단에 P형 소스 플로워가 구성되고 버퍼 출력단에 N형 소스 플로워가 구성되어, 상기 P형 소스 플로워의 출력이 N형 소스 플로워의 입력으로 직렬 연결되고,The P-type source follower and the N-type source follower have a P-type source follower configured at a buffer input stage and an N-type source follower configured at a buffer output stage, and the output of the P-type source follower is connected in series with an input of the N-type source follower. Become, 상기 캐패시터는, P형 소스 플로워의 전압 입력단과 N형 소스 플로워의 출력단 사이에 병렬 연결되며,The capacitor is connected in parallel between the voltage input terminal of the P-type source follower and the output terminal of the N-type source follower, 상기 다수의 스위치는,The plurality of switches, N형 소스 플로워의 출력단에 방전 스위치와 병렬 연결되어, 초기 방전시에만 오프 되는 제1스위치와;A first switch connected to an output terminal of the N-type source follower in parallel with the discharge switch and turned off only at the time of initial discharge; P형 소스 플로워의 입력단과, 상기 제1스위치와 캐패시터 사이에 각각 연결되어, 소스 플로워의 부하에 전압을 충전하고 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제2스위치와;A connection between an input terminal of a P-type source follower and the first switch and a capacitor, respectively, which is turned on to charge a voltage of a source follower and store a voltage corresponding to a difference between an input voltage and an output voltage in the capacitor; 2 switches; 상기 캐패시터와 제2스위치 사이에 병렬 연결되어, 상기 캐패시터에 저장된 전압을 버퍼 입력단과 제2스위치 사이의 접점을 통해 상기 P형 소스 플로워의 입력에 반영하기 위해 온 되는 제3스위치를 포함하며,A third switch connected in parallel between the capacitor and the second switch, the third switch being turned on to reflect the voltage stored in the capacitor to the input of the P-type source follower through a contact between the buffer input terminal and the second switch; 상기 방전 스위치는, 제1스위치와 버퍼 출력단 사이에 접지와 병렬로 연결되어, 상기 제1스위치와 반대되는 스위칭 동작을 하는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로.The discharge switch is connected between the first switch and the buffer output terminal in parallel with the ground, and the switching operation opposite to the first switch, analog output buffer circuit for the TFT-LCD panel. 삭제delete 삭제delete 삭제delete 삭제delete 제 1항에 있어서,The method of claim 1, 상기 제3스위치는, 캐패시터에 저장된 전압을 P형 소스 플로워의 입력에 반영하는 시간 동안에 온 되어, 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 작으면 캐패시터에 저장된 전압만큼 P형 TFT의 게이트 전압을 상승시키고, 상기 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 크면 캐패시터에 저장된 전압만큼 P형 TFT의 게이트 전압을 하강시켜, 상기 출력 전압이 입력 전압을 유지하게 하는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로.The third switch is turned on during the time of reflecting the voltage stored in the capacitor to the input of the P-type source follower, and if the output voltage charged to the load of the source follower is smaller than the input voltage, the gate of the P-type TFT is equal to the voltage stored in the capacitor. When the voltage is increased and the output voltage charged to the load of the source follower is greater than the input voltage, the gate voltage of the P-type TFT is lowered by the voltage stored in the capacitor so that the output voltage maintains the input voltage. Analog output buffer circuit for source drive of FT-LCD panel. TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼에 있어서,In the analog output buffer used for the source driving circuit of a TFT-LCD panel, 저온 poly-Si TFT로 구현되어, 2단으로 직렬 연결되는 N형 소스 플로워 및 P형 소스 플로워와;An N-type source follower and a P-type source follower implemented in low temperature poly-Si TFT and connected in series in two stages; 상기 소스 플로워에 대한 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하게 되는 캐패시터와;A capacitor configured to store a voltage corresponding to a difference between an input voltage and an output voltage of the source follower; 버퍼 출력단에 있는 부하를 초기에 충전하기 위해 일정시간 동안 온 되는 충전 스위치와;A charging switch which is turned on for a predetermined time to initially charge a load at the buffer output stage; 초기 충전이 이루어진 후에 일정시간 동안 상기 소스 플로워의 부하에 전압을 방전함과 동시에 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하거나, 상기 캐패시터에 저장된 전압을 버퍼 입력단에 구성된 소스 플로워의 입력에 반영하기 위해 온/오프 되는 다수의 스위치를 포함하되,After the initial charging is performed, a voltage corresponding to a difference between an input voltage and an output voltage is stored in the capacitor at the same time as the voltage is discharged to the load of the source follower, or a source follower configured to store the voltage stored in the capacitor at the buffer input terminal. Include multiple switches that are turned on or off to reflect the input of the 상기 N형 소스 플로워 및 P형 소스 플로워는, 버퍼 입력단에 N형 소스 플로워가 구성되고 버퍼 출력단에 P형 소스 플로워가 구성되어, 상기 N형 소스 플로워의 출력이 P형 소스 플로워의 입력으로 직렬 연결되고,The N-type source follower and the P-type source follower have an N-type source follower configured at the buffer input stage and a P-type source follower configured at the buffer output stage, and the output of the N-type source follower is connected in series with the input of the P-type source follower. Become, 상기 캐패시터는, N형 소스 플로워의 전압 입력단과 P형 소스 플로워의 출력단 사이에 병렬 연결되며,The capacitor is connected in parallel between the voltage input terminal of the N-type source follower and the output terminal of the P-type source follower, 상기 다수의 스위치는,The plurality of switches, N형 소스 플로워의 출력단에 충전 스위치와 병렬 연결되어, 초기 충전시에만 오프 되는 제1스위치와;A first switch connected to the output terminal of the N-type source follower in parallel with the charging switch and turned off only at the time of initial charging; N형 소스 플로워의 입력단과, 상기 제1스위치와 캐패시터 사이에 각각 연결되어, 소스 플로워의 부하에 전압을 방전하고 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제2스위치와;An input terminal of an N-type source follower and the first switch and a capacitor, respectively, connected to each other to discharge a voltage to a load of the source follower and to store a voltage corresponding to a difference between an input voltage and an output voltage in the capacitor; 2 switches; 상기 캐패시터와 제2스위치 사이에 병렬 연결되어, 상기 캐패시터에 저장된 전압을 버퍼 입력단과 제2스위치 사이의 접점을 통해 상기 N형 소스 플로워의 입력에 반영하기 위해 온 되는 제3스위치를 포함하고,A third switch connected in parallel between the capacitor and the second switch, the third switch being turned on to reflect the voltage stored in the capacitor to the input of the N-type source follower through a contact between the buffer input terminal and the second switch, 상기 충전 스위치는, 제1스위치와 버퍼 출력단 사이에 소정의 전압 단자와 병렬로 연결되어, 상기 제1스위치와 반대되는 스위칭 동작을 하는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로.The charging switch is connected in parallel with a predetermined voltage terminal between the first switch and the buffer output terminal, and performs a switching operation opposite to that of the first switch. Circuit. 삭제delete 삭제delete 삭제delete 삭제delete 제 7항에 있어서,The method of claim 7, wherein 상기 제3스위치는, 캐패시터에 저장된 전압을 N형 소스 플로워의 입력에 반영하는 시간 동안에 온 되어, 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 작으면 캐패시터에 저장된 전압만큼 N형 TFT의 게이트 전압을 상승시키고, 상기 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 크면 캐패시터에 저장된 전압만큼 N형 TFT의 게이트 전압을 하강시켜, 상기 출력 전압이 입력 전압을 유지하게 하는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로.The third switch is turned on during the time of reflecting the voltage stored in the capacitor to the input of the N-type source follower. When the output voltage charged to the load of the source follower is smaller than the input voltage, the gate of the N-type TFT is equal to the voltage stored in the capacitor. When the voltage is increased and the output voltage charged to the load of the source follower is greater than the input voltage, the gate voltage of the N-type TFT is lowered by the voltage stored in the capacitor so that the output voltage maintains the input voltage. Analog output buffer circuit for source drive of FT-LCD panel. 삭제delete TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼에 있어서,In the analog output buffer used for the source driving circuit of a TFT-LCD panel, 저온 poly-Si TFT로 구현되어, 2단 캐스코드 형태로 연결되는 P형 소스 플로워 및 N형 소스 플로워와;A P-type source follower and an N-type follower implemented by a low temperature poly-Si TFT and connected in a form of a two-stage cascode; 버퍼 출력단과 P형 소스 플로워 및 N형 소스 플로워의 출력단 사이에 각각 병렬 연결되는 N형 TFT 및 P형 TFT와;An N-type TFT and a P-type TFT connected in parallel between the buffer output terminal and the output terminal of the P-type source follower and the N-type source follower, respectively; 상기 소스 플로워의 입력단과 각 소스 플로워의 출력단에 연결된 TFT의 출력단 사이에 연결되어, 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하게 되는 캐패시터와;A capacitor connected between an input terminal of the source follower and an output terminal of a TFT connected to an output terminal of each source follower, and configured to store a voltage corresponding to a difference between an input voltage and an output voltage; 일정시간 동안 상기 소스 플로워의 부하에 전압을 충전 또는 방전하고, 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제1스위치와; A first switch turned on to charge or discharge a voltage in the load of the source follower for a predetermined time and to store a voltage corresponding to a difference between an input voltage and an output voltage in the capacitor; 상기 캐패시터와 제1스위치 사이에 병렬 연결되어, 상기 캐패시터에 전압을 버퍼 입력단과 제1스위치 사이의 접점을 통해 상기 소스 플로워의 입력에 반영하기 위해 온 되는 제2스위치를 포함하되,A second switch connected in parallel between the capacitor and the first switch, the second switch being turned on to reflect the voltage to the input of the source follower through a contact between the buffer input terminal and the first switch, 상기 제1스위치는, 버퍼 입력단과 소스 플로워의 입력단 사이와, 버퍼 출력단과 캐패시터 사이에 각각 연결되는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로.And the first switch is connected between the buffer input terminal and the input terminal of the source follower, and between the buffer output terminal and the capacitor, respectively. 제 14항에 있어서,The method of claim 14, 상기 제1스위치는, 소스 플로워의 부하에 전압을 충전 또는 방전하는 시간 동안에 온 되어, 이전 시간에 소스 플로워의 부하에 충전되었던 전압이 입력 전압보다 크면 두번째 단의 소스 플로워인 N형 소스 플로워의 부하에 전압을 더 충전시키고, 상기 이전 시간에 소스 플로워의 부하에 충전되었던 전압이 입력 전압보다 작으면 첫번째 단의 소스 플로워인 P형 소스 플로워의 부하에 전압을 방전시켜, 상기 출력 전압이 입력 전압을 유지하게 하는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로.The first switch is turned on during the time of charging or discharging the voltage of the source follower, and if the voltage charged to the load of the source follower in the previous time is greater than the input voltage, the load of the N-type source follower, which is the second stage source follower, is greater than the input voltage. The voltage is charged to the load of the P-type source follower, which is the source follower of the first stage, when the voltage charged to the load of the source follower in the previous time is less than the input voltage. An analog output buffer circuit for driving a source of a TFT-LC panel, characterized in that it is held. 제 1항 또는 제 7항에 있어서,The method according to claim 1 or 7, 상기 다수의 스위치는, P형 TFT 스위치나 N형 TFT 스위치 또는 트랜스미션 게이트 형태의 스위치 중 어느 하나의 스위치인 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로.And the plurality of switches are any one of a P-type TFT switch, an N-type TFT switch, or a switch of a transmission gate type switch. 제 14항에 있어서,The method of claim 14, 상기 제1스위치 및 상기 제2스위치는, P형 TFT 스위치나 N형 TFT 스위치 또는 트랜스미션 게이트 형태의 스위치 중 어느 하나의 스위치인 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로.And the first switch and the second switch are any one of a P-type TFT switch, an N-type TFT switch, or a transmission gate type switch.
KR1020040076022A 2004-09-22 2004-09-22 Analog Output Buffer Circuit Using The Source Driving Of The TFT-LCD Panel KR100658786B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040076022A KR100658786B1 (en) 2004-09-22 2004-09-22 Analog Output Buffer Circuit Using The Source Driving Of The TFT-LCD Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040076022A KR100658786B1 (en) 2004-09-22 2004-09-22 Analog Output Buffer Circuit Using The Source Driving Of The TFT-LCD Panel

Publications (2)

Publication Number Publication Date
KR20060027169A KR20060027169A (en) 2006-03-27
KR100658786B1 true KR100658786B1 (en) 2006-12-19

Family

ID=37138310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040076022A KR100658786B1 (en) 2004-09-22 2004-09-22 Analog Output Buffer Circuit Using The Source Driving Of The TFT-LCD Panel

Country Status (1)

Country Link
KR (1) KR100658786B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219044B1 (en) 2006-01-20 2013-01-09 삼성디스플레이 주식회사 DRIVING DEVICE, DISPLAY DEVICE having the same and DRIVING MATHOD of the same
KR100873079B1 (en) 2007-04-12 2008-12-09 삼성모바일디스플레이주식회사 Analog output buffer curicuit and organic elcetroluminescence display thereof
KR100953302B1 (en) * 2007-08-24 2010-04-20 한양대학교 산학협력단 Analog Buffer Circuit of having Cascode Structure and Method of operating the same
CN103279162B (en) * 2013-04-19 2015-01-28 东南大学 Low-power-consumption reference voltage buffer based on assembly line ADC

Also Published As

Publication number Publication date
KR20060027169A (en) 2006-03-27

Similar Documents

Publication Publication Date Title
KR100758086B1 (en) Picture image display device and method of driving the same
KR100239140B1 (en) Tft circuit and image displaying device
US8274504B2 (en) Output amplifier circuit and data driver of display device using the same
JP4089227B2 (en) Image display device
US7405720B2 (en) Analog buffer circuit, display device and portable terminal
KR960008100B1 (en) Method and circuit for scanning capacitive loads
US7671831B2 (en) Output buffer with improved output deviation and source driver for flat panel display having the output buffer
US7952553B2 (en) Amplifier circuits in which compensation capacitors can be cross-connected so that the voltage level at an output node can be reset to about one-half a difference between a power voltage level and a common reference voltage level and methods of operating the same
EP0899714A2 (en) Column driver for an active matrix liquid crystal display
US6762643B2 (en) High duty cycle offset compensation for operational amplifiers
US7535467B2 (en) Analog buffer, display device having the same, and method of driving the same
US5818406A (en) Driver circuit for liquid crystal display device
US7880651B2 (en) Sample and hold circuit and digital-to-analog converter circuit
KR19980018562A (en) Data signal output circuit and image display device having the same
KR20190001563A (en) Display device, source driving circuit, and control method for source driving circuit
US7554389B2 (en) Differential amplifier and digital-to-analog converter
EP0731442B1 (en) Signal disturbance reduction arrangement for a liquid crystal display
US9070340B2 (en) Driving device of display device
EP1416467A1 (en) Display drive method, display element, and display
KR100941843B1 (en) Inverter and display device having the same
US7573451B2 (en) Sample hold circuit and image display device using the same
KR100658786B1 (en) Analog Output Buffer Circuit Using The Source Driving Of The TFT-LCD Panel
US8354987B2 (en) Constant current circuit and flat display device
KR100616711B1 (en) drive IC of Liquid Crystal Display
US20050162373A1 (en) Analog buffer for LTPS amLCD

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170926

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181105

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 14