KR100658648B1

KR100658648B1 - Chip package

Info

Publication number: KR100658648B1
Application number: KR1020030058312A
Authority: KR
Inventors: 뿌린-카이; 청진-펑
Original assignee: 하이맥스 테크놀로지스, 인코포레이티드
Priority date: 2002-08-26
Filing date: 2003-08-22
Publication date: 2006-12-15
Also published as: TWI307941B; KR20040030265A

Abstract

본 발명은 칩 레이아웃(chip layout)에 더 넓은 라우팅 공간(routing space)을 제공할 수 있는 칩 패키지를 제공한다. 더 많은 전력과 신호 전송 회로를 제공하기 위하여 절연막의 중심 영역과 다이(die)를 접속하는 범프들 및 배선들이 부가된다.The present invention provides a chip package capable of providing a wider routing space in a chip layout. In order to provide more power and a signal transmission circuit, bumps and wirings connecting a die and a central region of the insulating film are added.

칩 패키지, 다이, 레이아웃, 라우팅 공간, 범프, 배선, 절연막Chip Package, Die, Layout, Routing Space, Bump, Wiring, Insulation

Description

Chip Package {CHIP PACKAGE}

도 1은 종래의 COF 패키징 이전의 플렉시블 회로기판 및 다이를 개략적으로 나타낸 도면이다.1 is a schematic of a flexible circuit board and die prior to conventional COF packaging.

도 2는 종래의 COF 패키징에서 플렉시블 회로기판 상에 탑재된 다이 및 플렉시블 회로기판의 단면도이다.2 is a cross-sectional view of a die and a flexible circuit board mounted on a flexible circuit board in a conventional COF packaging.

도 3은 본 발명의 바람직한 실시예에 따른 COF 패키징 이전의 플렉시블 회로기판 및 다이를 개략적으로 나타낸 도면이다.3 is a schematic view of a flexible circuit board and die prior to COF packaging according to a preferred embodiment of the present invention.

도 4는 본 발명의 바람직한 실시예에 따른 COF 패키징에서의 플렉시블 회로기판 상에 탑재된 다이 및 플렉시블 회로기판의 단면도이다.4 is a cross-sectional view of a die and a flexible circuit board mounted on a flexible circuit board in a COF packaging according to a preferred embodiment of the present invention.

이 출원은 2002년 8월 26일 출원된 중화민국 타이완 특허출원 제91119317호를 참고 문헌으로서 통합한다. This application incorporates Taiwan Patent Application No. 91119317, filed August 26, 2002, as a reference.

본 발명은 일반적으로 칩 패키지 구성에 관한 것으로, 특히 더 넓은 라우팅 공간을 제공할 수 있는 COF(chip-on-film) 구성에 대한 것이다.BACKGROUND OF THE INVENTION The present invention generally relates to chip package configurations, and more particularly to chip-on-film (COF) configurations that can provide larger routing space.

액정 패널의 크기가 증가함에 따라, 더욱 가볍고 얇은 액정 패널의 개발이 또 다른 목적이었는데, 이는 패키지 기술의 향상으로 인해 본질적으로 달성될 수 있었다. 지금까지 액정 패널에 적용되어온 두 가지 패키지 기술은 테이프 캐리어 패키지(tape carrier package, TCP)와 COF 패키지이다. TCP 구성은 세 개의 재료층으로 이루어지고, COF 구성은 두 개(또는 그 이상)의 층으로 이루어진다. 한편, 30㎛보다 작은 임계 치수(critical dimension)의 배선을 갖는 COF 패키징에 사용되는 플렉시블 베이스 필름(flexible base film)은 능동 소자와 수동 소자를 일체화할 수 있다. 따라서, COF 패키징으로 구성되는 제품은 TCP로 구성되는 제품보다 더 얇을 수 있고, COF 패키지는 액정 패널 구동 칩에 커다란 진보를 가져온다.As the size of liquid crystal panels increased, the development of lighter and thinner liquid crystal panels was another object, which could be achieved in essence due to improvements in package technology. Two packaging technologies that have been applied to liquid crystal panels so far are a tape carrier package (TCP) and a COF package. The TCP configuration consists of three material layers, and the COF configuration consists of two (or more) layers. On the other hand, a flexible base film used for COF packaging having a critical dimension wiring smaller than 30 μm can integrate an active element and a passive element. Thus, products consisting of COF packaging can be thinner than products consisting of TCP, and the COF package is a major advance in liquid crystal panel drive chips.

도 1을 참조하면, COF 패키징이 수행되기 이전의 다이 및 플렉시블 회로기판의 개략적인 도면이 나타나 있다. 플렉시블 회로기판(100)은 다수의 내부 리드(inner lead)(101)와 이 내부 리드(101)에 대응하는 다수의 외부 리드(outer lead)(102)를 갖는 플렉시블 절연막(110)을 포함한다. 모든 내부 리드(101)와 이것에 대응하는 외부 리드(102)는 배선의 다른 부분이다. 배선의 외부 리드(102)는 대응하는 내부 리드(101)보다 플렉시블 회로기판(100)의 에지(edge)에 더 가깝다. 다이(150)의 한 면은 패키징 과정에서 플렉시블 회로기판(100)에 연결되기 위한 다수의 패드(151)를 포함한다. 도 1에서 다이(150)가 플렉시블 회로기판(100) 상에 탑재되는 위치는 점선으로 표시되어 있으며, 다이(150) 상의 패드(151)들은 플렉시블 회로기판(100)의 내부 리드(101)에 일대일 접속된다.Referring to FIG. 1, there is shown a schematic diagram of a die and a flexible circuit board before COF packaging is performed. The flexible circuit board 100 includes a flexible insulating film 110 having a plurality of inner leads 101 and a plurality of outer leads 102 corresponding to the inner leads 101. All internal leads 101 and corresponding external leads 102 are other parts of the wiring. The outer lead 102 of the wiring is closer to the edge of the flexible circuit board 100 than the corresponding inner lead 101. One side of the die 150 includes a plurality of pads 151 to be connected to the flexible circuit board 100 in the packaging process. In FIG. 1, the position at which the die 150 is mounted on the flexible circuit board 100 is indicated by a dotted line, and the pads 151 on the die 150 are one-to-one with the inner lead 101 of the flexible circuit board 100. Connected.

도 2를 참조하면, 종래의 COF 패키징에서 플렉시블 회로기판 상에 탑재된 다이 및 플렉시블 회로기판의 단면도가 도시되어 있다. 결합된 내부 리드(101)와 외 부 리드(102)는 플렉시블 회로기판(100) 상에 위치되고, 내부 리드(101)는 외부 리드(102)보다 플렉시블 회로기판(100)의 중심 더 가까이에 위치된다. 아래쪽으로 향하는 능동면(active surface)을 갖는 다이(150)는 내부 리드(101)들 상에 위치되고 다이 패드(151)들을 통해 내부 리드(101)들에 접속된다.2, a cross-sectional view of a die and a flexible circuit board mounted on a flexible circuit board in a conventional COF packaging is shown. The combined inner lead 101 and outer lead 102 are positioned on the flexible circuit board 100, and the inner lead 101 is located closer to the center of the flexible circuit board 100 than the outer lead 102. do. A die 150 having a downwardly active surface is located on the inner leads 101 and connected to the inner leads 101 through the die pads 151.

액정 패널의 해상도를 향상시키기 위해서는 칩 상의 구성 요소(부품) 또는 회로의 수가 증가되어야 한다. 그러나, 더욱 경박화(輕薄化)를 요구하는 추세에 따라 칩 크기를 증가시키는 대신에 칩 상의 소자(device)나 회로의 밀도를 증가시키는 것이 고려되는 데, 때문에 이것은 회로 레이아웃에서의 어려움을 증가시킬 것이다. 예를 들어, 패드를 통한 다수 소자에의 전력 공급은 전력 공급의 부족을 초래하거나 정상적인 상태에서 소자가 접속되지 않도록 할 수도 있다. 이 모든 문제는 액정 패널의 품질에 영향을 끼친다.In order to improve the resolution of the liquid crystal panel, the number of components (components) or circuits on a chip must be increased. However, instead of increasing the chip size in line with the trend towards more thinning, it is considered to increase the density of devices or circuits on the chip, which would increase the difficulty in circuit layout. will be. For example, powering multiple devices through a pad may result in a lack of power supply or prevent the device from connecting under normal conditions. All these problems affect the quality of the liquid crystal panel.

그러므로 본 발명은 상기한 문제를 해결할 수 있는 단순화된 패키지 구성을 제공한다.Therefore, the present invention provides a simplified package configuration that can solve the above problems.

따라서 본 발명의 목적은 탑재된 칩에 더 넓은 라우팅 공간을 제공할 수 있는 개선된 패키지 구성을 제공하는 것이다.It is therefore an object of the present invention to provide an improved package configuration which can provide more routing space for the mounted chip.

본 발명은 다음의 칩 패키지 구성을 제공하여 상기한 목적을 달성한다. 본 발명의 칩 패키지는 다이, 다수의 리드를 갖는 플렉시블 회로기판 및 상기 플렉시블 회로기판 상에 배치된 배선을 포함한다. 다이는 주변 영역(peripheral area) 및 중심 영역(center area)을 갖는 제1 면(first surface)을 포함한다. 주변 영역과 중심 영역은 모두 다수의 범프(bump)를 포함한다. 상기 리드들은 각각 주변 영역 상에 위치된 범퍼에 전기적으로 연결된다. 또한, 상기 배선 및 리드는 상기 플렉시블 회로기판 상에 동시에 형성된다.The present invention provides the following chip package configuration to achieve the above object. The chip package of the present invention includes a die, a flexible circuit board having a plurality of leads, and a wiring disposed on the flexible circuit board. The die includes a first surface having a peripheral area and a center area. The peripheral area and the central area both contain a number of bumps. The leads are each electrically connected to a bumper located on the peripheral area. In addition, the wiring and the lead are simultaneously formed on the flexible circuit board.

본 발명의 다른 목적, 특징 및 이점은 다음의 바람직한 상세한 설명으로부터 명백할 것이지만 실시예로 한정되는 것은 아니다. 이하의 설명은 첨부 도면을 참조하여 이루어진다.Other objects, features and advantages of the invention will be apparent from the following detailed description but are not limited to the examples. The following description is made with reference to the accompanying drawings.

본 발명에 따른 칩 패키지는 배선 레이아웃에 더 넓은 라우팅 공간을 제공할 수 있으므로 칩 크기를 줄일 수 있다. 따라서, 다이 패드(die pad)를 통한 다수의 소자들에 대한 전원 공급이 부족한 문제, 밀집 회로(tightly concentrated circuits)에 기인한 회로 단절 문제 및 기생 커패시턴스를 해결될 것이다. 또한 본 발명의 패키징 공정을 수행하는 데에는 추가적인 절차가 불필요하므로 원래 장비 또는 공정 절차를 변경하지 않아도 된다.The chip package according to the present invention can provide a larger routing space in the wiring layout, thereby reducing the chip size. Thus, the problem of insufficient power supply to a plurality of devices through a die pad, a circuit disconnection problem due to tightly concentrated circuits, and parasitic capacitance will be solved. In addition, no additional procedure is required to carry out the packaging process of the present invention, so that the original equipment or process procedure does not have to be changed.

도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 COF 패키징 이전의 플렉시블 회로기판 및 다이의 개략적인 도면이 나타나 있다. 본 발명의 플렉시블 회로기판(200)은 폴리이미드(polyimide)와 같은 플렉시블 절연막(10)을 포함한다. 절연막(210)은 내부 리드(201), 외부 리드(202) 및 중앙 배선(205)을 포함한다. 이 세 가지 구성요소는 모두 동선(copper wire) 또는 동박(copper foil)으로 만들 수 있다. 각 내부 리드(201)와 이에 대응하는 외부 리드(202)는 배선의 다른 부분이다. 외부 리드(202)는 절연막(210)의 주변 영역 상에 배치되고, 내부 리드(201) 는 절연막(210)의 중심 영역 상에 배치된다. 본 발명의 중앙 배선(205)은 절연막(210)의 중심 영역에 위치된다. 중앙 배선(205) 및 내부 리드(201)는 실제 필요에 따라 접속되거나 단절될 수 있다. 도 3에 도시한 바와 같이, 중앙 배선(205)은 내부 리드(201)와 접속된다. 또한 중앙 배선(205)의 형상은 직사각형일 수 있다.3, there is shown a schematic diagram of a flexible circuit board and die prior to COF packaging according to a preferred embodiment of the present invention. The flexible circuit board 200 of the present invention includes a flexible insulating film 10 such as polyimide. The insulating film 210 includes an inner lead 201, an outer lead 202, and a central wiring 205. All three components can be made of copper wire or copper foil. Each inner lead 201 and its corresponding outer lead 202 are different portions of the wiring. The outer lead 202 is disposed on the peripheral region of the insulating film 210, and the inner lead 201 is disposed on the central region of the insulating film 210. The central wiring 205 of the present invention is located in the central region of the insulating film 210. The central wiring 205 and the inner lead 201 may be connected or disconnected according to actual needs. As shown in FIG. 3, the central wiring 205 is connected to the internal lead 201. In addition, the shape of the central wiring 205 may be rectangular.

범프(255, 251)는 각각 다이(250)의 주변 영역 및 중심 영역의 표면에 위치된다. 범프(251)는 주변 영역의 적어도 한 구역(section)에 배치될 수 있고, 범프(255)는 주변 영역의 상기한 구역에서 떨어져 있는 범프(251)를 갖는 표면의 영역 상에 배치된다. Bumps 255 and 251 are located on the surface of the peripheral area and the center area of die 250, respectively. Bump 251 may be disposed in at least one section of the peripheral region, and bump 255 is disposed on an area of the surface having bumps 251 that are spaced from the above-described region of the peripheral region.

칩 패키징이 수행됨에 따라, 플렉시블 회로기판(200)에 면하는 범프(255, 251)를 구비한 표면이 탑재되고, 플렉시블 회로기판(200)에 전기적으로 연결된다. 다이(250)의 위치는 도 3에서 점선(203)으로 표시한 부분이다. As chip packaging is performed, surfaces having bumps 255 and 251 facing the flexible circuit board 200 are mounted and electrically connected to the flexible circuit board 200. The location of the die 250 is indicated by dashed line 203 in FIG. 3.

중앙 배선(205)은 점선(203)으로 나타낸 바와 같은 직사각형 구역에 위치된다. 플렉시블 회로기판(200) 리드는 표면이 위로 향하고 다이(250) 범프는 표면이 아래로 향하며, 다이(250) 상의 범프(251)는 대응하는 내부 리드(201)에 전기적으로 연결되고, 다이(250) 상의 범프(255)는 플렉시블 회로기판(200)의 중앙 배선(205)에 전기적으로 연결된다. 다이(250)의 중심 영역 내의 범프(255)는 다이(250)의 주변 영역 내의 범프(251)와 동일한 공정 절차로 제조된다. 유사하게, 본 발명의 플렉시블 회로기판(200) 상의 중앙 배선(205)은 플렉시블 회로기판(200) 상의 내부 리드(201) 및 외부 리드(202)와 동일한 공정 절차로 제조 된다. 따라서, 본 발명에 따른 플렉시블 회로기판(200) 및 다이(250)의 칩 패키징은 추가적인 공정 절차가 불필요하고 일반적인 공정 절차 및 장비를 여전히 사용할 수 있다.The central wiring 205 is located in the rectangular area as shown by the dotted line 203. Flexible circuit board 200 leads face up and die 250 bumps face down, bumps 251 on die 250 are electrically connected to corresponding inner leads 201 and die 250 The bump 255 on the N-B) is electrically connected to the central wiring 205 of the flexible circuit board 200. Bumps 255 in the central region of die 250 are manufactured in the same process procedure as bumps 251 in the peripheral region of die 250. Similarly, the central wiring 205 on the flexible circuit board 200 of the present invention is manufactured by the same process procedure as the inner lead 201 and the outer lead 202 on the flexible circuit board 200. Accordingly, the chip packaging of the flexible circuit board 200 and the die 250 according to the present invention does not require additional processing procedures and can still use general processing procedures and equipment.

도 4를 참조하면, 본 발명의 바람직한 실시예에 따른 COF 패키징에서 플렉시블 회로 기판 상에 탑재된 다이 및 플렉시블 회로기판의 단면도가 나타나 있다. 절연막(210)은 내부 리드(201) 및 외부 리드(202)를 포함하고, 내부 리드(201)는 외부 리드(202)보다 절연막(201)의 중심에 더 가깝다. 아래쪽으로 향하는 능동면(active surface)을 갖는 내부 리드(201) 상의 다이(250)는 범프(251, 255)에 의해 내부 리드(201)에 접속된다. 절연막(210) 상에 배치된 중앙 배선(205)은 다이(250) 아래 및 중심 영역에 가까운 내부 리드(201)의 쪽에 위치된다. 범프(251)는 내부 리드(201)에 전기적으로 연결되고, 범프(255)는 이방성 도전성막(anisotropic conductive film, ACF), 용접(welding) 또는 다른 유사한 수단에 의해 중앙 배선(205)에 전기적으로 연결될 수 있다. 4, a cross-sectional view of a die and a flexible circuit board mounted on a flexible circuit board in a COF packaging according to a preferred embodiment of the present invention is shown. The insulating film 210 includes an inner lead 201 and an outer lead 202, and the inner lead 201 is closer to the center of the insulating film 201 than the outer lead 202. Die 250 on inner lid 201 having a downwardly active surface is connected to inner lid 201 by bumps 251, 255. The center wiring 205 disposed on the insulating film 210 is located under the die 250 and on the side of the inner lead 201 near the center region. The bump 251 is electrically connected to the inner lead 201, and the bump 255 is electrically connected to the central wiring 205 by an anisotropic conductive film (ACF), welding or other similar means. Can be connected.

도 4를 참조하면, 중앙 배선(205)은 다이(250)의 상부 금속층(top metal layer)으로 사용될 수 있다. 상부 금속층을 사용하여 칩 상의 회로 레이아웃에 더 넓은 공간을 이용할 수 있기 때문에 밀집 회로로 인해 발생되는 회로 단절 또는 기생 인턱턴스 문제를 해결할 수 있다. Referring to FIG. 4, the central wiring 205 may be used as a top metal layer of the die 250. By using the upper metal layer, more space is available for the circuit layout on the chip, which solves the problem of circuit breakdown or parasitic inductance caused by dense circuitry.

또한, 칩 상의 구성 요소(부품)의 수가 급격하게 증가하였기 때문에 전력은 하나의 패드에 의해 다수의 소자(device)에 종래와 같이 공급되었다. 그러나 전력 공급은 패드 크기의 제한으로 인해 부족하기 때문에 소자는 정상적으로 동작할 수 없다. 본 발명에 따르면, 범프(255)와 중앙 배선(205)은 이러한 문제를 해결하기 위하여 전력 전송에 사용될 수 있다. 전력 전송 애플리케이션에 더 해, 범프(255)와 중앙 배선(205)은 신호 전송에 사용될 수 있다. In addition, since the number of components (components) on the chip has increased drastically, power has been conventionally supplied to a plurality of devices by one pad. However, the power supply is lacking due to pad size limitations, so the device cannot operate normally. According to the present invention, the bump 255 and the central wiring 205 can be used for power transmission to solve this problem. In addition to power transfer applications, bumps 255 and center wiring 205 may be used for signal transmission.

결론적으로, 본 발명은 칩 크기를 증가시키지 않고 회로 레이아웃 문제를 해결하기 위한 단순화된 칩 패키를 제공하므로 액정 패널의 질을 향상시킨다.In conclusion, the present invention provides a simplified chip package for solving the circuit layout problem without increasing the chip size, thereby improving the quality of the liquid crystal panel.

본 발명은 바람직한 실시예의 관점에서 그리고 예로서 설명하였지만 본 발명은 이것으로 한정되지 않음을 이해하여야 한다. 오히려 본 발명은 다양한 변형과 유사한 배치 및 절차를 포함하도록 의도되며, 따라서 첨부된 특허청구범위의 기술적 범위는 모든 변형과 유사한 배치 및 절차를 포함하도록 최대한 넓은 해석을 허용하여야 한다. While the invention has been described in terms of examples and by way of example, it is to be understood that the invention is not so limited. Rather, the invention is intended to cover various modifications and similar arrangements and procedures, and therefore the technical scope of the appended claims should allow for the broadest possible interpretation to cover all such variations and arrangements.

이상에서 설명한 바와 같이 본 발명에 따르면 탑재되는 칩에 더 넓은 라우팅 공간을 제공할 수 있는 개선된 패키지 구성을 제공할 수 있다.As described above, according to the present invention, it is possible to provide an improved package configuration capable of providing a wider routing space to a mounted chip.

Claims

A die having a first surface comprising a peripheral area and a central area, the first surface having a plurality of bumps disposed on the peripheral area and the central area,

A flexible circuit board having a second surface facing the first surface and having a plurality of leads electrically connected to the bumps disposed on the peripheral area of the first surface and disposed in the peripheral area of the second surface , And

A wiring disposed on a central region of the second surface of the flexible circuit board and electrically connecting bumps disposed in the central region of the first surface.

Including;

The wiring and the lead is a chip package, characterized in that formed on the flexible circuit board at the same time.

Chip package.

In claim 1,

The wiring is a chip package, characterized in that the copper foil (copper foil).

In claim 1,

And the wiring is used for power transmission.

In claim 1,

And the wiring is used for signal transmission.

In claim 1,

And the first surface of the die faces the flexible circuit board.

In claim 1,

And the wiring is electrically connected to one of the leads.

In claim 1,

The chip package is a chip package, characterized in that the chip-on-film (COF) package.

An insulating film having a surface facing a plurality of bumps disposed on the surface of the die,

A plurality of leads disposed in a peripheral region of the surface of the insulating film, and

A wiring disposed in a central region of the surface of the insulating film to electrically connect one or more bumps disposed on the surface of the die;

Flexible circuit board for a chip package comprising a.

In claim 8,

Said wiring is copper foil, The flexible circuit board for chip packages characterized by the above-mentioned.

In claim 8,

And the wiring is used for power transmission.

In claim 8,

And said wiring is used for signal transmission.

In claim 8,

And the wiring is connected to one of the leads.

A plurality of first bumps having a first surface, wherein a plurality of first bumps are disposed on at least one region of the peripheral region of the first surface, and a plurality of first bumps on the region of the first surface apart from the region of the peripheral region of the first surface A die in which the second bumps are disposed, and

A flexible circuit board having a second surface facing the first surface, a plurality of leads disposed on a peripheral region of the second surface, and one or more conducting elements disposed on a central region of the second surface;

Including;

The lead electrically connects the plurality of first bumps,

The conductive element electrically connects the plurality of second bumps,

And the conductive element and the lead are formed simultaneously on the second surface.

In claim 13,

And the conductive element is connected to at least one lead.

In claim 13,

The conductive package is a chip package, characterized in that the sheet (sheet shape).

In claim 13,

The flexible circuit board further comprises an insulating layer disposed under the conductive element and the lead.

delete