[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100640580B1 - 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법 - Google Patents

측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100640580B1
KR100640580B1 KR1020040041855A KR20040041855A KR100640580B1 KR 100640580 B1 KR100640580 B1 KR 100640580B1 KR 1020040041855 A KR1020040041855 A KR 1020040041855A KR 20040041855 A KR20040041855 A KR 20040041855A KR 100640580 B1 KR100640580 B1 KR 100640580B1
Authority
KR
South Korea
Prior art keywords
pcb
substrate
pcb substrate
semiconductor chip
encapsulant
Prior art date
Application number
KR1020040041855A
Other languages
English (en)
Other versions
KR20050116705A (ko
Inventor
유철준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040041855A priority Critical patent/KR100640580B1/ko
Priority to US11/029,566 priority patent/US20050269715A1/en
Priority to JP2005168762A priority patent/JP2005354068A/ja
Publication of KR20050116705A publication Critical patent/KR20050116705A/ko
Application granted granted Critical
Publication of KR100640580B1 publication Critical patent/KR100640580B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 패키지는 PCB 기판 상에 표면을 하향하여 실장되는 반도체 칩과, 상기 반도체 칩과 상기 PCB 기판을 전기적으로 연결하는 본딩 와이어와, 상기 반도체 칩의 배면, 상기 PCB 기판의 측면 및 상기 PCB 기판의 하면 가장 자리 부분에 형성되어 상기 PCB 기판의 측면을 충분히 감싸 밀봉하는 봉지재와, 상기 PCB 기판의 하면에 부착되는 솔더볼을 포함하여 이루어진다. 이에 따라, 본 발명의 반도체 패키지는 PCB 기판의 측면이 노출되지 않아 봉지재와 PCB 기판이 분리되는 박리 현상을 방지할 수 있고, 반도체 칩으로 습기가 침투하는 흡습 경로를 차단할 수 있다.

Description

측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법{Semiconductor package covered with a encapsulant in a side portion and method of manufacturing the same}
도 1은 종래의 BOC(Board on chip) 반도체 패키지의 단면도이다.
도 2는 도 1의 BOC 반도체 패키지의 측면 확대도이다.
도 3은 본 발명의 제1 실시예에 의한 BOC 반도체 패키지의 단면도이다.
도 4는 도 3의 BOC 반도체 패키지의 측면 확대도이다.
도 5는 본 발명의 제2 실시예에 의한 반도체 패키지의 단면도이다.
도 6은 도 5의 반도체 패키지의 측면 확대도이다.
도 7 및 도 8은 본 발명에 의한 PCB 매트릭스(matrix) 기판의 하면을 도시한 평면도이다.
도 9는 도 7의 하나의 PCB 기판의 하면을 확대하여 도시한 확대도이다.
도 10 및 도 11은 본 발명에 의한 몰드 및 이를 이용하여 몰딩하는 과정을 설명하기 위한 도면들이다.
도 12는 본 발명에 의해 반도체 패키지를 제조하는 방법을 설명하기 위한 흐름도이다.
도 13 및 도 14는 본 발명에 의한 반도체 패키지의 절단 공정을 설명하기 위한 단면도이다.
본 발명은 반도체 패키지 및 그 제조방법에 관한 것이다.
오늘날 전자 제품의 추세는 더욱 경량화, 소형화, 고속화 및 다기능화되고, 높은 신뢰성을 갖게 전자 제품을 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술중 하나가 바로 반도체 패키지 기술이다. 이에 따라, BOC(Board on chip) 반도체 패키지가 개발되었다.
도 1은 종래의 BOC(Board on chip) 반도체 패키지의 단면도이고, 도 2는 도 1의 BOC 반도체 패키지의 측면 확대도이다.
구체적으로, 종래의 BOC 반도체 패키지는 중앙에 윈도우(개구부, 101)를 형성한 PCB 기판(103)을 이용한다. 상기 PCB 기판(103)에는 표면을 하향으로(face down) 하여 반도체 칩(105)이 부착되며, 상기 반도체 칩(105)의 중앙부에 형성된 패드(미도시)와 상기 PCB 기판(103)은 상기 윈도우(101)를 통하는 본딩 와이어(107)를 이용하여 연결한다. 그리고, 상기 PCB 기판(103)에 형성된 윈도우(101)를 매몰하고, 상기 PCB 기판(103) 및 반도체 칩(105) 상부에는 EMC(epoxy molding compound)와 같은 봉지재(109)로 몰딩(밀봉)되어 있다. 상기 PCB 기판(103)의 하면에는 솔더볼(111)이 형성되어 있다. 도 2에서, 참조번호 113은 접착제를 나타낸다.
그런데, 종래의 BOC 반도체 패키지는 PCB 기판(103)의 측면이 노출되는 구조이기 때문에 반도체 칩(105)의 가장자리에서 외관까지의 이격 거리(a)가 충분하게 확보되지 않는다. 이에 따라, 종래의 BOC 반도체 패키지는 봉지재(109)와 PCB 기판(103)의 접착면이 충분하게 확보되지 않아 도 2의 참조번호 "115"로 표시한 바와 같이 봉지재(109)와 PCB 기판(103)이 분리되는 박리 현상이 발생한다.
또한, 상기 종래의 BOC 반도체 패키지는 반도체 칩(105)의 가장자리에서 외관까지의 이격 거리(a)가 충분하게 확보되지 않기 때문에 상기 반도체 칩(105)으로 침투하는 습기의 흡습 경로가 짧아 신뢰성이 낮아지게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 봉지재와 PCB 기판이 분리되는 박리 현상을 방지하고, 상기 흡습 경로를 차단할 수 있는 반도체 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 봉지재와 PCB 기판이 분리되는 박리 현상을 방지하고, 상기 흡습 경로를 차단할 수 있는 반도체 패키지의 제조 방법을 제공하는 데 있다.
삭제
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 반도체 패키지는 PCB 기판 상에 표면을 하향하여 실장되는 반도체 칩과, 상기 반도체 칩과 상기 PCB 기판을 전기적으로 연결하는 본딩 와이어와, 상기 반도체 칩의 배면, 상기 PCB 기판의 측면 및 상기 PCB 기판의 하면 가장 자리 부분에 형성되어 상기 PCB 기판의 측면을 충분히 감싸 밀봉하는 봉지재와, 상기 PCB 기판의 하면에 부착되는 솔더볼을 포함하여 이루어진다.
본 발명의 다른 예에 의한 반도체 패키지는 중앙부에 윈도우를 갖는 PCB 기판과, 상기 PCB 기판 상에서 표면을 하향하여 실장되는 반도체 칩과, 상기 윈도우를 통하여 상기 반도체 칩과 상기 PCB 기판을 전기적으로 연결하는 본딩 와이어와, 상기 본딩 와이어가 형성된 PCB 기판의 윈도우에 매몰됨과 아울러 상기 반도체 칩의 배면, 상기 PCB 기판의 측면 및 상기 PCB 기판의 하면 가장 자리 부분에 형성되어 상기 PCB 기판의 측면을 충분히 감싸 밀봉하는 봉지재와, 상기 PCB 기판의 하면에 부착되는 솔더볼을 포함하여 이루어진다.
삭제
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 개별 반도체 패키지로 구획하는 구획 부분에 막대형 관통 게이트가 형성된 PCB 매트릭스 기판 상에, 복수개의 반도체 칩의 표면을 하향하여 실장한다. 상기 반도체 칩과 상기 PCB 매트릭스 기판을 본딩 와이어를 이용하여 전기적으로 연결한다. 상기 PCB 매트릭스 기판의 막대형 관통 게이트에 대응되는 부분에 하부 캐비티가 형성되어 있는 하부 몰드와, 상기 하부 몰드 상에 위치하고 상부 캐비티를 갖는 상부 몰드 사이에 상기 반도체 칩이 실장된 PCB 매트릭스 기판을 장착한다.
상기 하부 캐비티와 상부 캐비티에 봉지재를 주입하되, 상기 봉지재가 상기 반도체 칩의 배면과 상기 PCB 매트릭스 기판을 구성하는 개개 PCB 기판의 하면 가장 자리 부분에 형성되어 상기 개개 PCB 기판의 측면을 충분히 감싸 밀봉한다. 상기 PCB 매트릭스 기판의 하부에 솔더볼을 부착한 후, 상기 PCB 매트릭스 기판의 구획 부분에 형성된 봉지재를 절단하여 개별 반도체 패키지를 완성한다.
삭제
삭제
상기 PCB 매트릭스 기판의 구획 부분에 형성된 봉지재의 표면에는 상기 절단을 용이하게 하여 상기 봉지재의 높이를 줄일 수 있는 홈이 형성되어 있을 수 있다.
이상과 같은 본 발명의 반도체 패키지는 반도체 칩의 가장자리에서 외관까지의 이격 거리를 충분하게 확보하지 않아도 되어 동일한 패키지 크기에서 수용할 수 있는 반도체 칩의 크기를 최대로 증가시킬 수 있다.
또한, 본 발명의 반도체 패키지는 PCB 기판의 측면이 노출되지 않아 봉지재와 PCB 기판이 분리되는 박리 현상을 방지할 수 있고, 반도체 칩으로 습기가 침투하는 흡습 경로를 차단할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 3은 본 발명의 제1 실시예에 의한 BOC 반도체 패키지의 단면도이고, 도 4는 도 3의 BOC 반도체 패키지의 측면 확대도이다.
구체적으로, 본 발명의 제1 실시예에 의한 BOC 반도체 패키지는 중앙에 윈도우(개구부, 201)를 형성한 PCB 기판(203)을 이용한다. 상기 PCB 기판(203)에는 표면을 하향으로 하여 반도체 칩(205)이 부착되며, 상기 반도체 칩(205)의 중앙부에 형성된 패드(미도시)와 상기 PCB 기판(203)은 상기 윈도우(201)를 통하는 본딩 와이어(207)를 이용하여 연결한다.
특히, 본 발명의 제1 실시예에 의한 BOC 패키지는 상기 PCB 기판(203)에 형성된 윈도우(201)를 매몰하고, 상기 반도체 칩(205)과 상기 PCB 기판(203)의 측면을 EMC(epoxy molding compound)와 같은 봉지재(209)로 감싸면서 몰딩(밀봉)되어 있다.
상기 PCB 기판(203)의 윈도우(201)에 매몰되어 형성된 봉지재(209)는 상기 PCB 기판(203)의 하면보다 높게 형성되어 있다. 상기 봉지재(209)는 상기 PCB 기판(203)의 하면 가장 자리 부분에도 형성되어 충분히 상기 PCB 기판을 감싸게 된다. 상기 PCB 기판(203)의 하면에는 솔더볼(211)이 형성되어 있다. 도 4에서, 참조번호 213은 접착제를 나타낸다.
상술한 본 발명의 제1 실시예에 의한 BOC 반도체 패키지는 종래와 다르게 PCB 기판(203)의 측면이 노출되지 않는 구조이기 때문에 반도체 칩(205)의 가장자리에서 외관까지의 이격 거리(b)를 충분하게 확보하지 않아도 된다. 다시 말해, 본 발명의 제1 실시예에 의한 BOC 반도체 패키지의 이격 거리(b)는 종래의 이격 거리(a)보다 작게 할 수 있다. 이렇게 되면, 동일한 패키지 크기에서 수용할 수 있는 반도체 칩(205)의 크기를 최대로 증가시킬 수 있다.
더욱이, 본 발명의 제1 실시예에 의한 BOC 반도체 패키지는 PCB 기판(203)의 측면이 노출되지 않는 구조이기 때문에 종래와 비교하여 봉지재(209)와 PCB 기판(203)이 분리되는 박리 현상을 방지할 수 있고, 반도체 칩(205)으로 습기가 침투하는 흡습 경로를 차단할 수 있다.
도 5는 본 발명의 제2 실시예에 의한 반도체 패키지의 단면도이고, 도 6은 도 5의 반도체 패키지의 측면 확대도이다.
구체적으로, 본 발명의 제2 실시예에 의한 반도체 패키지는 BOC 구조가 아닌 일반적인 패키지인 것을 제외하고는 제1 실시예와 동일하다. 도 5 및 도 6에서, 도 3 및 도 4와 동일한 참조번호는 동일한 부재를 나타낸다.
보다 상세하게, 본 발명의 제2 실시예에 의한 반도체 패키지는 일반적인 PCB 기판(203a)을 이용한다. 상기 PCB 기판(203a)에는 반도체 칩(205)이 부착되며, 상기 반도체 칩(205)의 가장자리부분에 형성된 패드(미도시)와 상기 PCB 기판(203)을 본딩 와이어(207)를 이용하여 연결한다.
특히, 본 발명의 제2 실시예에 의한 패키지는 상기 반도체 칩(205)과 상기 PCB 기판(203)의 측면을 EMC(epoxy molding compound)와 같은 봉지재(209)로 감싸면서 몰딩(밀봉)되어 있다. 상기 봉지재(209)는 상기 PCB 기판(203)의 하면 가장 자리 부분에도 형성되어 충분히 상기 PCB 기판(203a)을 감싸게 된다. 상기 PCB 기판(203a)의 하면에는 솔더볼(211)이 형성되어 있다. 도 2에서, 참조번호 213은 접착제를 나타낸다.
상술한 본 발명의 제2 실시예에 의한 반도체 패키지는 종래와 다르게 PCB 기판(203a)의 측면이 노출되지 않는 구조이기 때문에 종래와 비교하여 봉지재(209)와 PCB 기판(203a)이 분리되는 박리 현상을 방지할 수 있고, 반도체 칩(205)으로 습기가 침투하는 흡습 경로를 차단할 수 있다.
이하에서는, 편의상 본 발명의 제1 실시예에 의한 BOC 반도체 패키지의 제조 방법을 설명한다. 통상적으로, 반도체 패키지는 복수개의 반도체 칩을 PCB 매트릭스 기판에 실장한 후, 금형 공정 및 절단 공정을 거쳐 개별 패키지로 완성한다.
도 7 및 도 8은 본 발명에 의한 PCB 매트릭스(matrix) 기판의 하면을 도시한 평면도이다.
구체적으로, 도 7 및 도 8에 도시한 PCB 매트릭스 기판(230)은 반도체 칩이 실장되는 복수개의 반도체 칩 실장 부분(250)과, 상기 반도체 칩 실장 부분(250)들 사이에 개별 반도체 패키지로 구획할 수 있는 구획 부분(270)으로 나누어져 있다. 상기 구획 부분(270)은 최종 공정에서 절단되어 개별 반도체 패키지를 완성하기 위하여 마련한다.
그런데, 도 7 및 도 8에 도시한 본 발명의 PCB 매트릭스 기판(230)은 상기 구획 부분(270)에 막대형 관통 게이트(290)가 형성되어 있다. 도 7에서는 하나의 개별 반도체 패키지를 구획하는 4개의 구획 부분(270)에 모두다 막대형 관통 게이트(290)가 형성되어 있고, 도 8에서는 하나의 개별 반도체 패키지를 구획하는 4개의 구획 부분(270)중 세로 방향의 2개 부분에만 막대형 관통 게이트(290)가 형성되어 있다. 상기 막대형 관통 게이트(290)는 편의에 따라서 도 7 및 도 8과는 다르게 하나의 개별 반도체 패키지를 구획하는 4개의 구획 부분(270)중 어느 하나 또는 세 개 부분에만 형성할 수도 있다.
반도체 패키지의 제조를 위한 몰딩 공정중 PCB 매트릭스 기판(230)이 몰딩 장치에 장착되면, 상기 막대형 관통 게이트를 통하여 봉지재가 주입되어 상기 반도체 칩과 상기 PCB 기판의 측면을 봉지재로 감싸게 된다. 이에 대해서는 후에 자세하게 설명한다.
도 9는 도 7의 하나의 PCB 기판의 하면을 확대하여 도시한 확대도이다.
구체적으로, 도 9의 PCB 기판의 상면(미도시)에는 도 3에 도시한 바와 같이 표면을 하향으로 하여 반도체 칩(도 3의 205)이 실장된다. 상기 반도체 칩의 실장시 상기 반도체 칩의 중앙에 형성된 패드(미도시)는 상기 PCB 기판의 중앙부에 형성된 윈도우(201)와 대응되게 한다.
앞서 설명한 바와 같이 상기 PCB 기판은 반도체 칩이 실장되는 반도체 칩 실장 부분(250)과, 상기 반도체 칩 실장 부분(250)들 사이에 개별 반도체 패키지로 구획할 수 있는 구획 부분(270)으로 나누어져 있다. 상기 반도체 칩 실장 부분(250)에는 솔더볼이 형성될 위치를 정하는 볼 랜드 영역(251)이 위치하고, 구 획 부분(270)에 막대형 관통 게이트(290) 및 얼라인 마크(291)가 형성되어 있다.
도 10 및 도 11은 본 발명에 의한 몰드 및 이를 이용하여 몰딩하는 과정을 설명하기 위한 도면들이다.
구체적으로, 본 발명에 의한 몰드는 하부 몰드(300)와 상부 몰드(400)로 구성된다. 상기 하부 몰드(300)에는 도 10에 도시한 같은 PCB 매트릭스 기판(230)이 장착된다. 상기 PCB 매트릭스 기판(230)은 앞서 설명한 바와 같이 복수개의 반도체 칩이 실장되고 개별 반도체 패키지로 구획하는 구획 부분에 막대형 관통 게이트(290)가 형성되어 있다.
상기 막대형 관통 게이트(290)는 앞서 설명한 바와 같이 상기 PCB 매트릭스 기판(230)을 개별 반도체 패키지로 구획하는 네개의 구획 부분 모두에 형성되어 있거나, 네개의 구획부분중 어느 하나에만 형성되어 있을 수 있다. 도 10에서는 편의상 도 7과 동일하게 네 개의 구획부분 모두에 막대형 관통 게이트(290)가 형성되어 있는 것을 이용하였다.
상기 PCB 매트릭스 기판의 막대형 관통 게이트(290)에 대응되는 부분에 봉지재가 주입되는 하부 몰드(300)의 하부 캐비티(302)가 형성되어 있다. 상기 하부 캐비티(302)는 도 10과 같이 상기 PCB 매트릭스 기판(2030)을 구성하는 개개 PCB 기판의 중앙 부분에 윈도우(도 9의 201)가 형성될 경우 상기 윈도우에 대응되는 부분의 상기 하부 몰드(300)에는 하부 캐비티가 형성된다.
상기 막대형 관통 게이트(290)를 구비하는 PCB 매트릭스 기판(230)이 실장된 하부 몰드(300) 상에는 상부 몰드(400)가 위치한다. 상기 상부 몰드(400)에는 봉지재(209)를 주입할 수 있는 상부 캐비티(402)가 형성되어 있다. 상기 봉지재(209)는 도 12의 좌측에서 주입되어 우측 방향으로 주입되면서 하부 캐비티(302) 및 상부 캐비티(402)에 채워진다. 이와 관련하여 도 11은 도 10의 PCB 매트릭스 기판이 장착된 상태에서 도 10의 a-a'라인 방향에 따라 자른 단면도이다. 도 10에 보듯이 a-a' 방향에 따라 봉지재(209)가 채워지게 된다.
도 12는 본 발명에 의해 반도체 패키지를 제조하는 방법을 설명하기 위한 흐름도이고, 도 13 및 도 14는 본 발명에 의한 반도체 패키지의 절단 공정을 설명하기 위한 단면도이다.
구체적으로, 도 7 내지 도 9에 도시한 바와 같이, 개별 반도체 패키지로 구획하는 구획 부분에 막대형 관통 게이트가 형성된 PCB 매트릭스 기판을 준비한다. 상기 PCB 매트릭스 기판의 반도체 칩 실장 부분에 복수개의 반도체 칩을 실장한다(스텝 510).
상기 반도체 칩과 상기 PCB 매트릭스 기판을 본딩 와이어를 이용하여 전기적으로 연결한다. 상기 반도체 칩과 상기 PCB 매트릭스 기판을 본딩 와이어를 연결할 때, 도 3과 같은 BOC 구조일 경우에는 PCB 기판의 중앙부에 형성된 윈도우를 통하여 연결하나, 그렇게 않은 도 5의 경우에는 바로 연결한다(스텝 530).
계속하여, 도 10 및 도 11에서 설명한 바와 같이 상기 PCB 매트릭스 기판에 실장된 반도체 칩을 몰딩한다. 상기 몰딩 공정은 상기 PCB 매트릭스 기판의 막대형 관통 게이트에 대응되는 부분에 하부 캐비티가 형성되어 있는 하부 몰드와, 상기 하부 몰드 상에 위치하고 상부 캐비티를 갖는 상부 몰드 사이에 상기 반도체 칩이 실장된 PCB 매트릭스 기판을 장착한다(스텝 550). 이어서, 상기 하부 캐비티와 상부 캐비티에 봉지재를 주입하여 상기 반도체 칩과 상기 PCB 매트릭스 기판을 구성하는 개개 PCB 기판의 하면 가장 자리 부분에 형성되어 상기 개개 PCB 기판의 측면을 충분히 감싸 밀봉한다 (스텝 570).
다음에, 상기 PCB 매트릭스 기판의 하면에 솔더볼을 부착한다. 상기 솔더볼은 도 9에 도시한 바와 같이 볼 랜드 영역(251)에 솔더볼을 부착한다(스텝 590).
다음에, 도 13 및 도 14에 도시한 바와 같이 상기 PCB 매트릭스 기판의 구획 부분에 형성된 봉지재를 참조번호 600으로 표시한 바와 같이 절단하여 PCB 기판 상에 형성되는 개별 반도체 패키지가 완성된다.
특히, 상기 PCB 매트릭스 기판을 절단할 때 봉지재를 절단하기 때문에 상기 절단 공정은 완성된 개별 패키지는 PCB 기판의 측면이 봉지재로 밀봉되어 노출되지 않게 된다. 도 14에서는 상기 PCB 매트릭스 기판의 구획 부분에 형성된 봉지재의 상기 절단을 용이하게 하여 상기 봉지재의 높이를 줄일 수 있는 홈(602)이 형성되어 있다(스텝 610).
상술한 바와 같이 본 발명의 반도체 패키지는 PCB 기판의 측면이 노출되지 않는 구조이다. 이에 따라, 본 발명의 반도체 패키지는 반도체 칩의 가장자리에서 외관까지의 이격 거리를 충분하게 확보하지 않아도 되어 동일한 패키지 크기에서 수용할 수 있는 반도체 칩의 크기를 최대로 증가시킬 수 있다.
본 발명의 반도체 패키지는 PCB 기판의 측면이 노출되지 않아 봉지재와 PCB 기판이 분리되는 박리 현상을 방지할 수 있고, 반도체 칩으로 습기가 침투하는 흡습 경로를 차단할 수 있다.
또한, 본 발명의 반도체 패키지의 제조시에는 구획부분에 막대형 관통 게이트가 형성된 PCB 매트릭스 기판을 준비하고, 상기 PCB 매트릭스 기판을 상하부 몰드 사이에 장착하여 몰딩하고 봉지재를 절단함으로써 PCB 기판의 측면을 노출시키지 않게 할 수 있다.

Claims (13)

  1. PCB 기판 상에 표면을 하향하여 실장되는 반도체 칩;
    상기 반도체 칩과 상기 PCB 기판을 전기적으로 연결하는 본딩 와이어;
    상기 반도체 칩의 배면, 상기 PCB 기판의 측면 및 상기 PCB 기판의 하면 가장 자리 부분에 형성되어 상기 PCB 기판의 측면을 충분히 감싸 밀봉하는 봉지재; 및
    상기 PCB 기판의 하면에 부착되는 솔더볼을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지.
  2. 삭제
  3. 중앙부에 윈도우를 갖는 PCB 기판;
    상기 PCB 기판 상에서 표면을 하향하여 실장되는 반도체 칩;
    상기 윈도우를 통하여 상기 반도체 칩과 상기 PCB 기판을 전기적으로 연결하는 본딩 와이어;
    상기 본딩 와이어가 형성된 PCB 기판의 윈도우에 매몰됨과 아울러 상기 반도체 칩의 배면, 상기 PCB 기판의 측면 및 상기 PCB 기판의 하면 가장 자리 부분에 형성되어 상기 PCB 기판의 측면을 충분히 감싸 밀봉하는 봉지재; 및
    상기 PCB 기판의 하면에 부착되는 솔더볼을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지.
  4. 제3항에 있어서, 상기 PCB 기판의 윈도우에 매몰되어 형성된 봉지재는 상기 PCB 기판의 하면보다 높게 형성되어 있는 것을 특징으로 하는 반도체 패키지.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 개별 반도체 패키지로 구획하는 구획 부분에 막대형 관통 게이트가 형성된 PCB 매트릭스 기판 상에, 복수개의 반도체 칩의 표면을 하향하여 실장하는 단계;
    상기 반도체 칩과 상기 PCB 매트릭스 기판을 본딩 와이어를 이용하여 전기적으로 연결하는 단계;
    상기 PCB 매트릭스 기판의 막대형 관통 게이트에 대응되는 부분에 하부 캐비티가 형성되어 있는 하부 몰드와, 상기 하부 몰드 상에 위치하고 상부 캐비티를 갖는 상부 몰드 사이에 상기 반도체 칩이 실장된 PCB 매트릭스 기판을 장착하는 단계;
    상기 하부 캐비티와 상부 캐비티에 봉지재를 주입하되, 상기 봉지재가 상기 반도체 칩의 배면과 상기 PCB 매트릭스 기판을 구성하는 개개 PCB 기판의 하면 가장 자리 부분에 형성되어 상기 개개 PCB 기판의 측면을 충분히 감싸 밀봉하는 단계;
    상기 PCB 매트릭스 기판의 하부에 솔더볼을 부착하는 단계; 및
    상기 PCB 매트릭스 기판의 구획 부분에 형성된 봉지재를 절단하여 개별 반도체 패키지를 완성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  11. 제10항에 있어서, 상기 개별 반도체 패키지를 구성하는 PCB 매트릭스 기판의 중앙 부분에는 윈도우가 형성되어 있고, 상기 윈도우를 통하여 상기 반도체 칩과 상기 PCB 매트릭스 기판을 본딩 와이어로 연결하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  12. 제10항에 있어서, 상기 PCB 매트릭스 기판의 구획 부분에 형성된 봉지재의 표면에는 상기 절단을 용이하게 하여 상기 봉지재의 높이를 줄일 수 있는 홈이 형성되어 있는 것을 특징으로 하는 반도체 패키지의 제조방법.
  13. 삭제
KR1020040041855A 2004-06-08 2004-06-08 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법 KR100640580B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040041855A KR100640580B1 (ko) 2004-06-08 2004-06-08 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법
US11/029,566 US20050269715A1 (en) 2004-06-08 2005-01-06 Semiconductor package, mold used in manufacturing the same, and method for manufacturing the same
JP2005168762A JP2005354068A (ja) 2004-06-08 2005-06-08 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041855A KR100640580B1 (ko) 2004-06-08 2004-06-08 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050116705A KR20050116705A (ko) 2005-12-13
KR100640580B1 true KR100640580B1 (ko) 2006-10-31

Family

ID=35446796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041855A KR100640580B1 (ko) 2004-06-08 2004-06-08 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법

Country Status (3)

Country Link
US (1) US20050269715A1 (ko)
JP (1) JP2005354068A (ko)
KR (1) KR100640580B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
WO2007028109A2 (en) 2005-09-02 2007-03-08 Metaram, Inc. Methods and apparatus of stacking drams
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
JP5543058B2 (ja) * 2007-08-06 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
US8962439B2 (en) 2011-04-11 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell
US8653623B2 (en) 2011-04-11 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. One-time programmable devices and methods of forming the same
US20130075892A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Three Dimensional Integrated Circuit Fabrication
US9496195B2 (en) * 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070993A (ko) * 1997-02-03 1998-10-26 가네꼬히사시 반도체 장치 실장 구조 및 반도체 장치 실장 방법
KR20020007175A (ko) * 2000-07-17 2002-01-26 니시가키 코지 반도체 장치 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
SG87769A1 (en) * 1998-09-29 2002-04-16 Texas Instr Singapore Pte Ltd Direct attachment of semiconductor chip to organic substrate
US6772510B1 (en) * 2000-08-22 2004-08-10 David J. Corisis Mapable tape apply for LOC and BOC packages
US6385049B1 (en) * 2001-07-05 2002-05-07 Walsin Advanced Electronics Ltd Multi-board BGA package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070993A (ko) * 1997-02-03 1998-10-26 가네꼬히사시 반도체 장치 실장 구조 및 반도체 장치 실장 방법
KR20020007175A (ko) * 2000-07-17 2002-01-26 니시가키 코지 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2005354068A (ja) 2005-12-22
KR20050116705A (ko) 2005-12-13
US20050269715A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
KR100640580B1 (ko) 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법
JP3859318B2 (ja) 電子回路のパッケージ方法
US7410836B2 (en) Method for fabricating a photosensitive semiconductor package
US20070164407A1 (en) Double encapsulated semiconductor package and manufacturing method thereof
US6838754B2 (en) Multi-chip package
US6767767B2 (en) Method of manufacturing a semiconductor device in which a block molding package utilizes air vents in a substrate
US6734571B2 (en) Semiconductor assembly encapsulation mold
KR101172527B1 (ko) 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
US7723157B2 (en) Method for cutting and molding in small windows to fabricate semiconductor packages
US7378301B2 (en) Method for molding a small form factor digital memory card
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
JP2007019394A (ja) 半導体パッケージの製造方法及びこの製造方法により形成された半導体パッケージ
US20080057622A1 (en) Map type semiconductor package
US20040178483A1 (en) Method of packaging a quad flat no-lead semiconductor and a quad flat no-lead semiconductor
US9905491B1 (en) Interposer substrate designs for semiconductor packages
US20080119012A1 (en) Mold array process for chip encapsulation and substrate strip utilized
US6885088B2 (en) Flat leadframe for a semiconductor package
US20080150103A1 (en) Multi-Die Ic Package and Manufacturing Method
US7763961B2 (en) Hybrid stacking package system
US20060284340A1 (en) Method for preventing the overflowing of molding compound during fabricating package device
KR20050106665A (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
KR100970215B1 (ko) Ｆｂｇａ 패키지 제조용 금형
JP2007095964A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee