[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100640048B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100640048B1
KR100640048B1 KR1019990058740A KR19990058740A KR100640048B1 KR 100640048 B1 KR100640048 B1 KR 100640048B1 KR 1019990058740 A KR1019990058740 A KR 1019990058740A KR 19990058740 A KR19990058740 A KR 19990058740A KR 100640048 B1 KR100640048 B1 KR 100640048B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
gate line
data line
liquid crystal
Prior art date
Application number
KR1019990058740A
Other languages
English (en)
Other versions
KR20010057017A (ko
Inventor
박성일
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990058740A priority Critical patent/KR100640048B1/ko
Publication of KR20010057017A publication Critical patent/KR20010057017A/ko
Application granted granted Critical
Publication of KR100640048B1 publication Critical patent/KR100640048B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로서 제 1 투명기판 상에 형성되며 게이트전극과 전기적으로 연결된 N개의 게이트라인과, 상기 제 1 투명기판 상에 상기 게이트라인을 덮도록 형성된 게이트절연층과, 상기 게이트절연층 상에 드레인전극과 전기적으로 연결되게 상기 게이트라인과 교차되게 형성되어 N×M개의 화소영역을 한정하는 M개의 데이터라인과, 상기 데이터라인을 덮도록 형성된 패시베이션층과, 상기 게이트전극을 중심으로 상기 드레인전극과 대응되게 형성되는 소오스전극과 접촉홀을 통해 연결되게 형성된 화소전극과, 상기 제 1 투명기판 상의 상기 게이트라인과 동일한 평면 상에 상기 데이터라인 양측의 소정 부분과 중첩되며 상기 게이트라인과 전기적으로 절연되게 형성된 차광패턴을 포함한다.
따라서 본 발명에 따른 액정표시장치는 게이트라인과 함께 형성된 차광패턴에 의해 화소전극들의 간격을 증가시켜 데이터라인이 중첩되지 않도록 하므로써 기생 용량을 감소하며 인접하는 화소전극 사이의 단락의 발생을 방지하며, 또한, 차광패턴에 의해 블랙매트릭스의 폭을 감소시키므로 상판과 하판의 합착 오정렬에 의한 광 투과율이 감소와 인접하는 화소전극 사이의 간격 증가에 의한 빛샘 현상을 방지할 수 있다.

Description

액정표시장치 및 그의 제조방법{Liquid Crystal Display Device and Method of Fabricating the Same}
도 1은 종래 기술에 따른 액정표시장치의 하판의 평면도
도 2는 종래 기술에 따른 액정표시장치의 상판의 평면도
도 3은 도 1의 하판과 도 2의 상판을 합착한 종래 기술에 따른 액정표시장치의 평면도
도 4는 도 3을 A-A선으로 자른 단면도
도 5는 본 발명에 따른 액정표시장치의 하판의 평면도
도 6은 본 발명에 따른 액정표시장치의 상판의 평면도
도 7은 도 5의 하판과 도 6의 상판을 합착한 본 발명에 따른 액정표시장치의 평면도
도 8은 도 7을 B-B선으로 자른 단면도
도 9a 내지 9d는 본 발명에 따른 액정표시장치의 제조공정도
<도면의 주요 부분에 대한 부호의 설명>
31 : 제 1 투명기판 33 : 게이트라인
35 : 게이트전극 36 : 차광패턴
37 : 게이트절연층 39 : 데이터라인
41, 43 : 소오스 및 드레인전극
45 : 패시베이션층 47 : 화소전극
49 : 접촉홀 51 : 제 2 투명기판
53 : 블랙매트릭스 55 : 칼라필터
57 : 공간 59 : 액정
본 발명은 액정표시장치(Liquid Crystal Display : LCD) 및 그의 제조방법에 관한 것으로서, 특히, 고개구율의 하판의 빛샘을 감소하는 액정표시장치 및 그의 제조방법에 관한 것이다.
액정표시장치는 박막트랜지스터(Thin Film Transistor)로 이루어진 구동소자인 스위칭 소자와 화소(pixel) 전극이 형성된 하판과 칼라필터가 형성된 상판 사이에 주입된 액정으로 이루어진다.
화소 전극은 스위칭소자인 박막트랜지스터와 연결되어 단위 화소를 구성하는 것으로 N×M(여기서, N 및 M은 자연수)개가 매트릭스(matric) 상태로 종횡으로 배열되어 있다. 상기에서 화소전극은 박막트랜지스터에 의해 구동되어 입사되는 빛을 투과하거나 반사하는 액정을 제어한다.
도 1은 종래 기술에 따른 액정표시장치의 하판의 평면도이고, 도 2는 종래 기술에 따른 액정표시장치의 상판의 평면도이다.
상기에서 하판은 제 1 투명기판(1) 상에 N개의 게이트라인(3)과 M개의 데이터라인(9)이 교차되게 형성되어 N×M개의 화소영역을 한정한다. 상기에서 게이트라인(3)과 데이터라인(9)은 금속으로 형성되며 게이트절연층(도시되지 않음)에 의해 전기적으로 절연된다. N×M개의 화소영역 내에 N×M개의 화소가 형성되는 데, 이 화소는 게이트라인(3) 및 데이터라인(9)에 전기적으로 연결되게 형성된 스위칭소자인 박막트랜지스터(Thin Film Transistor)에 의해 구동된다.
박막트랜지스터는 게이트전극(5)과, 소오스 및 드레인전극(11)(13)과, 반도체층(도시되지 않음)과 오믹접촉층(도시되지 않음)으로 형성된다. 상기에서 게이트전극(5)은 게이트라인(3)과 연결되게 형성되는 데, 이 게이트전극(5)의 상부에 게이트절연층(도시되지 않음)을 개재시켜 활성층(도시되지 않음)이 형성된다. 소오스전극(11)은 데이터라인(9)과 연결되고, 게이트전극(5)을 사이에 두고 소오스전극(11)과 대응되게 드레인전극(13)이 형성되는 데, 소오스 및 드레인전극(11)(13)은 오믹접촉층(도시되지 않음)을 개재시켜 활성층의 양측과 중첩되게 형성된다.
상술한 구조 상에 박막트랜지스터 상부를 덮도록 패시베이션층(passivation layer : 도시되지 않음)이 형성되며, 이 패시베이션층 상의 화소영역에 화소전극(17)이 형성되어 있다. 상기에서 패시베이션층은 질화실리콘 등의 무기 유 전물질로 형성된다.
화소전극(17)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화막(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 등의 투명한 전도성물질로 형성되는 것으로 접촉홀(19)을 통해 소오스전극(11)과 연결된다. 상기에서 화소전극(17)은 하판의 개구율을 증가시켜 고개구율을 달성하기 위해 데이터라인(9)과 중첩되게 형성된다.
또한, 도 2에 도시된 액정표시장치의 상판은 제 2 투명기판(21) 상에 소정 색의 빛만을 투과시키는 다수 개의 칼라필터(25)와 빛의 투과를 차단하는 블랙매트릭스(23)가 형성된다. 상기에서 칼라필터(25)는 하판의 화소영역과 대응되게 형성되며, 블랙매트릭스(23)는 화소영역 이외의 영역과 대응되게 형성된다.
도 3은 도 1의 하판과 도 2의 상판을 합착한 종래 기술에 따른 액정표시장치의 평면도이고, 도 4는 도 3을 A-A선으로 자른 단면도이다.
상기에서 하판 및 상판을 합착한 액정표시장치는 도 4에 도시된 바와 같이 하판과 상판 사이에 공간(27)이 형성되며, 이 공간(27)에 액정(29)이 주입된다. 액정(29)은 화소전극(17)에 의해 제어되어 투과되는 광의 양을 조절한다. 그러므로, 각각의 화소에 대응하는 칼라필터(25)는 소정 색의 광을 통과시킨다.
상술한 구조의 액정표시장치는 상판의 블랙매트릭스(23)가 하판의 화소전극(17)의 간격 보다 넓어 소정 폭이 중첩되게 형성되어 빛샘을 방지한다.
그러나, 상술한 종래 기술에 따른 액정표시장치는 개구율을 증가시키기 위해 화소전극을 데이터라인과 중첩시켜 형성하나 화소전극과 데이터라인 사이에 기생 용량이 발생될 뿐만 아니라 인접하는 화소전극 사이의 간격의 감소로 인한 단락이 발생되는 문제점이 있었다. 그리고, 상판과 하판을 합착할 때 오정렬되면 화소의 개구율이 감소되어 광 투과율이 감소되며, 또한, 인접하는 화소전극 사이의 간격의 증가로 인해 상판의 블랙매트릭스와 중첩되는 폭이 변화되어 빛샘 현상이 나타나기 쉬운 문제점이 있었다.
따라서, 본 발명의 목적은 화소전극과 데이터라인 사이에 기생 용량이 발생과 인접하는 화소전극 사이의 단락의 발생을 방지하는 액정표시장치를 제공하는 데 있다.
본 발명의 다른 목적은 상판과 하판의 합착 오정렬에 의한 광 투과율이 감소와 인접하는 화소전극 사이의 간격 증가에 의한 빛샘 현상을 방지할 수 있는 액정표시장치를 제공하는 데 있다.
본 발명의 또 다른 목적은 화소전극과 데이터라인 사이에 기생 용량이 발생과 인접하는 화소전극 사이의 단락의 발생을 방지하는 액정표시장치의 제조방법을 제공하는 데 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 액정표시장치는 제 1 투명기판 상에 형성되며 게이트전극과 전기적으로 연결된 N개의 게이트라인과, 상기 제 1 투 명기판 상에 상기 게이트라인을 덮도록 형성된 게이트절연층과, 상기 게이트절연층 상에 드레인전극과 전기적으로 연결되게 상기 게이트라인과 교차되게 형성되어 N×M개의 화소영역을 한정하는 M개의 데이터라인과, 상기 데이터라인을 덮도록 형성된 패시베이션층과, 상기 게이트전극을 중심으로 상기 드레인전극과 대응되게 형성되는 소오스전극과 접촉홀을 통해 연결되게 형성된 화소전극과, 상기 제 1 투명기판 상의 상기 게이트라인과 동일한 평면 상에 상기 데이터라인 양측의 소정 부분과 중첩되며 상기 게이트라인과 전기적으로 절연되게 형성된 차광패턴을 포함한다.
상기 또 다른 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 제 1 투명기판 상에 게이트라인과 게이트전극을 형성하면서 상기 게이트라인과 수직되면서 접촉되지 않도록 차광패턴을 형성하는 공정과, 상기 제 1 투명기판 상에 상기 게이트라인, 게이트전극 및 차광패턴을 덮도록 게이트절연층을 형성하는 공정과, 상기 게이트절연층 상에 상기 게이트라인과 수직되며 양측 끝단이 상기 차광패턴과 중첩되는 데이터라인과 함께 소오스 및 드레인전극을 형성하는 공정과, 상기 게이트절연층 상에 상기 데이터라인, 소오스 및 드레인전극을 덮도록 패시베이션층을 형성하는 공정과, 상기 패시베이션층 상에 상기 소오스전극과 전기적으로 연결되는 화소전극을 형성하여 하판의 제조를 완료하는 것을 포함한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 5는 본 발명에 따른 액정표시장치의 하판의 평면도이고, 도 6은 본 발명 에 따른 액정표시장치의 상판의 평면도이다.
상기에서 하판은 제 1 투명기판(31) 상에 N개의 게이트라인(33)과 M개의 데이터라인(39)이 교차되게 형성되어 N×M개의 화소영역을 한정한다. 상기에서 게이트라인(33)과 데이터라인(39)은 금속으로 형성되며 게이트절연층(도시되지 않음)에 의해 전기적으로 절연된다. 게이트라인(33)과 동일한 평면 상에 동일한 물질 및 공정에 의한 차광패턴(36)이 형성된다. 상기에서 차광패턴(36)은 데이터라인(39)의 양측의 소정 부분과 중첩되게 형성되는 것으로 게이트라인(33)과 전기적으로 절연되도록 분리되게 형성된다.
N×M개의 화소영역 내에 N×M개의 화소가 형성되는 데, 이 화소는 게이트라인(33) 및 데이터라인(39)에 전기적으로 연결되게 형성된 스위칭소자인 박막트랜지스터(Thin Film Transistor)에 의해 구동된다.
박막트랜지스터는 게이트전극(35)과, 소오스 및 드레인전극(31)(33)과, 반도체층(도시되지 않음)과 오믹접촉층(도시되지 않음)으로 형성된다. 상기에서 게이트전극(35)은 게이트라인(33)과 연결되게 형성되는 데, 이 게이트전극(35)의 상부에 게이트절연층(도시되지 않음)을 개재시켜 활성층(도시되지 않음)이 형성된다. 소오스전극(41)은 데이터라인(39)과 연결되고, 게이트전극(35)을 사이에 두고 소오스전극(41)과 대응되게 드레인전극(43)이 형성되는 데, 소오스 및 드레인전극(41)(43)은 오믹접촉층(도시되지 않음)을 개재시켜 활성층의 양측과 중첩되게 형성된다.
상술한 구조 상에 박막트랜지스터 상부를 덮도록 패시베이션층(passivation layer : 도시되지 않음)이 형성되며, 이 패시베이션층 상의 화소영역에 화소전극(47)이 형성되어 있다. 화소전극(47)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화막(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 등의 투명한 전도성물질로 형성되는 것으로 접촉홀(49)을 통해 소오스전극(41)과 연결된다. 상기에서 화소전극(47)은 데이터라인(39)과 중첩되지 않으면서 차광패턴(36)과 중첩되게 형성된다. 그러므로, 차광패턴(36)에 의해 빛샘을 방지하면서 데이터라인(39)과 화소전극(47)이 중첩되지 않으므로 데이터라인(39)과 화소전극(47) 사이의 기생 용량을 감소시킨다. 또한, 화소전극(47)이 데이터라인(39)과 중첩되지 않고 넓게 형성되므로 패터닝시 인접하는 것들 끼리 접촉되어 전기적으로 연결되는 것이 감소된다. 또한, 데이터라인(39)과 화소전극(47) 사이의 기생 용량을 더욱 감소 시키기 위해 패시베이션층은 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 의 1.5∼3.0의 유전 상수를 갖는 유기 절연물로 형성된다.
또한, 도 6에 도시된 액정표시장치의 상판은 제 2 투명기판(51) 상에 소정 색의 빛만을 투과시키는 다수 개의 칼라필터(55)와 빛의 투과를 차단하는 블랙매트릭스(53)가 형성된다. 상기에서 칼라필터(55)는 하판의 화소영역과 대응되게 형성되며, 블랙매트릭스(53)는 화소영역 이외의 광을 차단하는 영역과 대응되게 형성된다.
도 7은 도 5의 하판과 도 6의 상판을 합착한 본 발명에 따른 액정표시장치의 평면도이고, 도 8는 도 7을 B-B선으로 자른 단면도이다.
상기에서 하판 및 상판을 합착한 액정표시장치는 도 8에 도시된 바와 같이 하판과 상판 사이에 공간(57)이 형성되며, 이 공간(57)에 액정(59)이 주입된다. 액정(59)은 화소전극(47)에 의해 제어되어 투과되는 광의 양을 조절한다. 그러므로, 각각의 화소에 대응하는 칼라필터(55)는 소정 색의 광을 통과시킨다.
상술한 구조에서 상판의 블랙매트릭스(53)의 폭을 데이터라인(39)의 폭 보다 작게하여 상판과 하판 합착시 오정렬되어도 화소영역의 개구율이 감소되지 않도록하여 광의 투과율이 감소되는 것을 방지한다.
도 9a 내지 도 9d는 본 발명에 따른 액정표시장치의 제조공정도이다.
도 9a를 참조하면, 제 1 투명기판(31) 상에 금속을 증착한 후 포토리쏘그래피 방법으로 패터닝하여 도 5 및 도 7에 도시된 게이트라인(33)과 게이트전극(35)을 형성하면서 차광패턴(36)을 형성한다. 이 때, 차광패턴(36)은 게이트라인(33)과 수직되면서 접촉되지 않도록 패터닝하여 형성한다.
도 9b를 참조하면, 제 1 투명기판(31) 상에 게이트라인(33), 게이트전극(35) 및 차광패턴(36)을 덮도록 질화실리콘을 증착하여 게이트절연층(37)을 형성한다. 그리고, 게이트절연층(37) 상에 금속을 증착한 후 포토리쏘그래피 방법으로 패터닝하여 데이터라인(39)을 형성함과 동시에 도 5 및 도 7에 도시된 소오스 및 드레인전극(41)(43)을 형성한다. 이 때, 데이터라인(39)을 게이트라인(33)과 수직되면서 양측 끝단이 차광패턴(36)과 중첩되도록 형성한다.
도 9c를 참조하면, 반도체층(도시되지 않음)과 오믹접촉층(도시되지 않음)을 형성한 후 게이트절연층(37) 상에 데이터라인(39), 소오스 및 드레인전극(41)(43), 반도체층(도시되지 않음)과 오믹접촉층(도시되지 않음)을 덮도록 패시베이션층(45) 을 형성한다. 상기에서 패시베이션층(45)을 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 1.5∼3.0의 유전 상수를 갖는 유기 절연물로 형성한다.
패시베이션층(45) 상에 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 등의 투명한 전도성물질을 증착한 후 패터닝하여 화소전극(47)을 형성하여 하판의 제조를 완료한다. 상기에서 화소전극(47)을 데이터라인(39)과 중첩되지 않고 차광패턴(36)에만 중첩되도록 패터닝하여 형성한다. 상기에서 패시베이션층(45)을 유전 상수가 작은 유기 절연물로 형성하며 화소전극(47)을 데이터라인(39)과 중첩되지 않도록 형성하므로 기생용량을 감소시킨다.
도 9d를 참조하면, 제 2 투명유리 상에 게이트라인(33) 및 데이터라인(39) 뿐만 아니라 박막트랜지스터와 대응하는 부분에 블랙매트릭스(53)를 형성되고, 화소영역에 칼라필터(55)가 형성된 상판을 준비한다. 이 때, 블랙매트릭스(53)의 폭은 데이터라인(39)의 폭 보다 좁게 형성되어야 한다.
그리고, 상판을 상술한 바와 같이 제조한 하판과 합착하고, 상판과 하판 사이의 공간에 액정을 주입한다.
상술한 바와 같이 본 발명에 따른 액정표시장치는 게이트라인과 함께 형성된 차광패턴에 의해 화소전극들의 간격을 증가시켜 데이터라인이 중첩되지 않도록 하 므로써 기생 용량을 감소하며 인접하는 화소전극 사이의 단락의 발생을 방지한다. 또한, 차광패턴에 의해 블랙매트릭스의 폭을 감소시키므로 상판과 하판의 합착 오정렬에 의한 광 투과율이 감소와 인접하는 화소전극 사이의 간격 증가에 의한 빛샘 현상을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 할 것이다.

Claims (12)

  1. 제 1 투명기판상에 형성된 게이트 전극과 전기적으로 연결된 게이트라인, 상기 게이트라인을 덮도록 형성된 게이트절연층, 상기 게이트절연층 상에 드레인전극과 전기적으로 연결되며 상기 게이트라인과 교차 되어 화소영역을 한정하는 데이터라인, 상기 데이터라인을 덮도록 형성된 패시베이션층, 상기 드레인전극과 대응되게 형성되는 소오스전극과 접촉홀을 통해 연결되는 화소전극 및 상기 게이트라인과 동일면에 상기 데이터라인 양측의 소정 부분과 중첩되며 상기 게이트라인과 전기적으로 절연되게 형성된 차광패턴을 구비하는 하판; 및
    제 2 투명기판상에 상기 화소전극과 대응하는 부분에 형성되어 소정 색의 광을 투과시키는 칼라필터 및 상기 칼라필터가 형성되지 않은 부분에 형성되어 광의 투과를 차단하는 블랙매트릭스를 구비하는 상판을 포함하여 구성되되,
    상기 블랙매트릭스는 상기 데이터라인의 폭 보다 작게 형성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 차광패턴이 상기 게이트라인과 동일한 물질 및 공정으로 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 패시베이션층(passivation layer)은 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane)와 같은 1.5∼3.0의 유전 상수를 갖는 유기 절연물 중 어느 하나로 형성된 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 화소전극이 상기 데이터라인과 중첩되지 않게 형성된 것을 특징으로 하는 액정표시장치.
  5. 삭제
  6. 삭제
  7. 제 1 투명기판상에 형성된 게이트 전극과 전기적으로 연결된 게이트라인, 상기 게이트라인을 덮도록 형성된 게이트절연층, 상기 게이트절연층 상에 드레인전극과 전기적으로 연결되며 상기 게이트라인과 교차 되어 화소영역을 한정하는 데이터라인, 상기 데이터라인을 덮도록 형성된 패시베이션층, 상기 드레인전극과 대응되게 형성되는 소오스전극과 접촉홀을 통해 연결되는 화소전극 및 상기 게이트라인과 동일면에 상기 데이터라인 양측의 소정 부분과 중첩되며 상기 게이트라인과 전기적으로 절연되게 형성된 차광패턴을 구비하는 하판을 형성하는 공정;
    제 2 투명기판상에 상기 화소전극과 대응하는 부분에 형성되어 소정 색의 광을 투과시키는 칼라필터 및 상기 칼라필터가 형성되지 않은 부분에 형성되어 광의 투과를 차단하는 블랙매트릭스를 구비하는 상판을 형성하는 공정; 및
    상기 상판과 하판을 합착한 상태에서 합착된 기판 사이에 형성된 공간에 액정을 주입하는 공정을 포함하여 구성되되,
    상기 블랙매트릭스의 폭이 상기 데이터라인의 폭 보다 좁은 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 차광패턴을 상기 게이트라인과 동일한 물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 7 항에 있어서,
    상기 패시베이션층은 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane)와 같은 1.5∼3.0의 유전 상수를 갖는 유기 절연물 중 어느 하나로 형성된 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 7 항에 있어서,
    상기 화소전극을 상기 데이터라인과 중첩되지 않고 상기 차광패턴에만 중첩되도록 패터닝하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 삭제
  12. 삭제
KR1019990058740A 1999-12-17 1999-12-17 액정표시장치 및 그의 제조방법 KR100640048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058740A KR100640048B1 (ko) 1999-12-17 1999-12-17 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058740A KR100640048B1 (ko) 1999-12-17 1999-12-17 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20010057017A KR20010057017A (ko) 2001-07-04
KR100640048B1 true KR100640048B1 (ko) 2006-10-31

Family

ID=19626718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058740A KR100640048B1 (ko) 1999-12-17 1999-12-17 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100640048B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160119315A (ko) * 2015-04-02 2016-10-13 삼성디스플레이 주식회사 액정 표시 장치
US9645435B2 (en) 2013-11-27 2017-05-09 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151699A (ja) * 2000-11-15 2002-05-24 Casio Comput Co Ltd アクティブマトリクス型液晶表示装置
KR100987719B1 (ko) * 2003-09-25 2010-10-13 삼성전자주식회사 개구율이 향상된 어레이 기판, 이의 제조방법 및 이를포함한 액정표시장치
KR100942512B1 (ko) * 2003-06-09 2010-02-16 삼성전자주식회사 화질 향상을 위한 어레이 기판, 이의 제조방법 및 이를포함한 액정 표시장치
US7372528B2 (en) 2003-06-09 2008-05-13 Samsung Electronics Co., Ltd. Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160458A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH08179355A (ja) * 1994-12-27 1996-07-12 Sharp Corp アクティブマトリクス基板
KR19980030528A (ko) * 1996-10-30 1998-07-25 구자홍 액정표시장치 및 제조방법
KR19990048095A (ko) * 1997-12-08 1999-07-05 김영환 스테거드 타입 박막 트렌지스터 액정 표시 소자
KR20000060593A (ko) * 1999-03-17 2000-10-16 구본준 액정표시장치 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160458A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH08179355A (ja) * 1994-12-27 1996-07-12 Sharp Corp アクティブマトリクス基板
KR19980030528A (ko) * 1996-10-30 1998-07-25 구자홍 액정표시장치 및 제조방법
KR19990048095A (ko) * 1997-12-08 1999-07-05 김영환 스테거드 타입 박막 트렌지스터 액정 표시 소자
KR20000060593A (ko) * 1999-03-17 2000-10-16 구본준 액정표시장치 및 그의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9645435B2 (en) 2013-11-27 2017-05-09 Samsung Display Co., Ltd. Liquid crystal display
KR20160119315A (ko) * 2015-04-02 2016-10-13 삼성디스플레이 주식회사 액정 표시 장치
KR102380160B1 (ko) * 2015-04-02 2022-03-29 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR20010057017A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
US8130351B2 (en) Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same
KR100803566B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
KR20110118999A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
KR100312329B1 (ko) 액정표시장치의 구조 및 그 제조방법
US7764342B2 (en) Liquid crystal display apparatus
KR100625027B1 (ko) 액정표시소자와 그 제조방법
KR100640048B1 (ko) 액정표시장치 및 그의 제조방법
CN113467145B (zh) 阵列基板及制作方法、显示面板
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100731037B1 (ko) 액정표시장치 및 그 제조방법
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR20080060889A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR100658523B1 (ko) 액정표시장치
KR100607145B1 (ko) 횡전계방식 액정표시장치
KR20050062692A (ko) 액정표시장치 및 그 제조 방법
KR100752204B1 (ko) 액정표시장치와 그 제조방법
CN113589612B (zh) 阵列基板及制作方法、显示面板
KR100741895B1 (ko) Ｔｆｔ액정패널의 제조방법
KR100291268B1 (ko) 액정표시장치
KR20110029282A (ko) 반투과형 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법
KR100806801B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 13