[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100640047B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR100640047B1
KR100640047B1 KR1019990043838A KR19990043838A KR100640047B1 KR 100640047 B1 KR100640047 B1 KR 100640047B1 KR 1019990043838 A KR1019990043838 A KR 1019990043838A KR 19990043838 A KR19990043838 A KR 19990043838A KR 100640047 B1 KR100640047 B1 KR 100640047B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
voltage
gate line
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990043838A
Other languages
English (en)
Other versions
KR20010036715A (ko
Inventor
성만영
임경문
Original Assignee
엘지.필립스 엘시디 주식회사
성만영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사, 성만영 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990043838A priority Critical patent/KR100640047B1/ko
Publication of KR20010036715A publication Critical patent/KR20010036715A/ko
Application granted granted Critical
Publication of KR100640047B1 publication Critical patent/KR100640047B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 플리커를 방지하도록 구성된 액정표시소자에 관한 것이다.
본 발명의 일 실시예에 따른 액정표시소자는 게이트라인과 상기 데이터라인의 교차부에 순차적으로 형성된 제1 및 제2 박막 트랜지스터를 구비한다.
본 발명의 액정표시소자는 하나의 화소에 상호 보완적인 2개의 TFT를 형성함에 의해 플리커를 최소화 함과 아울러, 리던던시 기능을 가지게 된다.

Description

액정표시소자{Liquid Crystal Display Device}
도 1은 종래의 액정표시소자를 도시한 도면.
도 2는 도 1의 동작 파형도.
도 3은 본 발명의 일 실시예에 따른 액정표시소자를 도시한 도면.
도 4는 도 3에 인가되는 펄스의 파형을 도시한 파형도.
도 5는 도 3의 동작 파형도.
도 6은 본 발명에 따른 액정표시소자의 용량성 커플링 전압 변화를 도시한 특성도.
도 7은 본 발명의 다른 실시예에 따른 액정표시소자를 도시한 도면.
도 8은 도 7의 액정표시소자의 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
30 : 데이터구동부 20,40 : 게이트 구동부
42 ; 공통전극 44 : 콘택홀
본 발명은 액정표시소자에 관한 것으로, 특히 플리커를 방지하도록 구성된 액정표시소자에 관한 것이다.
통상의 액정표시장치는 비디오신호의 전압레벨에 따라 액정의 광투광율을 조절함으로써 화상을 표시하게 된다. 이러한 액정표시장치에는, 매트릭스 형태로 배열되어진 다수개의 액정셀과, 이들 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극들이 마련되게 된다. 화소전극들 각각은 스위치소자로 사용되는 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)의 소스 및 드레인단자들을 경유하여 데이터라인들(d1 내지 dm)중 어느 하나에 접속되게 된다. TFT들 각각의 게이트단자는 화소전압신호가 1 라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들(g1 내지 gn)중 어느 하나에 접속되게된다.
도 1에는 m개의 데이터라인과 n개의 게이트라인으로 형성된 액정패널이 도시되어 있다. 이때, 데이터 라인과 게이트라인의 교차부에 형성된 하나의 액정셀이 전기적인 등가회로로 나타나 있다. TFT의 드레인 전극과 공통전압원(Vcom) 사이에는 액정 캐패시터(Clc)와 스토리지 캐패시터(Cst)가 병렬로 접속되어 있다. 이때, 액정 캐패시터(Clc)는 액정셀의 캐패시턴스(Capacitance)에 의해 형성되며 스토리지 캐피시터(Cst)는 화소전극(도시되지 않음)과 게이트 라인간의 캐패시턴스에 의해 형성된다. 또한, TFT의 드레인 전극과 게이트라인 사이에는 기생 캐패시터(Cgs)가 접속되어 있다. 이때, 기생캐패시터는 TFT의 소스전극과 드레인전극간의 캐패시터에 의해 형성된다. 상기 기생캐패시터(Cgs)는 액정셀에 충전되는 비디오신호의 전압레벨을 변동시키게 된다. 이를 상세히 설명하면, 게이트 구동부(20)로부터 게이트라인에 고전위전압(Vgh)의 스캐닝신호가 공급되는 동안 TFT가 턴-온되어 데이터 구동부(10)로부터 인가된 비디오 신호가 데이터라인을 경유하여 액정 캐패시터 (Clc), 스토리지 캐패시터(Cst)쪽으로 전송하게 된다. 이 때, 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)에 데이터신호의 전압(Vd)이 충전되고 기생캐패시터(Cgs)에는 게이트라인 상의 고전위전압(Vgh)과 데이터신호전압(Vd)와의 차전압이 충전된다.
한편, 게이트구동부(20)로부터 고전위전압(Vgh)이 저전위전압(Vgl)으로 변경되어 게이트라인에 인가될 때, TFT는 턴-오프(Turn-off)되어 데이터라인를 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)로부터 개방시키게 된다. 기생캐패시터(Cgs)는 충전된 전압을 게이트라인 쪽으로 급격하게 방전시킴과 아울러 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)로부터의 전압을 충전하게 된다. 이로 인하여, 액정캐패시터(Clc)에 충전된 전압은 순간적으로 낮아지게 된다. 이와 같은 기생캐패시터(Cgs)의 충방전동작에 의하여, 액정캐패시터(Clc)의 출력신호는 비디오신호 전압(Vd)에서 소정전압(ΔVp) 만큼 떨어지게 된다. 즉, 도 2에 도시된 바와같이 액정패널에서는 스캐닝신호가 하강할 때 소스라인에 공급된 소스전압(공통전극전압 기준)과 액정셀에 충전된 액정셀 전압과의 차전압에 해당하는 피드 트로우 전압(Feed Through Voltage, ΔVp)이 발생하게 된다. 이 피드 트로우전압(ΔVp)은 TFT의 게이트단자와 액정셀전극 사이에 존재하는 기생용량에 의해 발생되는 것으로서 액정패널상에 인가되는 데이터에 따라 그 크기가 변동함으로써 플리커(Flicker)를 유발하게 된다.
TFT의 턴-오프시 액정셀의 피드 트로우 전압(ΔVp)은 수학식 1 과 같이 표현될 수 있다.
Figure 111999012773101-pat00001
여기서, Vg 는 스캐닝신호의 고전위전압(Vgh)과 저전위전압(Vgl)과의 차전압을 의미한다. 즉, 피드 트로우 전압(ΔVp)은 액정셀들에 따라 그 크기가 달라지게 된다.
한편, 액정패널상의 어느 한부분을 기준으로 보상을 행하더라도 다른부분에서는 여전히 플리커가 발생한다. 이는 액정셀들에 동일한 크기의 소스전압신호가 공급되어질 경우에도 액정셀들의 위치에 따라 발생되는 피드 트로우 전압(ΔVp)의 크기가 다른데에서 기인한다. 이렇게 액정패널상의 셀들에 따라 크기가 달라지는 피드 트로우 전압(ΔVp)으로 인하여, 액정셀을 투과하는 광투과율이 불균일하게 된다. 이 결과, 액정패널상에 표시되는 화상에서 플리커가 발생될 뿐만 아니라 잔상이 표시되어 액정패널에 표시되는 화상이 왜곡되는 문제점이 있다.
따라서, 본 발명의 목적은 플리커를 방지하는 액정표시소자를 제공 하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 일실시예에 따른 액정표시소자는 스캐닝신호가 전송되는 n개의 게이트 라인과 영상신호가 전송되는 m개의 데이터 라인이 마련된 액정패널을 갖는 액정표시소자에 있어서, 상기 게이트라인과 상기 데이터라인의 교차부에 순차적으로 형성된 제1 및 제2 박막 트랜지스터; 및 상기 제 1 및 제 2 박막 트랜지스터와 공통 접속된 스토리지 캐패시터를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 액정표시소자는 스캐닝신호가 전송되는 n개의 게이트 라인과 영상신호가 전송되는 m개의 데이터 라인이 마련된 액정패널을 갖는 액정표시소자에 있어서, 상기 게이트라인과 상기 데이터라인의 교차부에 상호 반전된 채널을 갖도록 형성된 제1 및 제2 박막트랜지스터; 및 상기 제 1 및 제 2 박막 트랜지스터와 공통 접속된 스토리지 캐패시터를 포함하는 것을 특징으로 한다.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
삭제
도 3 내지 도 8을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명 하기로 한다.
도 3을 참조하면, 본 발명의 일실시예에 따른 액정표시소자는 2개의 게이트라인과 데이터라인의 교차부에 순차적으로 형성된 n채널 TFT 및 p채널 TFT와, 상기 TFT들의 드레인전극과 공통전극 사이에 병렬로 접속된 액정캐패시터(Clc)와, 스토리지 캐패시터(Cst)를 구비한다. 도 3에 도시된 바와같이 제1 게이트라인(g1)과 제1 데이터라인(d1)의 교차부에는 n채널 TFT가 접속되어 있으며, 제1 반전 게이트라인(g1')과 제1 데이터라인(d1)의 교차부에는 p채널 TFT가 접속되어 있다. 이 경우, 제1 반전 게이트라인(g1')과 제1 게이트라인(g1)에는 인버터(I1)가 접속되어 있다. 게이트라인(g1) 및 게이트 반전라인(g1')을 기준으로 n채널 TFT와 p채널 TFT가 반복적으로 형성되어 있다. 즉, 각각의 게이트라인에 형성된 TFT의 극성은 (n,p) (n,p) (n,p)…의 형태를 가지게 된다.
또한, 액정 캐패시터(Clc)는 액정셀의 캐패시턴스에 의해 형성되며 스토리지 캐피시터(Cst)는 공통전극과 화소전극(도시되지 않음) 간의 캐패시턴스에 의해 형성된다. 상기 2개의 TFT 즉, n채널 TFT와 p채널 TFT는 상호 보완적으로 동작하게 되어 피드 트로우 전압(ΔVp)에 의한 직류레벨의 변화를 줄이게된다. 이때, 제2 내지 제n 게이트라인(g2 내지 gn)에는 n채널 TFT와 p채널 TFT가 반복적으로 마련되어 있다.
도 4를 결부하여 본 발명의 액정표시소자의 동작에 대하여 살펴보기로 한다. 외부로 부터 시작신호(Vst)가 게이트 구동부(40)에 인가 될 경우 게이트 구동부(40)는 클럭신호(Vck)의 2배 주기를 갖는 스캐닝펄스(Vg1 내지 Vgn)를 순차적으로 게이트라인들(g1 내지 gn)로 출력하게 된다. 이와 동시에 스캐닝펄스(Vg1 내지 Vgn)와 반전된 위상을 갖는 반전된 스캐닝펄스(Vg1B 내지 VgnB)가 반전 게이트라인들(g1B 내지 gnB)로 출력되게 된다.
한편, 스캐닝펄스가 인가될때의 n채널 TFT의 동작에 대하여 살펴보기로 한다.
게이트 구동부(40)로부터 게이트라인에 고전위전압(Vgh)의 스캐닝신호가 공급되는 동안 n채널 TFT가 턴-온되어 데이터 구동부(30)로부터 인가된 비디오 신호가 데이터라인을 경유하여 액정 캐패시터 (Clc), 스토리지 캐패시터(Cst)쪽으로 전송된다. 이 때, 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)에 데이터신호의 전압(Vd)이 충전되고 기생캐패시터(Cgs)에는 게이트라인 상의 고전위전압(Vgh)과 데이터신호전압(Vd)와의 차전압이 충전된다.
한편, 게이트구동부(40)로부터 고전위전압(Vgh)이 저전위전압(Vgl)으로 변경되어 게이트라인에 인가될 때, p채널 TFT는 턴-오프(Turn-off)되어 데이터라인을 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)로부터 개방시키게 된다. 기생캐패시터(Cgs)는 충전된 전압을 게이트라인 쪽으로 급격하게 방전시킴과 아울러 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)로부터의 전압을 충전하게 된다. 이로 인하여, 액정캐패시터(Clc)에 충전된 전압은 순간적으로 낮아지게 된다. 이와 같은 기생캐패시터(Cgs)의 충방전동작에 의하여, 액정캐패시터(Clc)의 출력신호는 도 5에 도시된 바와같이 비디오신호 전압(Vd)에서 소정전압(ΔVp1) 만큼 떨어지게 된다.
또한, 반전된 스캐닝펄스가 인가될때의 p채널 TFT의 동작에 대하여 살펴보기로 한다.
게이트 구동부(40)로부터 p채널 TFT가 연결된 게이트라인에 저전위전압(Vgl)의 스캐닝신호가 공급되는 동안 p채널 TFT가 턴-온되어 데이터 구동부(30)로부터 인가된 비디오 신호가 데이터라인을 경유하여 액정 캐패시터(Clc), 스토리지 캐패시터(Cst)쪽으로 전송된다. 이 때, 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)에 데이터신호의 전압(Vd)이 충전되고 기생캐패시터(Cgs)에는 게이트라인 상의 저전위전압(Vgl)과 데이터신호전압(Vd)과의 차전압이 충전된다.
한편, 게이트라인 상의 전압이 저전위전압(Vgl)에서 고전위전압(Vgh)으로 변할 때, p채널 TFT는 턴-오프(Turn-off)되어 데이터라인을 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)로부터 개방시키게 된다. 기생캐패시터(Cgs)는 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)로 전하를 공급하게 된다. 이로 인하여, 액정캐패시터(Clc)에 충전된 전압은 순간적으로 낮아지게 된다. 이와 같은 기생캐패시터(Cgs)의 충방전동작에 의하여, 액정캐패시터(Clc)의 출력신호는 비디오신호 전압(Vd)에서 소정전압(ΔVp2) 만큼 상승하게 된다.
한편, 상기와 같이 2개의 TFT가 n채널 TFT와 p채널 TFT로 구성됨에 의해 상호 보완적으로 동작하게 된다. 도 6에 도시된 바와같이, n 채널 TFT에 형성된 피드 트로우 전압(ΔVp1)과 p채널 TFT에 형성된 피드 트로우 전압(ΔVp2)이 서로 상쇄되어 용량성 카플링 전압(ΔVp)을 최소화하게 된다. 이에따라, 본 발명의 일 실시예에 따른 액정표시소자는 종래의 액정표시소자 보다 작은 피드 트로우 전압이 형성되어 플리커를 최소화 하게 된다.
또한, 본 발명의 일실시예에 따른 액정표시소자는 하나의 화소에 2개의 TFT가 형성되므로 하나의 TFT에 단선이 발생할 경우, 해당 TFT를 레이저로 커팅하여도 나머지 TFT만으로 구동이 가능하므로 리던던시(Redundancy) 기능을 가지게 된다.
한편, 도 7을 참조하면, 본 발명의 제2 실시예에 따른 액정표시소자는 2개의 게이트라인과 데이터라인의 교차부에 상호 반전된 채널을 갖도록 형성된 n채널 TFT 및 p채널 TFT와, 상기 TFT들의 드레인전극과 공통전극 사이에 병렬로 접속된 액정캐패시터(Clc)와, 스토리지 캐패시터(Cst)를 구비한다. 본 발명의 다른 실시예에 따른 액정표시소자는 게이트라인(g1) 및 게이트 반전라인(g1')을 기준으로 n채널 TFT와 p채널 TFT가 반전되도록 형성되어 있다. 즉, 각각의 게이트라인에 형성된 TFT의 극성은 (n,p) (p,n) (n,p)…의 형태를 가지게 된다. 이 경우, n채널 TFT와 p채널 TFT의 동작 및 기능은 제1 실시예와 동일하므로 상세한 설명은 생략하기로 한다. 또한, 본 발명의 제2 실시예에 따른 액정표시소자는 제1 실시예에 비해 콘택홀(44)의 수가 감소하므로 공정수율 및 개구율이 증가하게 된다. 이에 대하여 도 8을 결부하여 상세하게 살펴보기로 한다. 도 8에 도시된 바와같이 데이터라인(d1)과의 콘택홀(44)을 동일한 타입의 불순물을 도핑하여 사용하는 것이 가능하므로 하나의 콘택홀(44)을 공유할수 있게 된다. 반면에, 제1 실시예에서는 데이터라인과의 콘택홀이 서로 다른 타입의 불순물을 도핑해야 하므로 n채널 TFT에는 n타입의 콘택홀을 마련해야 하고 p채널 TFT에는 p타입의 콘택홀을 마련해야 한다. 즉, 제2 실시예는 제1 실시예와 동일한 기능을 가짐과 아울러, 공정수율 및 개구율을 향상시킬수 있는 구조를 가지게 된다. 이에따라, 본 발명의 제2 실시예에 따른 액정표시소자는 하나의 화소에 상호 보완적인 2개의 TFT를 형성함에 의해 플리커를 최소화 함과 아울러, 리던던시 기능을 가지게 된다. 또한, 본 발명의 제2 실시예에 따른 액정표시소자는 데이터라인 과의 콘택홀(44)이 동일한 타입의 불순물 도핑이 가능하므로 공정수율 및 개구율을 향상시키게 된다.
상술한 바와같이, 본 발명의 액정표시소자는 하나의 화소에 상호 보완적인 2개의 TFT를 형성함에 의해 플리커를 최소화 함과 아울러, 리던던시 기능을 가지는 장점이 있다.
또한, 본 발명의 액정표시소자는 데이터라인 과의 콘택홀이 동일한 타입의 불순물 도핑이 가능하므로 공정수율 및 개구율을 향상시킬수 있는 장점이 있다.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 스캐닝신호가 전송되는 n개의 게이트 라인과 영상신호가 전송되는 m개의 데이터 라인이 마련된 액정패널을 갖는 액정표시소자에 있어서,
    상기 게이트라인과 상기 데이터라인의 교차부에 순차적으로 형성된 제1 및 제2 박막 트랜지스터; 및
    상기 제 1 및 제 2 박막 트랜지스터와 공통 접속된 스토리지 캐패시터를 포함하는 것을 특징으로 하는 액정표시소자.
  2. 스캐닝신호가 전송되는 n개의 게이트 라인과 영상신호가 전송되는 m개의 데이터 라인이 마련된 액정패널을 갖는 액정표시소자에 있어서,
    상기 게이트라인과 상기 데이터라인의 교차부에 상호 반전된 채널을 갖도록 형성된 제1 및 제2 박막트랜지스터; 및
    상기 제 1 및 제 2 박막 트랜지스터와 공통 접속된 스토리지 캐패시터를 포함하는 것을 특징으로 하는 액정표시소자.
  3. 제 1 항 및 제 2 항중 어느 한항에 있어서,
    하나의 게이트라인과 대향하도록 배치되어 상기 게이트라인에 인버터가 접속되어 형성된 반전 게이트라인을 추가로 구비하는 것을 특징으로 하는 액정표시소자.
  4. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,
    상기 게이트라인과 상기 반전 게이트라인 사이에 형성된 공통전극을 추가로 구비하는 것을 특징으로 하는 액정표시소자.
  5. 제 1 항 및 제 2 항중 어느 한 항에 있어서,
    상기 제1 및 제2 박막 트랜지스터가 상호보완적으로 동작하는 것을 특징으로 하는 액정표시소자.
  6. 제 1 항 및 제 2 항중 어느 한 항에 있어서,
    상기 제1 박막 트랜지스터와 제2 박막 트랜지스터는 서로 다른타입의 채널을 갖는 것을 특징으로 하는 액정표시소자.
KR1019990043838A 1999-10-11 1999-10-11 액정표시소자 Expired - Fee Related KR100640047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990043838A KR100640047B1 (ko) 1999-10-11 1999-10-11 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990043838A KR100640047B1 (ko) 1999-10-11 1999-10-11 액정표시소자

Publications (2)

Publication Number Publication Date
KR20010036715A KR20010036715A (ko) 2001-05-07
KR100640047B1 true KR100640047B1 (ko) 2006-10-31

Family

ID=19614809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043838A Expired - Fee Related KR100640047B1 (ko) 1999-10-11 1999-10-11 액정표시소자

Country Status (1)

Country Link
KR (1) KR100640047B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466389B1 (ko) * 2001-05-25 2005-01-13 비오이 하이디스 테크놀로지 주식회사 광시야각 액정표시장치 및 그의 구동방법
JP4580775B2 (ja) * 2005-02-14 2010-11-17 株式会社 日立ディスプレイズ 表示装置及びその駆動方法
KR20100092738A (ko) 2009-02-13 2010-08-23 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
CN103149754B (zh) * 2011-12-06 2016-08-03 上海中航光电子有限公司 薄膜晶体管液晶显示器件及其制造方法

Also Published As

Publication number Publication date
KR20010036715A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
KR100759974B1 (ko) 액정 표시 장치 및 그의 구동 방법.
US5798746A (en) Liquid crystal display device
US10163392B2 (en) Active matrix display device and method for driving same
US5790090A (en) Active matrix liquid crystal display with reduced drive pulse amplitudes
KR101285054B1 (ko) 액정표시장치
KR20020050809A (ko) 액정표시장치의 방전회로
EP2043082A1 (en) Active matrix substrate and display device with the same
JP2004505303A (ja) アクティブマトリクス表示装置
EP1860639B1 (en) Display device
US20090096735A1 (en) Liquid crystal display having compensation circuit for reducing gate delay
US8325124B2 (en) Display panels with common voltage control units
JPH09134152A (ja) 液晶表示装置
KR100877456B1 (ko) 표시 구동 방법, 표시 소자, 및 표시 장치
KR101256665B1 (ko) 액정패널
KR100740931B1 (ko) 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법
KR100497455B1 (ko) 액티브 매트릭스형 표시 장치
KR20020079598A (ko) 액티브 매트릭스형 표시 장치
US20100013752A1 (en) Low Feed-Through Voltage Liquid Crystal Display Device And Related Operating Method
US7358949B2 (en) Liquid crystal display device pixel and drive circuit
KR100329406B1 (ko) Lcd장치용구동회로
EP1540634B1 (en) Active matrix display device
KR100640047B1 (ko) 액정표시소자
US8018416B2 (en) Driving circuit with output control circuit and liquid crystal display using same
US20030214472A1 (en) Display circuit structure for liquid crystal display
JP2005128101A (ja) 液晶表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991011

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20041008

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19991011

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060327

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060927

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061024

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061025

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140918

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180804