KR100648669B1 - Pixel test method for array of light emitting panel - Google Patents
Pixel test method for array of light emitting panel Download PDFInfo
- Publication number
- KR100648669B1 KR100648669B1 KR1020040037287A KR20040037287A KR100648669B1 KR 100648669 B1 KR100648669 B1 KR 100648669B1 KR 1020040037287 A KR1020040037287 A KR 1020040037287A KR 20040037287 A KR20040037287 A KR 20040037287A KR 100648669 B1 KR100648669 B1 KR 100648669B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- pixel
- voltage
- data
- selection signal
- Prior art date
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D29/00—Independent underground or underwater structures; Retaining walls
- E02D29/12—Manhole shafts; Other inspection or access chambers; Accessories therefor
- E02D29/121—Manhole shafts; Other inspection or access chambers; Accessories therefor characterised by the connection between shaft elements, e.g. of rings forming said shaft
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D90/00—Component parts, details or accessories for large containers
- B65D90/10—Manholes; Inspection openings; Covers therefor
- B65D90/105—Manholes; Inspection openings; Covers therefor for underground containers
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D2600/00—Miscellaneous
- E02D2600/20—Miscellaneous comprising details of connection between elements
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/02—Manhole shafts or other inspection chambers; Snow-filling openings; accessories
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Life Sciences & Earth Sciences (AREA)
- Mining & Mineral Resources (AREA)
- Paleontology (AREA)
- Civil Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Structural Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 표시패널 어레이에 배치된 화소 회로의 소자들을 검사할 수 있는 화소 검사방법을 제공하는 것이다.The present invention provides a pixel inspection method capable of inspecting elements of a pixel circuit arranged in a display panel array.
본 발명에 따른 발광 표시 패널 어레이의 화소 검사방법은, 제1 방향으로 뻗어 있으며 순차적으로 선택신호를 전달하는 복수의 주사선, 제2 방향으로 뻗어 있으며 데이터신호를 전달하는 복수의 데이터선, 상기 주사선과 데이터선에 각각 연결되는 회소회로가 형성된 발광 표시 패널 어레이의 화소 검사방법로서, 첫 번째 단계에서 복수의 주사선에 선택신호를 순차적으로 인가하고, 다음 단계에서 검사 대상 화소에 선택신호가 인가되는 시간동안 검사용 데이터신호를 인가하고 그 외의 시간 동안에는 초기화가 가능한 전압을 데이터신호로서 인가한다. 그런 다음 검사 대상 화소의 화소전극에 전자빔을 조사하고 이 화소전극으로부터 튕겨 방출되는 전자량을 검출한다.In an exemplary embodiment, a pixel inspection method of a light emitting display panel array includes a plurality of scan lines extending in a first direction and sequentially transmitting a selection signal, a plurality of data lines extending in a second direction and transferring a data signal, A pixel inspection method of a light emitting display panel array, in which a recovery circuit connected to a data line is formed, wherein a selection signal is sequentially applied to a plurality of scan lines in a first step, and a selection signal is applied to a pixel to be inspected in a next step. During this time, a test data signal is applied, and for other times, a voltage that can be initialized is applied as a data signal. Then, an electron beam is irradiated to the pixel electrode of the inspection target pixel, and the amount of electrons bounced from the pixel electrode is detected.
화소검사, 어레이Pixel inspection, array
Description
도 1은 유기EL 표시패널 어레이에 형성된 임의의 화소 회로이고, 도 2는 도 1의 화소회로에 인가되는 신호선들의 파형을 보여주는 도면이다.FIG. 1 is an arbitrary pixel circuit formed in an organic EL display panel array, and FIG. 2 is a view showing waveforms of signal lines applied to the pixel circuit of FIG.
도 2는 화소 회로에 인가되는 주사 선택신호 및 발광제어신호의 파형을 보여주는 도면이다.2 is a diagram illustrating waveforms of a scan selection signal and a light emission control signal applied to a pixel circuit.
도 3은 표시패널 어레이를 개략적으로 보여주는 도면이다. 3 is a diagram schematically illustrating a display panel array.
도 4는 본 발명의 제1 실시예에 따른 화소 검사 방법에서, 한 프레임동안 인가되는 주사 선택신호 및 데이터신호의 파형을 보여주는 도면이다. 4 is a diagram illustrating waveforms of a scan selection signal and a data signal applied during one frame in the pixel inspection method according to the first exemplary embodiment of the present invention.
도 5는 본 발명의 제2 실시예에 따른 화소 검사 방법에서, 한 프레임동안 인가되는 주사 선택신호 및 데이터신호의 파형을 보여주는 도면이다. 5 is a diagram illustrating waveforms of a scan selection signal and a data signal applied during one frame in the pixel inspection method according to the second exemplary embodiment of the present invention.
본 발명은 액티브 매트릭스형 표시패널에 관한 것으로, 특히 액티브 매트릭스 구조를 가지는 유기EL 표시패널 어레이의 화소 검사 방법에 관한 것이다.The present invention relates to an active matrix display panel, and more particularly, to a pixel inspection method of an organic EL display panel array having an active matrix structure.
일반적으로 유기EL 표시장치는, 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, 행렬 형태로 배열된 N×M 개의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현할 수 있도록 되어 있다. In general, an organic EL display device is a display device for electrically exciting a fluorescent organic compound to emit light, and is capable of displaying an image by voltage driving or current driving N × M organic light emitting cells arranged in a matrix form.
이러한 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드(OLED)로도 불리며, 도 1에 나타낸 바와 같이 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자량송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다. 이러한 유기 발광셀들이 N×M 개의 매트릭스 형태로 배열되어 유기 EL 표시패널을 형성한다.Such an organic light emitting cell has a diode characteristic and is also called an organic light emitting diode (OLED), and has a structure of an anode (ITO), an organic thin film, and a cathode electrode layer (metal), as shown in FIG. 1. The organic thin film has a multilayer structure including an emitting layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) in order to improve the emission efficiency by improving the balance between electrons and holes. It also includes a separate electron injecting layer (EIL) and a hole injecting layer (HIL). These organic light emitting cells are arranged in an N × M matrix to form an organic EL display panel.
이와 같은 유기EL 표시패널을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, 이하 TFT라고 명명함)를 이용한 능동 매트릭스(active matrix)형이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 행을 선택하여 구동하는데 비해, 능동 매트릭스형은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 연결하고 박막 트랜지스터에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다. 따라서 능동 매트릭스형의 표시패널은 화소에 적어도 하나 이상의 박막 트랜지스터 및 커패시터를 포함한다.The organic EL display panel may be driven by a simple matrix method and an active matrix type using a thin film transistor (hereinafter, referred to as TFT). In the simple matrix method, the anode and the cathode are orthogonal and rows are selected and driven, whereas the active matrix type has a voltage held by a capacitor capacitance connected to each indium tin oxide (ITO) pixel electrode and connected to the thin film transistor. According to the driving method. Accordingly, the active matrix display panel includes at least one thin film transistor and a capacitor in the pixel.
이와 같은 표시패널은 모듈(module)까지 조립되어 전수(全數)검사가 이루지고 있다. 그러나 모듈까지 조립된 후에 검사가 수행되면 불량품이 발생되는 경우 낭비되는 비용이 커진다는 문제가 발생한다. 특히 능동 매트릭스형의 유기EL 표시패널에서는 화소 내에 복수의 소자들이 형성되며, 또한 다결정 규소화 공정(poly-silicon process)에 의해 야기되는 내부 소자의 특성 편차가 커져 불량품이 발생할 가능성이 높으며 따라서 불량품이 발생되는 경우 낭비되는 비용이 더욱 커진다.Such a display panel is assembled to a module, and a full inspection is performed. However, if the inspection is carried out after assembly to the module, a problem arises in that a waste cost increases when a defective product occurs. Particularly, in the active matrix organic EL display panel, a plurality of elements are formed in the pixel, and the characteristic variation of the internal elements caused by the poly-silicon process is large, so that defective products are likely to occur. If it occurs, the wasted cost is even greater.
따라서, 모듈까지 조립되기 전에 화소 회로의 소자들의 불량을 미연에 발견할 수 있도록 표시패널 어레이의 화소 회로를 검사할 수 있는 화소 검사 방법이 요구되고 있다. Accordingly, there is a need for a pixel inspection method capable of inspecting a pixel circuit of a display panel array so that defects of elements of the pixel circuit can be found before assembly to the module.
본 발명이 이루고자 하는 기술적 과제는, 발광 표시 패널 어레이에 배치된 화소 회로의 소자들을 검사할 수 있는 화소 검사 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a pixel inspection method capable of inspecting elements of a pixel circuit arranged in a light emitting display panel array.
본 발명의 하나의 특징에 따른 발광 표시 패널 어레이의 화소 검사방법은, 제1 방향으로 뻗어 있으며 순차적으로 선택신호를 전달하는 복수의 주사선, 제2 방향으로 뻗어 있으며 데이터신호를 전달하는 복수의 데이터선, 상기 주사선과 데이터선에 각각 연결되는 회소회로가 형성된 발광 표시 패널 어레이의 화소 검사방법로서,According to an aspect of the present invention, a pixel inspection method of a light emitting display panel array includes a plurality of scan lines extending in a first direction and sequentially transmitting selection signals, and a plurality of data lines extending in a second direction and transferring data signals And a pixel inspection method of a light emitting display panel array having a recovery circuit connected to the scan line and the data line, respectively.
a) 상기 복수의 주사선에 선택신호를 순차적으로 인가하는 단계;a) sequentially applying selection signals to the plurality of scan lines;
b) 검사 대상 화소에 선택신호가 인가되는 시간동안 검사용 데이터신호를 인가하고 그 외의 시간 동안에는 초기화가 가능한 전압을 데이터신호로서 인가하는 단계;b) applying a test data signal to a test target pixel for a time when a selection signal is applied, and applying a voltage that can be initialized as a data signal for another time;
c) 검사 대상 화소의 화소전극에 전자빔을 조사하는 단계; 및c) irradiating an electron beam to the pixel electrode of the inspection target pixel; And
d) 상기 화소전극으로부터 튕겨 방출되는 전자량을 검출하는 단계를 포함한다.d) detecting an amount of electrons bounced from the pixel electrode.
여기서, 상기 검사용 데이터신호는 백색 데이터신호이고, 상기 초기화가 가능한 전압은 흑색 데이터신호일 수 있다. The test data signal may be a white data signal, and the voltage that may be initialized may be a black data signal.
상기 c) 단계는, 상기 검사용 데이터신호에 대응하는 전자량이 조사되도록 상기 전자빔을 조절하는 단계를 포함할 수 있다. Step c) may include adjusting the electron beam so that the amount of electrons corresponding to the inspection data signal is irradiated.
상기 화소 회로는, 선택신호에 응답하여 턴온되어 데이터신호를 전달하는 제1 트랜지스터; 상기 제1 트랜지스터를 통하여 전달된 상기 데이터신호에 대응하는 전압을 충전하는 제1 커패시터; 및 상기 제1 커패시터에 충전된 전압에 대응하는 전류를 출력하는 제2 트랜지스터를 포함할 수 있다. The pixel circuit may include: a first transistor turned on in response to a selection signal to transfer a data signal; A first capacitor charging a voltage corresponding to the data signal transmitted through the first transistor; And a second transistor configured to output a current corresponding to the voltage charged in the first capacitor.
상기 선택신호 이전에 인가되는 다른 선택신호에 응답하여 턴온되어 상기 제1 커패시터와 병렬 연결되는 제3 트랜지스터; 상기 제1 커패시터와 직렬 연결되어 상기 제2 트랜지스터의 문턱전압에 대응되는 전압이 충전되는 제2 커패시터; 상기 다른 선택신호에 응답하여 턴온되어 상기 제2 트랜지스터를 다이오드 연결하는 제4 트랜지스터를 더 포함할 수 있다. A third transistor turned on in response to another selection signal applied before the selection signal and connected in parallel with the first capacitor; A second capacitor connected in series with the first capacitor to charge a voltage corresponding to the threshold voltage of the second transistor; The electronic device may further include a fourth transistor that is turned on in response to the other selection signal to diode-connect the second transistor.
상기 제2 트랜지스터와 상기 화소 전극 사이에 배치되고 제어신호에 응답하여 턴온되어 상기 제2 트랜지스터에서 출력된 전류를 상기 화소 전극으로 인가하는 제5 트랜지스터를 더 포함할 수 있다. The display device may further include a fifth transistor disposed between the second transistor and the pixel electrode and turned on in response to a control signal to apply a current output from the second transistor to the pixel electrode.
본 발명의 다른 특징에 따른 발광 표시 패널 어레이의 화소 검사 방법은, 열 방향으로 뻗어 있으며 데이터 전압을 전달하는 복수의 데이터선, 행 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소가 행렬 형태로 배열되어 있는 발광 표시 패널 어레이의 화소 검사 방법으로서, According to another aspect of the present invention, a pixel inspection method of a light emitting display panel array includes a plurality of data lines extending in a column direction and transmitting data voltages, a plurality of scanning lines extending in a row direction and transmitting a selection signal and the scan lines and the A pixel inspection method of a light emitting display panel array in which a plurality of pixels respectively connected to a data line are arranged in a matrix form.
상기 화소는, 제1 주전극에 제어 전극과 제2 주전극 사이의 전압에 대응하는 전류가 흐르며 상기 제2 주 전극은 제1 전원에 전기적으로 연결되는 트랜지스터; 제1 단이 상기 제어 전극에 전기적으로 연결되는 제1 커패시터; 및 제2 전원과 상기 제1 커패시터의 제2 단 사이에 전기적으로 연결되는 제2 커패시터를 포함하며, The pixel may include a transistor in which a current corresponding to a voltage between a control electrode and a second main electrode flows in a first main electrode, and the second main electrode is electrically connected to a first power source; A first capacitor having a first end electrically connected to the control electrode; And a second capacitor electrically connected between a second power supply and a second end of the first capacitor,
상기 검사 방법은, The inspection method,
a) 순차적으로 전달되는 직전 선택 신호에 따라 상기 트랜지스터를 다이오드 연결시키고 상기 제1 커패시터의 제2 단을 제2 전원에 전기적으로 연결하는 단계;a) diode-connecting said transistor and electrically connecting a second end of said first capacitor to a second power source in accordance with a prior selection signal sequentially transmitted;
b) 순차적으로 전달되는 현재 선택 신호에 따라 상기 제1 커패시터의 제2 단에 데이터 전압을 인가하고 상기 트랜지스터의 제1 주전극을 화소 전극에 연결하는 단계; 및b) applying a data voltage to a second terminal of the first capacitor in accordance with a sequentially transmitted current selection signal and connecting a first main electrode of the transistor to a pixel electrode; And
c) 상기 복수의 화소 중 적어도 하나의 행의 화소의 화소 전극에 전자빔을 조사하는 단계를 포함하며, c) irradiating an electron beam to pixel electrodes of pixels in at least one row of said plurality of pixels,
상기 전자빔이 조사될 행의 화소에 상기 현재 선택 신호가 인가될 때의 상기 데이터 전압은 검사용 전압이며, 상기 전자빔이 조사될 행 이외의 복수의 행 중 적어도 하나의 행의 화소에 상기 현재 선택 신호가 인가될 때의 상기 데이터 전압은 초기화 전압이다.The data voltage when the current selection signal is applied to the pixels of the row to which the electron beam is to be irradiated is an inspection voltage, and the current selection signal is to be applied to the pixels of at least one row of a plurality of rows other than the row to which the electron beam is to be irradiated. The data voltage when is applied is an initialization voltage.
상기 a) 내지 c) 단계는 상기 전자빔이 조사될 행을 바꾸어 가면서 반복적으로 수행될 수 있고, 상기 초기화 전압이 인가되는 행은 상기 전자빔이 조사될 행 이외의 모든 행일 수 있다. The steps a) to c) may be repeatedly performed while changing the row to which the electron beam is to be irradiated, and the row to which the initialization voltage is applied may be any row other than the row to which the electron beam is to be irradiated.
상기 검사용 전압은 백색 데이터 전압이고 상기 초기화 전압은 흑색 데이터 전압일 수 있다. The test voltage may be a white data voltage and the initialization voltage may be a black data voltage.
상기 화소는, 상기 현재 선택 신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터의 제2 단으로 전달하는 제1 스위칭 소자; 상기 직전 선택 신호에 응답하여 상기 트랜지스터를 다이오드 연결하는 제2 스위칭 소자; 상기 제1 커패시터의 제2 단과 상기 제2 전원 사이에 연결되어 상기 직전 선택 신호에 응답하여 턴온되는 제3 스위칭 소자; 및 상기 트랜지스터의 제1 주전극과 상기 화소 전극 사이에 연결되어 상기 직전 선택 신호에 응답하여 턴오프되는 제4 스위칭 소자를 더 포함할 수 있다. The pixel may include a first switching device configured to transfer the data voltage to a second terminal of the first capacitor in response to the current selection signal; A second switching element diode-connecting the transistor in response to the last selection signal; A third switching element connected between a second end of the first capacitor and the second power supply and turned on in response to the immediately previous selection signal; And a fourth switching device connected between the first main electrode of the transistor and the pixel electrode to be turned off in response to the immediately previous selection signal.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.
먼저, 본 발명의 실시예에 따른 어레이 검사방법을 설명하기 위한 화소회로 및 그 동작에 대하여 도 1 및 도 2를 참조하여 상세하게 설명한다.First, a pixel circuit and an operation thereof for explaining an array inspection method according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.
도 1은 유기EL 표시패널 어레이에 형성된 임의의 화소 회로이고, 도 2는 도 1의 화소회로에 인가되는 신호선들의 파형을 보여주는 도면이다. 도 1에서 Sk는 S0부터 Sn 중 어느 하나이고, Dk는 D1부터 Dm 중 어느 하나를 나타낸다. FIG. 1 is an arbitrary pixel circuit formed in an organic EL display panel array, and FIG. 2 is a view showing waveforms of signal lines applied to the pixel circuit of FIG. In FIG. 1, Sk is any one of S0 to Sn, and Dk represents any one of D1 to Dm.
도 1에 도시된 바와 같이, 화소 회로는 트랜지스터(M1-M5), 커패시터(Cst, Cvth), 및 유기 EL 소자(OLED)를 포함한다.As shown in Fig. 1, the pixel circuit includes transistors M1-M5, capacitors Cst and Cvth, and an organic EL element OLED.
트랜지스터(M1)는 유기 EL 소자(OLED)를 구동하기 위한 구동 트랜지스터로서, 전압(VDD)을 공급하기 위한 전원과 유기 EL 소자(OLED) 간에 접속되고, 게이트에 인가되는 전압에 의하여 트랜지스터(M5)를 통하여 유기 EL 소자(OLED)에 흐르는 전류를 제어한다. 트랜지스터(M3)는 직전 주사선(Sk-1)으로부터의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다. 트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 일전극(A)이 접속되고, 커패시터(Cvth)의 타전극(B) 및 전압(VDD)을 공급하는 전원 간에 커패시터(Cst)와 트랜지스터(M4)가 병렬 접속된다. 트랜지스터(M4)는 직전 주사선(Sk-1)으로부터의 선택 신호에 응답하여 커패시터(Cvth)의 타전극(B)에 전원(VDD)을 공급한다. 트랜지스터(M5)는 현재 주사선(Sk)으로부터의 선택 신호에 응답하여 데이터선(Dm)으로부터 전달되는 데이터 신호를 커패시터(Cvth)의 타전극(B)으로 전달한다. 트랜지스터(M2)는 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)의 애노드 간에 접속되고, 직전 주사선(Sk-1)으로부터의 선택 신호에 응답하여 트랜지스터(M1)의 드레인과 유기EL 소자(OLED)를 차단시킨다. 유기 EL 소자(OLED)는 트랜지스터(M1)로부터 트랜지스터(M2)를 통하여 입력되는 전류에 대응하여 빛을 방출한다.The transistor M1 is a driving transistor for driving the organic EL element OLED. The transistor M1 is connected between a power supply for supplying the voltage VDD and the organic EL element OLED, and is applied to the gate by a voltage applied to the gate. The current flowing through the organic EL device OLED is controlled through the controller. Transistor M3 diode-connects transistor M1 in response to a selection signal from immediately preceding scan line Sk-1. One electrode A of the capacitor Cvth is connected to the gate of the transistor M1, and the capacitor Cst and the transistor M4 are connected between the other electrode B of the capacitor Cvth and a power supply for supplying the voltage VDD. Are connected in parallel. The transistor M4 supplies the power supply VDD to the other electrode B of the capacitor Cvth in response to the selection signal from the immediately preceding scan line Sk-1. The transistor M5 transmits the data signal transmitted from the data line Dm to the other electrode B of the capacitor Cvth in response to the selection signal from the current scan line Sk. The transistor M2 is connected between the drain of the transistor M1 and the anode of the organic EL element OLED, and the drain of the transistor M1 and the organic EL element OLED in response to a selection signal from the immediately preceding scan line Sk-1. ). The organic EL element OLED emits light corresponding to the current input from the transistor M1 through the transistor M2.
다음으로, 앞서 설명한 화소회로의 동작에 대하여 구체적으로 설명한다.Next, the operation of the pixel circuit described above will be described in detail.
도 2는 화소 회로에 인가되는 주사 선택신호 및 발광제어신호의 파형을 보여주는 도면이다.2 is a diagram illustrating waveforms of a scan selection signal and a light emission control signal applied to a pixel circuit.
도 2에서와 같이, 기간(T1) 동안, 직전 주사선(Sk-1)에 로우 레벨의 선택신호가 인가되면, 트랜지스터(M3)가 턴온되어 트랜지스터(M1)는 다이오드 연결 상태가 된다. 따라서, 트랜지스터(M1)의 게이트 및 소스간 전압이 트랜지스터(M1)의 문턱전압(Vth)이 될 때까지 변하게 된다. 이때 트랜지스터(M1)의 소스가 전원(VDD)에 연결되어 있으므로, 트랜지스터(M1)의 게이트 즉, 커패시터(Cvth)의 노드(A)에 인가되는 전압은 전원전압(VDD)과 문턱전압(Vth)의 합이 된다. As shown in FIG. 2, when the low level select signal is applied to the immediately preceding scan line Sk-1 during the period T1, the transistor M3 is turned on so that the transistor M1 is in a diode-connected state. Accordingly, the voltage between the gate and the source of the transistor M1 changes until the threshold voltage Vth of the transistor M1 becomes. At this time, since the source of the transistor M1 is connected to the power supply VDD, the voltage applied to the gate of the transistor M1, that is, the node A of the capacitor Cvth, is the power supply voltage VDD and the threshold voltage Vth. Is the sum of.
또한, 기간(T1) 동안, 직전 주사선(Sk-1)에 로우 레벨의 선택신호가 인가되면, 트랜지스터(M4)도 턴온되어 커패시터(Cvth)의 노드(B)에는 전원(VDD)이 인가되어, 커패시터(Cvth)에 충전되는 전압(VCVth)은 수학식 1와 같다.In addition, when the low level select signal is applied to the immediately preceding scan line Sk-1 during the period T1, the transistor M4 is also turned on, and the power supply VDD is applied to the node B of the capacitor Cvth. The voltage V CVth charged in the capacitor Cvth is expressed by
여기서, VCvth는 커패시터(Cvth)에 충전되는 전압을 의미하고, VCvthA는 커패시터(Cvth)의 노드(A)에 인가되는 전압, VCvthB는 커패시터(Cvth)의 노드(B)에 인가되는 전압을 의미한다.Here, VCvth means a voltage charged in the capacitor Cvth, VCvthA means a voltage applied to the node A of the capacitor Cvth, VCvthB means a voltage applied to the node B of the capacitor Cvth. .
또한, 기간(T1) 동안, 발광제어선(EMIk)에 하이레벨의 신호가 인가되어 트랜지스터(M2)는 턴오프되어, 트랜지스터(M1)에 흐르는 전류가 유기EL 소자(OLED)로 흐르는 것이 차단된다. 그리고 기간(T1) 동안, 현재 주사선(Sk)에는 하이 레벨의 신호가 인가되므로 트랜지스터(M5)되 턴오프된다.In addition, during the period T1, a high level signal is applied to the emission control line EMIk so that the transistor M2 is turned off so that the current flowing through the transistor M1 flows to the organic EL element OLED. . During the period T1, a high level signal is applied to the current scan line Sk, so that the transistor M5 is turned off.
다음, 기간(T2) 동안, 현재 주사선(Sk)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M5)가 턴온되어 데이터선(Dk)로부터 전달되는 데이터 전압(Vdata)이 노드(B)에 인가된다. 또한, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)에 해당되는 전압이 이미 충전되어 있으므로, 트랜지스터(M1)의 게이트에는 데이터 전압(Vdata)과 트랜지스터(M1)의 문턱 전압(Vth)의 합에 대응되는 전압이 인가된다. 즉, 트랜지스터(M1)의 게이트-소스간 전압(Vgs)은 다음의 수학식 2과 같다. Next, during a period T2, when a low level scan voltage is applied to the current scan line Sk, the transistor M5 is turned on and the data voltage Vdata transferred from the data line Dk is applied to the node B. do. In addition, since the voltage corresponding to the threshold voltage Vth of the transistor M1 is already charged in the capacitor Cvth, the data voltage Vdata and the threshold voltage Vth of the transistor M1 are stored in the gate of the transistor M1. The voltage corresponding to the sum of is applied. That is, the gate-source voltage Vgs of the transistor M1 is expressed by
또한, 기간(T2) 동안에, 발광제어선(EMIk)은 로우레벨의 신호가 인가되므로 트랜지스터(M2)는 턴온된다. 트랜지스터(M2)가 온되어 트랜지스터(M1)의 게이트-소스 전압(VGS)에 대응하는 전류(IOLED)가 유기EL 소자(OLED)의 애노드전극(D)에 공급된다. 전류(IOLED)의 크기는 수학식 3과 같다.In addition, during the period T2, the light emission control line EMIk is applied with a low level signal, so that the transistor M2 is turned on. The transistor M2 is turned on so that a current I OLED corresponding to the gate-source voltage V GS of the transistor M1 is supplied to the anode electrode D of the organic EL element OLED. The magnitude of the current I OLED is shown in
여기서, 전류(IOLED)는 유기 EL 소자(OLED)의 애노드전극(D)으로 흐르는 전 류, Vgs는 트랜지스터(M1)의 소스와 게이트 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata은 데이터 전압, β는 상수 값을 나타낸다. 수학식 4로부터 알 수 있는 바와 같이 전류(IOLED)는 데이터전압(Vdata) 및 전원(VDD)에 따라 결정되므로 구동 트랜지스터의 문턱전압의 영향을 제거할 수 있다. Here, the current I OLED is the current flowing to the anode electrode D of the organic EL element OLED, Vgs is the voltage between the source and the gate of the transistor M1, Vth is the threshold voltage of the transistor M1, Vdata. Is the data voltage and β represents a constant value. As can be seen from Equation 4, since the current I OLED is determined according to the data voltage Vdata and the power supply VDD, the influence of the threshold voltage of the driving transistor can be eliminated.
다음은 도 1의 화소 회로를 포함하는 표시패널 어레이의 화소 검사 방법에 대하여 도 3 내지 도4를 참조하여 상세하게 설명한다. Next, a pixel inspection method of the display panel array including the pixel circuit of FIG. 1 will be described in detail with reference to FIGS. 3 to 4.
일반적으로, 배면기판에 화소를 구동하기 위한 소자들과 유기EL 소자의 애노드전극이 형성되고, 이 애노드전극 위에 형성되는 발광층을 포함하는 유기EL층이 형성된다. 전면기판에는 유기EL 소자의 캐소드전극 및 캐소드전극에 전원전압(VSS)을 인가하는 전원전극선이 형성된다. 그리고, 배면기판과 전면기판은 애노드전극과 캐소드전극이 서로 대응되도록 결합되어 표시패널이 완성된다. 이와 같이 표시패널이 완성되기 전에 화소회로의 소자들 및 애노드전극이 형성된 전면기판을 표시패널 어레이라고 한다. In general, an element for driving pixels and an anode electrode of an organic EL element are formed on a rear substrate, and an organic EL layer including a light emitting layer formed on the anode electrode is formed. On the front substrate, a power electrode line for applying a power supply voltage VSS to the cathode electrode and the cathode electrode of the organic EL element is formed. The back substrate and the front substrate are combined so that the anode electrode and the cathode electrode correspond to each other to complete the display panel. As described above, the front substrate on which the elements of the pixel circuit and the anode electrode are formed before the display panel is completed is called a display panel array.
도 3은 표시패널 어레이를 개략적으로 보여주는 도면이다. 3 is a diagram schematically illustrating a display panel array.
도 3에서와 같이, 표시패널 어레이(100)는 행방향으로 뻗어 있는 n+1개의 주사선(S0, …, Sk, … Sn), 열방향으로 뻗어 있는 m개의 데이터선(D1, …, Dk, … Dm)과 2개의 주사선과 하나의 데이터선에 각각 연결된 화소회로(110)를 포함한다. 화소회로(110)는 트랜지스터들(M1 내지 M5), 커패시터들(Cst, Cvth) 및 유기EL 소자(OLED)의 애노드전극(D)만을 포함한다. As shown in FIG. 3, the display panel array 100 includes n + 1 scan lines S0,..., Sk,... Sn extending in the row direction, and m data lines D1, ..., Dk, which extend in the column direction. Dm) and a pixel circuit 110 connected to two scanning lines and one data line, respectively. The pixel circuit 110 includes only the transistors M1 to M5, the capacitors Cst and Cvth, and the anode electrode D of the organic EL element OLED.
도 4는 본 발명의 제1 실시예에 따른 화소 검사 방법에서, 한 프레임동안 표시패널 어레이에 인가되는 주사 선택신호 및 데이터신호의 파형을 보여주는 도면이다. 4 is a view illustrating waveforms of a scan selection signal and a data signal applied to a display panel array during one frame in the pixel inspection method according to the first exemplary embodiment of the present invention.
먼저, n개의 주사선(S0 ∼ Sn)에는 선택신호가 순차적으로 인가되고, 주사선에 선택신호가 인가되는 동안, 모든 데이터선에는 예를 들어 백색(full white)의 데이터신호를 인가한다. First, selection signals are sequentially applied to the n scan lines S0 to Sn, and, for example, full white data signals are applied to all data lines while the selection signals are applied to the scan lines.
구체적으로, 먼저 주사선(S0)에 선택신호가 인가되면, 표시패널 어레이의 첫째 행의 화소들(P11∼P1m)의 트랜지스터(M3)가 턴온되어 트랜지스터(M1)의 게이트 및 소스간 전압이 트랜지스터(M1)의 문턱전압(Vth)이 될 때까지 변하게 되고 커패시터(Cvth)의 노드(A)에 인가되는 전압은 전원전압(VDD)과 문턱전압(Vth)의 합이 된다. 또한, 트랜지스터(M4)도 턴온되어 커패시터(Cvth)의 노드(B)에는 전원(VDD)이 인가되어, 커패시터(Cvth)에 충전되는 전압(VCVth)은 수학식 2와 같이 트랜지스터(M1)의 문턱전압(Vth)이 된다.Specifically, when the selection signal is first applied to the scan line S0, the transistor M3 of the pixels P11 to P1m of the first row of the display panel array is turned on so that the voltage between the gate and the source of the transistor M1 becomes the transistor ( The voltage is changed until the threshold voltage Vth of M1 is reached, and the voltage applied to the node A of the capacitor Cvth becomes the sum of the power supply voltage VDD and the threshold voltage Vth. In addition, the transistor M4 is also turned on so that the power source VDD is applied to the node B of the capacitor Cvth, and the voltage V CVth charged to the capacitor Cvth is represented by
그런 다음, 발광제어선(EMI1)에 온신호가 인가됨과 동시에 주사선(S1)에 선택신호가 인가되면, 화소들(P11∼P1m)의 트랜지스터(M5)가 턴온되어 각 데이터선(D1∼Dm)에 의해 전달된 데이터전압이 노드(B)에 인가되어 수학식 2 및 수학식 3에 기초하여 트랜지스터(M1)는 소정의 전류를 출력하기 위한 상태가 된다. 다만, 발광제어선(EMI1)의 온신호에 트랜지스터(M2)도 턴온되었으나 애노드전극(D)이 플로팅상태이므로 전류를 흐르지 않는다. 한편, 주사선(S1)에 선택신호가 인가 되면, 주사선(S0)에 선택신호가 인가되는 동안의 화소들(P11∼P1m)과 마찬가지로, 화소들(P21∼P2m)의 커패시터(Cvth)에 트랜지스터(M1)의 문턱전압(Vth)이 충전된다. Then, when the ON signal is applied to the emission control line EMI1 and the selection signal is applied to the scan line S1, the transistor M5 of the pixels P11 to P1m is turned on to each of the data lines D1 to Dm. Is applied to the node B so that the transistor M1 is in a state for outputting a predetermined current based on the equations (2) and (3). However, the transistor M2 is also turned on by the ON signal of the emission control line EMI1, but since the anode electrode D is in a floating state, no current flows. On the other hand, when the selection signal is applied to the scan line S1, similarly to the pixels P11 to P1m while the selection signal is applied to the scan line S0, the transistor C is in the capacitor Cvth of the pixels P21 to P2m. The threshold voltage Vth of M1 is charged.
그 다음에, 발광제어선(EMI2)에 온신호가 인가됨과 동시에 주사선(S2)에 선택신호가 인가되면, 화소들(P21∼P2m)의 트랜지스터(M5)가 턴온되어 각 데이터선(D1∼Dm)에 의해 전달된 데이터전압이 노드(B)에 인가되어 수학식 2 및 수학식 3에 기초하여 트랜지스터(M1)는 소정의 전류를 출력하기 위한 상태가 된다. 다만, 발광제어선(EMI2)의 온신호에 트랜지스터(M2)도 턴온되었으나 애노드전극(D)이 플로팅상태이므로 전류는 흐르지 않는다. Then, when the ON signal is applied to the emission control line EMI2 and the selection signal is applied to the scan line S2, the transistor M5 of the pixels P21 to P2m is turned on to each data line D1 to Dm. Is applied to the node B so that the transistor M1 is in a state for outputting a predetermined current based on the equations (2) and (3). However, the transistor M2 is also turned on by the ON signal of the emission control line EMI2, but no current flows because the anode electrode D is in a floating state.
연속하여, 주사선(S3 ∼ Sn)에 선택신호가 순차적으로 인가되면서, 화소들(P31∼P3m) 내지 화소들(Pn1∼Pnm)도 화소들(P11∼P1m) 및 화소들(P21∼P2m)과 동일하게 동작하게 된다. Subsequently, while the selection signals are sequentially applied to the scan lines S3 to Sn, the pixels P31 to P3m to Pn1 to Pnm also have the pixels P11 to P1m and the pixels P21 to P2m. It works the same.
이와 같이, 표시패널 어레이가 한 프레임 구동된 후에, 화소들(P11∼P1m) 및 화소들(P21∼P2m)의 검사가 수행된다. 화소가 구동된 후에 구동된 상태를 유지하는 시간에 따라 한번에 검사할 수 있는 화소 행수가 결정되는데, 본 발명의 실시예에 따라 5개의 트랜지스터 및 2개의 커패시터를 포함하는 화소회로의 경우, 한 프레임이 구동된 후, 각 화소들은 2행의 화소들, 즉 화소들(P11∼P1m) 및 화소들(P21∼P2m)을 검사할 수 있는 시간만큼 구동된 상태를 유지한다. 따라서 2행씩 화소 검사를 수행한다. In this manner, after the display panel array is driven one frame, the inspection of the pixels P11 to P1m and the pixels P21 to P2m is performed. After the pixel is driven, the number of pixel rows that can be inspected at one time is determined according to the time to maintain the driven state. In the case of a pixel circuit including five transistors and two capacitors according to an embodiment of the present invention, one frame is After driving, each pixel maintains the driving state for a time capable of inspecting two rows of pixels, that is, the pixels P11 to P1m and the pixels P21 to P2m. Therefore, pixel checking is performed every two rows.
화소 검사는, 발광제어선(EMI1, EMI2)에 온신호를 인가한 상태에서 신호화소 들(P11∼P1m) 및 화소들(P21∼P2m)의 애노드전극(D)에 전자빔(e-beam)을 조사하고 이때 애노드전극(D)로부터 튕겨져 방출되는 전자량을 검출함으로써 수행된다. 그러면, 트랜지스터(M1)가 불량이 아니라면, 화소들(P11∼P1m) 및 화소들(P21∼P2m)은 구동된 상태, 즉 트랜지스터(M1)에 데이터신호와 전원전압 차에 해당하는 전류가 흐를 수 있는 채널이 형성된 상태가 유지되므로, 애노드전극(D)에 전자빔(e-beam)에 의해 조사된 전자는 트랜지스터(M2) 및 트랜지스터(M1)를 통하여 전원선(VDD)까지 확산되고, 애노드전극(D)에서 바로 튕겨져 방출되는 전자량은 작게 된다. 그러나, 애노드전극(D)에서 방출되는 전자량이 많이 검출되면 트랜지스터(M1)는 불량이라고 판단될 수 있다. In the pixel inspection, an electron beam (e-beam) is applied to the anode electrodes D of the signal pixels P11 to P1m and the pixels P21 to P2m while the on signals are applied to the emission control lines EMI1 and EMI2. Irradiation and at this time detect the amount of electrons bounced from the anode electrode D and emitted. Then, if the transistor M1 is not defective, the pixels P11 to P1m and the pixels P21 to P2m are driven, i.e., a current corresponding to the data signal and the power supply voltage flows in the transistor M1. Since the formed channel is maintained, electrons irradiated to the anode electrode D by the electron beam (e-beam) are diffused through the transistor M2 and the transistor M1 to the power supply line VDD, and the anode electrode ( The amount of electrons bounced off immediately in D) becomes small. However, when a large amount of electrons emitted from the anode electrode D is detected, the transistor M1 may be determined to be defective.
이에 더하여, 본 발명의 제1 실시예에서는 백색(full white) 데이터신호를 인가하였지만, 경우에 따라서 다른 데이터신호를 인가할 수도 있다. 또한, 인가되는 데이터신호와 애노드전극에서 검출되는 전자량의 관계에 따라 트랜지스터(M1)의 성능을 검사할 수도 있다. 예컨대, 백색 데이터신호를 인가하면, 트랜지스터(M1)는 많은 양의 전류가 흐를 수 있도록 채널이 형성되므로 애노드전극에 조사된 전자는 보다 많은 양이 빠르게 트랜지스터(M1)를 지나 확산될 수 있는 한편, 흑색 데이터신호를 인가하면, 트랜지스터(M1)는 적은 양의 전류가 흐를 수 있도록 채널이 형성되므로 애노드전극에 조사된 전자는 거의 트랜지스터(M1)를 지나 확산되지 못하고 애노드전극에서 방출되어 검출될 수 있다. In addition, although the first embodiment of the present invention applies a full white data signal, other data signals may be applied in some cases. In addition, the performance of the transistor M1 may be inspected according to the relationship between the applied data signal and the amount of electrons detected by the anode electrode. For example, when the white data signal is applied, the transistor M1 has a channel formed so that a large amount of current can flow, so that the electrons irradiated to the anode can be diffused more quickly through the transistor M1. When the black data signal is applied, the transistor M1 has a channel formed so that a small amount of current can flow, so that electrons irradiated to the anode can hardly diffuse past the transistor M1 and can be emitted and detected from the anode. .
이와 같은 본 발명의 제1 실시예에서는, 한 프레임을 구동하는 전 시간 동안, 데이터선호를 인가한다. 예컨대, 앞서 설명한 바와 같이, 제1 및 제2행의 화소 들(P11∼P1m, P21∼P2m)을 검사하기 위하여 한 프레임 구동을 하는 경우에, 주사선(S1, S2)에 선택신호가 인가되는 시간(t1)뿐만 아니라 다른 주사선(S3∼Sn)에 선택신호가 인가되는 시간(t2) 동안에도 데이터신호가 인가된다. 따라서, 표시패널 어레이의 모든 화소의 트랜지스터(M1)는 구동된 상태가 된다. In this first embodiment of the present invention, the data preference is applied for the entire time of driving one frame. For example, as described above, when one frame driving is performed to inspect the pixels P11 to P1m and P21 to P2m in the first and second rows, the time when the selection signal is applied to the scan lines S1 and S2. The data signal is applied not only during t1 but also during the time t2 when the selection signal is applied to the other scan lines S3 to Sn. Therefore, the transistors M1 of all the pixels of the display panel array are driven.
모든 화소의 트랜지스터(M1)의 게이트 노드의 전위는 데이터 전압이 인가되므로 높아진다. 이렇게 높아진 트랜지스터(M1)의 게이트 노드의 전위는, 애노드전극이 플로팅되어 있으므로 낮아지지 않고 프레임 구동이 종료된 후에도 계속 유지된다. 이 상태에서 다음 화소검사를 위한 프레임 구동이 수행되면, 트랜지스터(M1)의 게이트 노드는 현재 높아진 전위에 데이터전압이 더해져 더욱 상승하게 된다. 따라서 트랜지스터(M1)의 게이트 노드와 트랜지스터(M1)의 소스(VDD)와의 전압차가 점차 작아지거나, 심지어는 게이트전극의 전위가 소스전극의 전위보다 높아져 트랜지스터(M1)는 구동되지 않게 되고 때에 따라서는 화소 검사를 수행할 수 없게 된다.The potentials of the gate nodes of the transistors M1 of all the pixels are increased because the data voltage is applied. The potential of the gate node of the transistor M1 thus raised is not lowered because the anode electrode is floating, and is maintained even after the end of frame driving. In this state, when the frame driving for the next pixel inspection is performed, the gate node of the transistor M1 is further increased by adding a data voltage to a potential that is currently high. Therefore, the voltage difference between the gate node of the transistor M1 and the source VDD of the transistor M1 gradually decreases, or even the potential of the gate electrode becomes higher than that of the source electrode, so that the transistor M1 is not driven. Pixel inspection cannot be performed.
이러한 문제점을 해결하기 위한 본 발명의 제2 실시예에 대하여 도 4를 참조하여 설명한다. A second embodiment of the present invention for solving this problem will be described with reference to FIG.
도 5는 본 발명의 제2 실시예에 따른 화소 검사 방법에서, 한 프레임동안 표시패널 어레이에 인가되는 주사 선택신호 및 데이터신호의 파형을 보여주는 도면이다. 5 is a view illustrating waveforms of a scan selection signal and a data signal applied to a display panel array during one frame in the pixel inspection method according to the second exemplary embodiment of the present invention.
먼저, n개의 주사선(S0 ∼ Sn)에는 선택신호가 순차적으로 인가되고, 검사를 수행할 화소(Pk1~Pkm, Pk+1l~Pk+1m)가 연결된 주사선(Sk, Sk+1)에 선택신호가 인가 되는 시간(t1) 동안만, 데이터선에 백색의 데이터전압을 인가하고 그 외의 시간동안에는 백색의 데이터전압보다 높은 데이터전압, 예컨대 흑색 데이터전압을 인가한다. First, the selection signals are sequentially applied to the n scan lines S0 to Sn, and the selection signals are connected to the scan lines Sk and Sk + 1 to which the pixels Pk1 to Pkm and Pk + 1l to Pk + 1m to be inspected are connected. Only during the time t1 is applied, a white data voltage is applied to the data line, and a data voltage higher than the white data voltage, for example, a black data voltage, is applied to the data line at other times.
구체적으로, 먼저 주사선(Sk-1)에 선택신호가 인가되면, 표시패널 어레이의 첫째 행의 화소들(Pk1∼Pkm)의 트랜지스터(M3)가 턴온되어 트랜지스터(M1)의 게이트 및 소스간 전압이 트랜지스터(M1)의 문턱전압(Vth)이 될 때까지 변하게 되고 커패시터(Cvth)의 노드(A)에 인가되는 전압은 전원전압(VDD)과 문턱전압(Vth)의 합이 된다. 또한, 트랜지스터(M4)도 턴온되어 커패시터(Cvth)의 노드(B)에는 전원(VDD)이 인가되어, 커패시터(Cvth)에 충전되는 전압(VCVth)은 수학식 2와 같이 트랜지스터(M1)의 문턱전압(Vth)이 된다.Specifically, when the selection signal is first applied to the scan line Sk-1, the transistor M3 of the pixels Pk1 to Pkm in the first row of the display panel array is turned on to increase the voltage between the gate and the source of the transistor M1. The voltage is changed until the threshold voltage Vth of the transistor M1 is reached, and the voltage applied to the node A of the capacitor Cvth becomes the sum of the power supply voltage VDD and the threshold voltage Vth. In addition, the transistor M4 is also turned on so that the power source VDD is applied to the node B of the capacitor Cvth, and the voltage V CVth charged to the capacitor Cvth is represented by
그런 다음, 발광제어선(EMIk)에 온신호가 인가됨과 동시에 주사선(Sk)에 선택신호가 인가되면, 화소들(Pk1∼Pkm)의 트랜지스터(M5)가 턴온되어 각 데이터선(D1∼Dm)에 의해 전달된 데이터전압이 노드(B)에 인가되어 수학식 2 및 수학식 3에 기초하여 트랜지스터(M1)는 소정의 전류를 출력하기 위한 상태가 된다. 다만, 발광제어선(EMIk)의 온신호에 트랜지스터(M2)도 턴온되었으나 애노드전극(D)이 플로팅상태이므로 전류를 흐르지 않는다. 한편, 주사선(Sk)에 선택신호가 인가되면, 주사선(Sk-1)에 선택신호가 인가되는 동안의 화소들(Pk1∼Pkm)과 마찬가지로, 화소들(Pk+11∼Pk+1m)의 커패시터(Cvth)에 트랜지스터(M1)의 문턱전압(Vth)이 충전된다. Then, when the ON signal is applied to the emission control line EMIk and the selection signal is applied to the scan line Sk, the transistor M5 of the pixels Pk1 to Pkm is turned on to each of the data lines D1 to Dm. Is applied to the node B so that the transistor M1 is in a state for outputting a predetermined current based on the equations (2) and (3). However, the transistor M2 is also turned on by the ON signal of the emission control line EMIk, but no current flows because the anode electrode D is in a floating state. On the other hand, when the selection signal is applied to the scan line Sk, similarly to the pixels Pk1 to Pkm while the selection signal is applied to the scan line Sk-1, capacitors of the pixels Pk + 11 to Pk + 1m are applied. The threshold voltage Vth of the transistor M1 is charged at Cvth.
그 다음에, 발광제어선(EMIk+1)에 온신호가 인가됨과 동시에 주사선(Sk+1)에 선택신호가 인가되면, 화소들(Pk+11∼Pk+1m)의 트랜지스터(M5)가 턴온되어 각 데이터선(D1∼Dm)에 의해 전달된 데이터전압이 노드(B)에 인가되어 수학식 2 및 수학식 3에 기초하여 트랜지스터(M1)는 소정의 전류를 출력하기 위한 상태가 된다. 다만, 발광제어선(EMIk+1)의 온신호에 트랜지스터(M2)도 턴온되었으나 애노드전극(D)이 플로팅상태이므로 전류는 흐르지 않는다.Next, when the ON signal is applied to the emission control line EMIk + 1 and the selection signal is applied to the scan line Sk + 1, the transistor M5 of the pixels Pk + 11 to Pk + 1m is turned on. The data voltage transmitted by each of the data lines D1 to Dm is applied to the node B so that the transistor M1 is in a state for outputting a predetermined current based on the equations (2) and (3). However, the transistor M2 is also turned on by the ON signal of the emission control
이와 같이, 표시패널 어레이가 한 프레임 구동된 후에, 화소들(Pk1∼Pkm) 및 화소들(Pk+11∼Pk+1m)의 검사가 수행된다.As such, after the display panel array is driven one frame, the inspection of the pixels Pk1 to Pkm and the pixels Pk + 11 to Pk + 1m is performed.
화소 검사는, 발광제어선(EMIk, EMIk+1)에 온신호를 인가한 상태에서 화소들(Pk1∼Pkm) 및 화소들(Pk+11∼Pk+1m)의 애노드전극(D)에 전자빔(e-beam)을 조사하고 이때 애노드전극(D)로부터 튕겨져 방출되는 전자량을 검출함으로써 수행된다. 트랜지스터(M1)가 불량이 아니라면, 화소들(Pk1∼Pkm) 및 화소들(Pk+11∼Pk+1m)은 구동된 상태, 즉 트랜지스터(M1)에 데이터신호와 전원전압 차에 해당하는 전류가 흐를 수 있는 채널이 형성된 상태가 유지되므로, 애노드전극(D)에 전자빔(e-beam)에 의해 조사된 전자는 트랜지스터(M2) 및 트랜지스터(M1)를 통하여 전원선(VDD)까지 확산되고, 애노드전극(D)에서 바로 튕겨져 방출되는 전자량은 작게 된다. 그러나, 애노드전극(D)에서 방출되는 전자량이 많이 검출되면 트랜지스터(M1)는 불량이라고 판단될 수 있다. The pixel inspection is performed by applying an electron beam to the anode electrodes D of the pixels Pk1 to Pkm and the pixels Pk + 11 to Pk + 1m in a state where an ON signal is applied to the emission control lines EMIk and EMIk + 1. This is performed by irradiating an e-beam and detecting the amount of electrons bounced and emitted from the anode electrode D at this time. If the transistor M1 is not defective, the pixels Pk1 to Pkm and the pixels Pk + 11 to Pk + 1m are driven, that is, a current corresponding to the difference between the data signal and the power supply voltage is applied to the transistor M1. Since the flowable channel is formed, electrons irradiated by the electron beam (e-beam) on the anode electrode D are diffused through the transistor M2 and the transistor M1 to the power supply line VDD, and the anode The amount of electrons bounced off the electrode D immediately becomes small. However, when a large amount of electrons emitted from the anode electrode D is detected, the transistor M1 may be determined to be defective.
화소들(Pk1∼Pkm) 및 화소들(Pk+11∼Pk+1m)의 검사가 종료된 후, 화소들(Pk+21∼Pk+2m) 및 화소들(Pk+31∼Pk+3m)을 검사하기 위하여 앞서 설명한 바 와 동일하게 한 프레임 구동을 수행한 후 전자빔을 조사하여 검사한다. After the inspection of the pixels Pk1 to Pkm and the pixels Pk + 11 to Pk + 1m is finished, the pixels Pk + 21 to Pk + 2m and the pixels Pk + 31 to Pk + 3m are removed. In order to inspect, after performing one frame driving in the same manner as described above, the electron beam is examined and inspected.
이상에서 본 발명의 실시예에서는 하나의 화소회로에 5개의 트랜지스터, 2개의 커패시터를 포함하는 경우를 예로써 설명하였으나, 본 발명은 도 2에서와 같이 2개의 트랜지스터, 1개의 커패시터를 포함하는 화소회로에도 적용될 수 있다. 또한, 본 발명의 실시예에서는 화소 회로가 모두 PMOS 트랜지스터인 경우에 대하여 설명하였으나 본 발명은 화소 회로가 NMOS 트랜지스터를 포함하는 경우에도 적용될 수 있고, 발광 표시 패널 이외의 다른 표시 패널 어레이의 화소 검사에도 적용될 수 있다. 즉, 본 발명의 권리범위는 실시예와 같은 구조에 한정되는 것은 아니며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.In the above-described embodiment of the present invention, a case in which five transistors and two capacitors are included in one pixel circuit is described as an example. However, the present invention is a pixel circuit including two transistors and one capacitor as shown in FIG. Applicable to In addition, the embodiment of the present invention has been described in the case where all the pixel circuits are PMOS transistors, but the present invention can be applied to the case where the pixel circuits include NMOS transistors. Can be applied. That is, the scope of the present invention is not limited to the same structure as the embodiment, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the claims also belong to the scope of the present invention.
본 발명에 따르면, 검사 대상이 아닌 행의 화소에 높은 전압의 데이터신호를 인가함으로써 구동트랜지스터의 게이트노드의 전위가 계속하여 상승하는 것을 방지하고 초기상태로 리셋시킬 수 있어 화소 검사를 보다 용이하고 정확하게 수행할 수 있다. 또한, 본 발명에 따른 화소 검사방법을 사용함으로써 어떤 구조의 화소도 검사가 가능하다. According to the present invention, by applying a high voltage data signal to a pixel in a row that is not an inspection object, it is possible to prevent the potential of the gate node of the driving transistor from continuously rising and reset to an initial state, thereby making pixel inspection easier and more accurate. Can be done. Further, by using the pixel inspection method according to the present invention, pixels of any structure can be inspected.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040037287A KR100648669B1 (en) | 2004-05-25 | 2004-05-25 | Pixel test method for array of light emitting panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040037287A KR100648669B1 (en) | 2004-05-25 | 2004-05-25 | Pixel test method for array of light emitting panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050113701A KR20050113701A (en) | 2005-12-05 |
KR100648669B1 true KR100648669B1 (en) | 2006-11-23 |
Family
ID=37288182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040037287A KR100648669B1 (en) | 2004-05-25 | 2004-05-25 | Pixel test method for array of light emitting panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100648669B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130104563A (en) | 2012-03-14 | 2013-09-25 | 삼성디스플레이 주식회사 | Array test device and array test method for organic light emitting display device and method for manufacturing the organic light emitting display device |
KR20160005551A (en) * | 2014-07-07 | 2016-01-15 | 삼성전자주식회사 | Image forming apparatus for determining the failure of Light-emitting element array chips |
KR102470210B1 (en) * | 2018-07-27 | 2022-11-24 | 삼성디스플레이 주식회사 | Inspection system and method of inspecting a display cell using the same |
-
2004
- 2004-05-25 KR KR1020040037287A patent/KR100648669B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050113701A (en) | 2005-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101030002B1 (en) | Pixel and organic light emitting display using thereof | |
KR101862494B1 (en) | Pixel circuit, pixel, amoled display device comprising same and driving method thereof | |
US10056034B2 (en) | Organic light-emitting pixel driving circuit, driving method and organic light-emitting display device | |
KR100578813B1 (en) | Light emitting display and method thereof | |
KR100599726B1 (en) | Light emitting display device, and display panel and driving method thereof | |
US8552943B2 (en) | Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same | |
KR101030004B1 (en) | Pixel and organic light emitting display using thereof | |
KR101831368B1 (en) | Array test device and array test method for organic light emitting display device and method for manufacturing the organic light emitting display device | |
EP2216770A1 (en) | Light emitting display apparatus and method of driving the same | |
US20110063197A1 (en) | Pixel circuit and organic light emitting display apparatus including the same | |
JP2004310006A (en) | Light emitting display system and its driving method and display panel | |
KR101058107B1 (en) | Pixel circuit and organic light emitting display device using the same | |
US20090073095A1 (en) | Display device and driving method of display device | |
KR20130075429A (en) | Pixel circuit of voltage compensation type of active matrix organic light emitting diode display device | |
KR20100090527A (en) | A light emitting display device and a drinving method thereof | |
KR100599724B1 (en) | Display panel, light emitting display device using the panel and driving method thereof | |
KR100502926B1 (en) | Light emitting display device and display panel and driving method thereof | |
KR100648669B1 (en) | Pixel test method for array of light emitting panel | |
US12062331B2 (en) | OLED pixel compensation circuit, driving method and display device | |
JP2010139833A (en) | Image display device, method for driving image display device and method for manufacturing image display device | |
KR100570782B1 (en) | Light emitting display | |
KR100708837B1 (en) | Pixel test method for array of light emitting panel and deriver thereof | |
KR100761130B1 (en) | Light emitting diode and method for driving light emitting diode and the same | |
JP2009058919A (en) | Display device, driving method of the same, and method for manufacturing the same | |
KR20060014794A (en) | Inspection apparatus of display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |