KR100648565B1 - 다층 배선 구조를 갖는 반도체 장치의 제조 방법 - Google Patents
다층 배선 구조를 갖는 반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR100648565B1 KR100648565B1 KR1020067020939A KR20067020939A KR100648565B1 KR 100648565 B1 KR100648565 B1 KR 100648565B1 KR 1020067020939 A KR1020067020939 A KR 1020067020939A KR 20067020939 A KR20067020939 A KR 20067020939A KR 100648565 B1 KR100648565 B1 KR 100648565B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- wiring pattern
- wiring
- interlayer insulating
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 85
- 239000004065 semiconductor Substances 0.000 title description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 95
- 239000002184 metal Substances 0.000 claims abstract description 93
- 239000010410 layer Substances 0.000 claims abstract description 66
- 239000011229 interlayer Substances 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 238000005498 polishing Methods 0.000 claims description 26
- 239000000126 substance Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 1
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 6
- 239000010949 copper Substances 0.000 description 85
- 230000008569 process Effects 0.000 description 60
- 125000004429 atom Chemical group 0.000 description 20
- 238000005530 etching Methods 0.000 description 18
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 14
- 239000013078 crystal Substances 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 4
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229930195733 hydrocarbon Natural products 0.000 description 3
- 150000002430 hydrocarbons Chemical class 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000007652 sheet-forming process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 229940094989 trimethylsilane Drugs 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
다층 배선 구조는, 제1 층간 절연막과, 상기 제1 층간 절연막 상에 형성된 제2 층간 절연막과, 상기 제1 층간 절연막 내에 형성되며 제1 배리어 메탈막으로 측벽면 및 저면이 피복된 배선 홈과, 상기 제2 층간 절연막 내에 형성되며 제2 배리어 메탈막으로 측벽면과 저면이 피복된 비아 홀과, 상기 배선 홈을 충전하는 배선 패턴과, 상기 비아 홀을 충전하는 비아 플러그로 이루어지며, 상기 비아 플러그는 상기 배선 패턴의 표면에 컨택트하고, 상기 배선 패턴은 상기 표면에 요철을 가지며, 상기 배선 패턴은, 상기 배선 패턴 내에서 상기 표면으로부터 상기 배선 패턴 내부를 향해 연장되는 결정 입계를 따라, 상기 표면에서보다도 높은 농도로 산소 원자를 포함하는 것을 특징으로 한다.
층간 절연막, 배리어 메탈막, 비아 홀, 비아 플러그, 배선 패턴
Description
도 1a∼도 1k는, 듀얼 다마신법을 사용한 종래의 다층 배선 구조의 형성 공정을 나타내는 도면.
도 2는 종래의 다층 배선 구조에서 발생되는 결함의 발생 기구를 도시하는 도면.
도 3A, 도 3B는 종래의 다층 배선 구조에서 발생되는 결함의 발생 기구를 도시하는 다른 도면.
도 4a∼도 4c는 본 발명의 제1 실시예에 따른 다층 배선 구조의 형성 방법을 나타내는 도면.
도 5는 본 발명 제1 실시예에 따른 다층 배선 구조를 갖는 반도체 장치의 구성을 도시하는 도면.
도 6은 본 발명의 제1 실시예에 따른 다층 배선 구조에 의해 얻어지는 Cu 원자의 확산의 억제를 나타내는 도면.
도 7a∼도 7c는 본 발명의 제2 실시예에 따른 다층 배선 구조의 형성 방법을 나타내는 도면.
도 8은 본 발명의 제2 실시예에서 사용되는 CMP 장치의 구성을 도시하는 도 면.
* 도면의 주요 부분에 대한 부호 설명 *
24, 28 층간 절연막 32 메탈막
34A 배선 패턴 34a' 요철
34b 결정 입계 34g 결정립
34o 고산소 농도 영역 340 산화막
본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
미세화 기술의 진전에 수반하여, 반도체 집적 회로의 집적 밀도는 해마다 향상되고 있지만, 이러한 집적 밀도의 증대에 수반하여, 반도체 집적 회로 내에서의 배선 저항 및 배선 용량에 기인하는 배선 지연의 문제가 현재화되어 있다. 이러한 배선 지연의 문제를 감안하여, 최근에는 저저항의 Cu를 배선 패턴으로서 사용하며, 또한 저유전률의 유기막을 층간 절연막으로서 사용하는 기술이 연구되고 있다.
종래부터 Cu를 드라이 에칭에 의해 패터닝하는 유효한 방법이 알려져 있지 않기 때문에, Cu를 배선 패턴에 사용할 경우에는, 층간 절연막 내에 배선 홈 및 컨택트홀을 먼저 형성하고, 이것을 Cu로 매립하는 소위 듀얼 다마신법이 사용되고 있다. 듀얼 다마신법에서는, 컨택트홀과 배선 홈을 Cu 등의 배선 재료에 의해 매립 하고, 또한 화학 기계 연마(CMP; Chemical Mechanical Polishing)법에 의해 불필요한 부분의 배선 재료를 연마·제거함으로써 컨택트홀 및 배선 홈에 매립된, 평탄화된 배선 패턴을 형성한다. 듀얼 다마신법에 따르면, 폭이 좁은 고어스펙트비의 배선 패턴을 에칭에 의해 형성할 필요가 없으며, 또한 배선 간의 미세한 스페이스를 층간 절연막에 의해 매립할 필요도 없어서, 매우 미세화된 배선 패턴을 용이하게 형성할 수 있다. 듀얼 다마신법에 의한 다층 배선 구조의 형성은, 배선의 어스펙트비가 높아질수록, 또한 배선 총수가 증대될수록 유효하여, 초미세화 반도체 장치의 제조 코스트의 절감에 크게 기여한다.
도 1a∼도 1k는 종래의 전형적인 듀얼 다마신법에 의한 다층 배선 구조의 형성 공정을 나타낸다.
도 1a를 참조하면, 도시를 생략하는 트랜지스터 등의 활성 소자가 형성된 Si 기판(11) 상에는 절연막(11A)을 개재하여 폴리실리콘, W, Cu 등의 하층 배선 패턴(20)이 형성되어 있으며, 상기 하층 배선 패턴(20) 상에는 SiN 혹은 SiC로 이루어지는 제1 에칭 스토퍼막(22)이 플라즈마 CVD법 등의 퇴적법에 의해 형성된다. 이하의 설명은, 상기 하층 배선 패턴(20)이 Cu 배선 패턴인 경우에 대하여 행한다.
상기 에칭 스토퍼막(22) 상에는, 또한 저유전률 무기 절연막 혹은 유기 탄화수소 폴리머 등의 저유전률 유기 절연막으로 이루어지는 제1 층간 절연막(24)이 전형적으로는, 스핀 온법에 의해 형성되며, 또한 상기 층간 절연막(24) 상에는 SiN 혹은 SiC 등으로 이루어지는 제2 에칭 스토퍼막(26)이 플라즈마 CVD법에 의해 형성된다.
상기 에칭 스토퍼막(26) 상에는 제2 층간 절연막(28)이 마찬가지로 하여 형성되며, 상기 층간 절연막(28) 상에는 또한 SiN 혹은 SiC 등으로 이루어지는 제3 에칭 스토퍼막(30)이 플라즈마 CVD법 등에 의해 형성된다.
도 1a의 공정에서는 상기 에칭 스토퍼막(30) 상에 레지스트 패턴 R1이 형성되지만, 상기 레지스트 패턴 R1 내에는 레지스트 개구부 Ra가, 다층 배선 구조 내에 형성되는 제1층째의 배선 홈에 대응하여 형성된다.
다음으로 도 1b의 공정에서, 상기 레지스트 패턴 R1을 마스크에 상기 SiN막(30)에 대하여 드라이 에칭을 행하고, 상기 레지스트 개구부 Ra에 대응한 개구부를 상기 에칭 스토퍼막(30) 내에 형성한다. 또한, 상기 개구부의 형성 후, 상기 레지스트 패턴 R1을 애싱에 의해 제거하고, 상기 SiN막(30)을 마스크에 상기 층간 절연막(28)을 드라이 에칭하고, 상기 층간 절연막(28) 내에 상기 레지스트 개구부 Ra에 대응한 배선 홈(28A)을 형성한다.
다음으로 도 1c의 공정에서 상기 도 1B의 구조 상에, 상기 에칭 스토퍼막(30)을 피복하도록, 또한 상기 배선 홈(28A)을 충전하도록 레지스트막 R2를 형성하고, 또한 이것을 패터닝하여 상기 배선 홈(28A) 내에 배선 홈 내에 형성되는 비아 홀에 대응한 레지스트 개구부 Rb를 형성한다.
또한, 도 1d의 공정에서 상기 에칭 스토퍼막(26)을, 상기 레지스트 패턴 R2를 마스크에 드라이 에칭하고, 상기 레지스트 개구부 Rb에 대응한 개구부를 상기 에칭 스토퍼막(26) 내에 형성한다.
도 1d의 공정에서는, 또한 상기 층간 절연막(24)을 상기 에칭 스토퍼막(26 및 30)을 마스크로 하여 드라이 에칭함으로써, 상기 층간 절연막(24) 내에, 상기 레지스트 개구부 Rb에 대응하여, 상기 에칭 스토퍼막(22)을 노출하는 비아 홀(24A)을 형성한다.
또한, 도 1e의 공정에서 상기 비아 홀(24A)의 바닥에 노출된 에칭 스토퍼막(22)을 에칭에 의해 제거하고, 비아홀(24A)의 바닥에 Cu 배선 패턴(20)을 노출한 후, 도 1f의 공정에서 도 1e의 구조 상에 TaN막 등의 도전성 질화막을 포함하는 배리어 메탈막(32)을 스퍼터링법 등에 의해 퇴적하며, 상기 배선 홈(28A) 및 비아홀(24A)의 표면을 상기 배리어 메탈막(32) 및 시드 Cu막에 의해 피복한다.
또한, 도 1e의 구조를 형성하는 데 있어서, 먼저 비아 홀(24A)을 형성하고, 그 후에 배선 홈(28A)을 형성하는 공정을 채용하는 것도 가능하다.
다음으로, 도 1g의 공정에서 상기 배선 홈(28A) 및 비아 홀(24A)을 충전하도록 Cu층(34)을 전해 도금법에 의해 형성하고, 또한 이것을 질소 혹은 Ar 등의 불활성 분위기 속에서 열 처리함으로써 Cu층(34) 내의 결정립을 성장시켜서, 안정된 미세 구조를 형성한다.
다음으로, 도 1h의 공정에서 상기 층간 절연막(28) 상의 Cu층(34), 배리어 메탈막(32) 및 에칭 스토퍼막(30)을 화학 기계 기계 연마(CMP)에 의해 제거하고, 도 1h에 나타내는 평탄화된 구조를 얻는다. 도 1h의 구조에서는 상기 배선 홈(28A)을 충전하도록 Cu 배선 패턴(34A)이 형성되며, 또한 상기 Cu 배선 패턴(34A)으로부터 상기 비아 홀(24A)을 충전하도록 Cu 플러그(34B)가 연장된다. 상기 Cu 배선 패턴(34A)과 Cu 플러그(34B)는 제1 배선층(31)을 구성한다.
다음으로, 도 1h의 구조는 도 1I의 공정에서 H2, NH3, N2 혹은 희가스의 플라즈마에 의해 처리되며, 그 결과, 도 1h의 CMP 공정 시에 Cu 배선 패턴(34A)의 표면에 발생한 오염이 플라즈마에 의해 제거된다.
도 1i의 공정 후, 도 1j의 공정에서 도 1I의 구조 상에 상기 Cu 배선 패턴(34A)을 피복하도록, SiN 등으로 이루어지는 캡막(35)이 형성되며, 또한 이 캡막(35)을 앞의 에칭 스토퍼막(22)과 마찬가지로 사용하여 도 1a∼도 1h의 공정을 반복함으로써, 도 1k에 도시한 바와 같이, 상기 제1 배선층(31) 상에 제2 배선층(41)이 형성된 다층 배선 구조가 형성된다.
상기 캡막(35)을 형성함으로써, Cu 배선 패턴(34A)의 표면을 따른 Cu 원자의 이동이 억제되어, 상층의 배선층 형성 프로세스에 수반하여 하층 배선층 내에 발생되는 결함의 발생이, 또한 여러가지 조건 하에서의 다층 배선 구조의 사용에 수반하여 배선층 내에 발생되는 결함의 발생이 억제된다. 또한, 앞서 설명한 도 1i의 표면 처리 공정을 행함으로써, 상기 배선 패턴(34A)과 캡층(35)과의 밀착성이 향상된다. 도 1i의 공정에 의한 밀착성의 향상에 대해서는, 일본 특개 제2000-200832호 공보를 참조.
한편, 이러한 Cu 다층 배선 구조를 갖는 반도체 장치에 대하여 고온에서 통전 시험을 행한 경우, Cu 원자가 배선층 표면을 이동하여, 후에 보이드 등의 결함을 생성시키는 현상이 알려져 있다. 예를 들면, 통전 시험은 시험 시간을 단축하기 위해 400℃ 정도의 온도에서 행해지는 경우가 많은데, 이러한 시험의 결과, 도 2에 도시한 바와 같이, Cu 배선층(20) 내에 보이드 내지 결함(20X)이 형성되는 경우가 있다. 단, 도 2는 도 1K 중, 파선으로 둘러싼 부분의 확대도이다.
도 2를 참조하면, 상기 Cu 배선층(20)은 각각 결정 입계(20b)에 의해 구획된 다수의 Cu 결정립(20g)으로 구성되어 있는 것을 알 수 있다. 도시는 생략하지만, 마찬가지의 미세 구조는 Cu 플러그(34B) 내에도 형성되어 있다.
이러한 보이드(20X)의 형성은, Cu 배선층(20) 내에서 Cu 원자가 결정 입계(20b)를 따라 도면 중에 화살표로 나타낸 바와 같이 확산되며, 그 결과 형성되는 것이라고 생각할 수 있다. 마찬가지의 결함은, 배선 패턴(34A)에서도, 또한 비아 플러그(34B)에서도 생길 수 있다. 이러한 보이드의 형성은, 특히 Cu 플러그(34B)와 컨택트하고 있는 부분에 발생한 경우, 다층 배선 구조의 신뢰성에 대하여 심각한 문제로 된다.
또한, 종래, 도 1i의 플라즈마에 의한 표면 처리 공정 후, 도 1j의 캡층(35)의 퇴적에 앞서, 피처리 기판을 400℃ 정도의 온도로 가열하는 것이 행해지고 있는데, 이러한 공정에서, 도 3A, 도 3B에 도시한 바와 같이, Cu 배선 패턴(34A)의 표면에 돌기(34X)가 형성되는 경우가 있다. 단, 도 3A, 도 3B는 도 1I 중, 파선으로 둘러싼 부분의 확대 단면도 및 확대 평면도를 각각 나타낸다.
도 3a, 도 3b를 참조하면, 상기 Cu 배선 패턴(34A)은 각각 결정 입계(34b)에 의해 구획된 다수의 Cu 결정립(34g)으로 구성되어 있으며, 상기 돌기(34X)는 주로 3가지 결정 입계(34b)가 교차되는 소위 3중점에 대응하여 형성되어 있는 것을 알 수 있다.
이와 같이, 돌기(34X)는 결정 입계(34b)에 대응하여 형성되어 있으며, 이것으로부터, 돌기(34X)도 결정 입계(34b)를 따라 발생되는 Cu 원자의 이동에 의해 형성되는 것이라고 생각할 수 있다. 단, 돌기(34X)의 경우에는, 결정 입계를 따라 발생하는 Cu 원자의 이동은, Cu 배선 패턴(34A) 내에 존재하는 잔류 응력의 완화에 수반하여 발생하는 것이라고 생각된다. 이러한 돌기(34X)가 형성되면, 얇은 캡막(35)의 배리어 기능이 손상될 우려가 있어서, 다층 배선 구조의 신뢰성에 대한 심각한 문제로 된다.
따라서, 본 발명은 상기의 과제를 해결한, 새로운 유용한 반도체 장치 및 그 제조 방법을 제공하는 것을 개괄적 과제로 한다.
본 발명의 다른 보다 구체적인 과제는, 결함이 적어서 신뢰성이 높은 금속 배선 패턴을 갖는 다층 배선 구조를 제공하는 것에 있다.
본 발명의 다른 과제는, 금속 배선 패턴을 갖는 다층 배선 구조의 형성 시에, 결정 입계를 따른 금속 원자의 이동을 효과적으로 억제할 수 있는 다층 배선 구조의 제조 방법을 제공하는 것에 있다.
본 발명의 다른 과제는,
제1 층간 절연막과,
상기 제1 층간 절연막 상에 형성된 제2 층간 절연막과,
상기 제1 층간 절연막 내에 형성되며 제1 배리어 메탈막으로 측벽면 및 저면 이 피복된 배선 홈과,
상기 제2 층간 절연막 내에 형성되며 제2 배리어 메탈막으로 측벽면과 저면이 피복된 비아 홀과,
상기 배선 홈을 충전하는 배선 패턴과,
상기 비아 홀을 충전하는 비아 플러그로 이루어지며,
상기 비아 플러그는 상기 배선 패턴의 표면에 컨택트하고,
상기 배선 패턴은 상기 표면에 요철을 가지며,
상기 배선 패턴은, 상기 배선 패턴 내에서 상기 표면으로부터 상기 배선 패턴 내부를 향해 연장되는 결정 입계를 따라, 상기 표면에서보다도 높은 농도로 산소 원자를 포함하는 것을 특징으로 하는 다층 배선 구조를 제공하는 것에 있다.
본 발명의 다른 과제는,
층간 절연막 내에 배선 홈을 형성하는 공정과,
상기 배선 홈을 금속층에 의해 충전하는 공정과,
상기 금속층 중, 상기 층간 절연막의 표면 상에 퇴적한 부분을 화학 기계 연마에 의해 제거하고, 상기 배선 홈 내에 금속 배선 패턴을 형성하는 공정으로 이루어지는 다층 배선 구조의 형성 방법에서,
상기 화학 기계 연마 공정 후, 상기 금속 배선 패턴의 표면을 산화하여, 산화막을 형성하는 공정과,
상기 산화막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 다층 배선 구조의 형성 방법을 제공하는 것에 있다.
본 발명에 따르면, 층간 절연막 내의 배선 홈을 충전하도록 형성된 금속 배선 패턴 내의 결정 입계에 산소를 도입함으로써, 이러한 결정 입계를 따라 금속 배선 패턴 표면으로의 금속 원소의 확산이 억제되며, 이러한 다층 배선 구조를 갖는 반도체 장치의 동작 중, 예를 들면 통전 시험 시에 다층 배선 구조를 구성하는 금속 배선 패턴에 발생하는 보이드 등의 결함의 발생이 억제된다. 또한, 본 발명에 따르면, 상기 금속 배선 패턴 표면에 요철이, 산화막의 형성 및 제거 공정의 결과, 금속 배선 패턴 내의 결정립의 모폴로지에 대응하여 형성되며, 이것에 수반하여 금속 배선 패턴 표면을 따른 금속 원자의 확산 거리가 증대된다. 그 결과, 금속 원자의 금속 배선 패턴 외부로의, 확산에 의한 유출이 억제된다.
본 발명의 다른 과제는,
층간 절연막 내에 배선 홈을 형성하는 공정과,
상기 배선 홈을 금속층에 의해 충전하는 공정과,
상기 금속층 중, 상기 층간 절연막의 표면 상에 퇴적한 부분을 화학 기계 연마에 의해 제거하는 공정과,
상기 화학 기계 연마 공정 후, 상기 금속층을 열 처리하는 공정과,
상기 열 처리 공정 후, 상기 금속 배선층의 표면을 평탄화하는 공정을 포함하는 것을 특징으로 하는 다층 배선 구조의 형성 방법을 제공하는 것에 있다.
본 발명에 따르면, 화학 기계 연마를 행한 후의 상태에서 금속층을 열 처리함으로써, 상기 금속층 내에 잔류하고 있는 응력이 효과적으로 완화된다. 이러한 응력의 완화에 수반하여 상기 금속층의 표면에는 금속 원자의 스트레스 마이그레이 션에 의해 먼저 도 3a, 도 3b에서 설명한 바와 같은 돌기가 형성되는 경우가 있지만, 본 발명에서는 그 후에 금속층의 표면을 평탄화함으로써, 이러한 돌기가 제거되고, 그 결과, 표면이 평탄화되고, 또한 응력이 완전히 완화된 금속층 혹은 금속 배선 패턴을 얻을 수 있다. 특히, 상기 열 처리를, 상기 화학 기계 연마의 결과, 상기 배선 홈 내에 금속 배선 패턴이 형성된 상태에서 행한 경우에는, 그 후의 평탄화 공정은 단순히 배리어 메탈막을 층간 절연막 표면으로부터 제거할 뿐인 근소한 연마 처리로 충분하며, 평탄화 공정에 의해 금속 배선 패턴 내에 다시 잔류 응력이 도입되는 것을 효과적으로 피할 수 있다. 이러한 금속층 내의 잔류 응력은, 예를 들면 도 1g의 Cu층(34)의 경우, 재결정화 및 결정립 성장을 위해 행해지는 열 처리 결과, Cu층(34)의 전체로서는 완화되어 있지만, 이러한 두꺼운 Cu층(34)이 형성된 상태에서 열 처리를 행한 것만으로는, Cu층(34)의 내부에는 국소적인 잔류 응력이 존재하고 있다고 생각된다. 또한, 도 1H의 화학 기계 연마 시에도, 상기 금속 배선 패턴 내에 새롭게 잔류 응력이 도입될 가능성이 있다. 본 발명은, 이러한 종래의 문제점을 해결한다.
본 발명의 그 밖의 특징 및 이점은, 이하에 도면을 참조하면서 행하는 발명의 상세한 설명으로부터 분명해질 것이다.
〈발명을 실시하기 위한 최량의 형태〉
이하, 본 발명의 제1 실시예를 설명한다.
본 실시예에서는 최초로, 먼저 설명한 도 1a∼도 1h의 공정을 행하고, 도 1h에 도시한 바와 같이, 층간 절연막(28) 내에 배리어 메탈막(32)을 개재하여 Cu 배 선 패턴(34A)이 형성되며, 또한 층간 절연막(24) 내에 배리어 메탈막(32)을 개재하여 Cu 플러그(34B)가 형성된 구조가 얻어진다.
단, 본 실시예에서는, 상기 층간 절연막(24 및 28)으로서, 예를 들면 다우 케미컬사로부터 등록 상표 SiLK로서 시판되고 있는 저유전률 방향족 탄화수소 폴리머를 사용하며, 또한 상기 에칭 스토퍼막(22)으로서, 플라즈마 CVD법에 의해 형성한 SiC막을 사용한다. 플라즈마 CVD법에 의한 SiC막의 성막은, 예를 들면 트리메틸 실란을 원료로 사용하며, 약 400℃의 기판 온도에서 50∼700W의 고주파 파워를 공급하면서 실행하는 것이 바람직하다. 또한, 상기 배리어 메탈막(32)으로서는, 두께가 10∼20㎚ 정도의 TaN막과 Ta막을 적층한 통상의 배리어 메탈막을 사용할 수 있다. 이들 배리어 메탈막은 스퍼터링법 혹은 반응성 스퍼터링법에 의해 형성할 수 있다.
물론, 상기 층간 절연막(28)으로서는 유기 탄화수소 폴리머막 이외에도, 유기 SOG막, HSQ(hydrogen silsesquioxane) 등의 무기 실로키산막, MSQ(methyl silsesquioxane) 등의 유기 실로키산막, 또한 저유전률 다공질막, 혹은 종래의 SiO2막을 사용하는 것도 가능하다. 또한, 상기 배리어 메탈막(32)으로서는 Ti막 혹은 TiN막을 사용하는 것도 가능하다.
도 4a는, 도 1H의 상태에서의, 상기 Cu 배선 패턴(34A)의 파선으로 둘러싼 표면 부분을 확대하여 도시하는 도면이다.
도 4a를 참조하면, Cu 배선 패턴(34A)은 앞서 도 3a, 도 3b에서 설명한 바와 같이, 입계(34b)에 의해 구획된 다수의 Cu 결정립(34g)으로 구성되어 있으며, CMP 공정에 의해 평탄화된 주면(34a)을 갖고 있는 것을 알 수 있다.
본 실시예에서는 도 1h의 공정 후, 도 1I의 공정 전에, 도 1h의 구조에 대하여 산소 플라즈마 처리를 행하고, 도 4b에 도시한 바와 같이, 상기 Cu 배선 패턴(34A)의 표면(34a)에 산화막(34O)을 형성한다.
본 실시예에서는 상기 산화 처리는, 피처리 기판을 처리 용기 내에서 실온으로 유지하고, 13.3㎩(0.1Torr)의 압력 하에서, 50-100W의 고주파 플라즈마를 공급함으로써 행한다. 그 때, 상기 처리 용기 내에 산소 가스를 약 100SCCM의 유량으로 공급함으로써, 상기 Cu 배선 패턴(34A)의 표면(34a)에 Cu의 산화막(34O)을 형성한다. 예를 들면, 상기 플라즈마 산화 처리를 5분 동안 행함으로써, 상기 산화막(34O)을 25.4㎚의 평균 막 두께로 형성할 수 있다. 또한, 이 플라즈마 산화 처리를 2분 동안 행한 경우에는, 상기 산화막(34O)을 11㎚의 평균막 두께로 형성할 수 있다.
이와 같이 하여 형성된 산화막(34O)은 CuO 혹은 Cu2O, 혹은 CuO와 Cu2O의 혼합물로 이루어지며, 결정 입계(34b)에 대응하여 막 두께가 변화되는 것을 특징으로 한다. 또한, 이러한 산화막(34O)의 형성에 수반하여, 산소 원자가 상기 표면(34a)으로부터 결정 입계를 따라 Cu 배선 패턴(34A)의 내부에 침입하여, 그 결과, 특히 상기 표면(34a)으로부터 내부로 연속하여 연장되는 결정 입계(34b)에는, 산소 농도가 높은 영역(34o)이 형성된다. 이러한 고산소 농도 영역(34o)에서도 산소는 CU 결정(34g)을 구성하는 Cu 원자와 결합하며, 하나 내지 여러 원자층 정도의 CuO 혹은 Cu2O로 이루어지는 산화막을 형성하고 있는 것으로 생각된다.
본 실시예에서는, 도 4b의 공정 후, 도 1i의 공정 대신 도 4c의 공정을 행하고, NH3 플라즈마 혹은 수소 플라즈마를 사용하여 상기 산화막(34O)을 제거한다.
예를 들면, 이러한 산화막 제거 공정은, 피처리 기판을 처리 용기 내에서 400℃의 온도로 유지하고, 240㎩(1.8Torr)의 압력 하에서, 200W의 고주파 플라즈마를 공급함으로써 행한다. 그 때, 상기 처리 용기 내에 NH3 가스를 4000SCCM의 유량으로 공급함으로써, 상기 산화막(34O)은 플라즈마 여기된 수소 래디컬과의 반응에 의해 제거되고, 그 결과, 도 4c에 도시한 바와 같이, Cu 배선 패턴(34A)의 표면에는, 상기 결정립(34g)에 대응한 요철(34a')이 형성된다. 도 4c에 도시한 바와 같이, 이와 같이 상기 산화막(34O)을 제거한 후에도, 상기 결정 입계에 형성된 산화막(34o)은 잔류한다. 덧붙여서, 도 4c의 산화막 제거 공정은 NH3 가스 대신 수소 가스를 공급함으로써 행하는 것도 가능하다.
덧붙여서, 먼저 종래 기술에 관련하여 설명한 도 1i의 공정은, 일본 특개평 제2000-200832호 공보 등에서 Cu 배선층 상에 SiN이나 SiC 등의 무기 배리어막을 형성할 때에, Cu 배선층 표면을 H2, N2, NH3 혹은 희가스 등의 비산화성 플라즈마 분위기에 노출시킴으로써 오염을 제거하여, 상기 무기 배리어층과 Cu 배선 홈과의 밀착성을 향상시키기 위해 설치되어 있는 것이지만, 도 4c의 공정은, 앞의 도 4B의 공정에서 형성된 산화막(34O)의 제거를 위해 설치되는 것이며, 동일한 NH3 플라즈마 혹은 수소 플라즈마를 사용하다고 하여도, 프로세스의 사정은 종래의 것과는 상이하다는 것에 주의해야 한다.
도 4c의 공정 결과, 상기 Cu 배선 패턴(34A)의 표면에는, 상기 표면에 도달하고 있는 결정 입계의 부분을 제외하고, 산소 원자는 존재하지 않는다. 그러나, 도 4c의 구조는 Cu 배선 패턴(34A)의 표면에 산소가 존재하지 않는 경우만을 나타내는 것은 아니며, 상기 표면에서의 산소 농도가 상기 결정 입계 내에서의 산소 농도보다도 낮은 상태도 나타내고 있다.
도 4c의 공정 후, 앞서 설명한 것과 마찬가지로, 도 1j 이후의 공정이 실행되어, 도 5에 도시하는 다층 배선 구조가 얻어진다. 단, 본 실시예에서는, 상기 배선 패턴(34A)의 표면에 요철(34a')이 형성되며, 또한 상기 결정 입계(34b) 중, 상기 표면(34a')이 배선 패턴(34A) 내부를 향해 연장되는 부분에는, 산소 원자 농도가 높은 산화막(34o)이 형성되어 있다.
본 실시예에서는 이와 같이 상기 배선 패턴(34A)의 표면에 요철(34a')이 존재하기 때문에 배선 패턴(34A)의 표면을 통해 Cu 원자가 이동할 때에 확산 거리가 증대되고, 그 결과, 배선 패턴(34A)의 표면을 따른 Cu 원자의 이동이 억제된다.
또한, 도 6에 도시한 바와 같이, 본 실시예에서는 상기 배선 패턴(34A)의 표면 근방에서 결정 입계에 산화막 내지 고산소 농도 영역(34o)이 형성되어 있기 때문에 이들 영역에서는 Cu 원자가 산소 원자에 의해 패터닝되며, 표면으로의 Cu 원 자의 확산이 효과적으로 억제된다. 그 결과, 이러한 다층 배선 구조를 갖는 반도체 장치를 동작시킨 경우, 혹은 통전 시험을 행한 경우 등에서 발생하고 있었던, 도 2에서 설명한 보이드 형성의 문제가 해소된다.
덧붙여서, 본 실시예에서 상기 산화 처리는 플라즈마 산화 처리로 하였지만, 이것을 산소 분위기 속에서의 급속 열처리에 의해 행하는 것도 가능하다. 단, 산소의 침입이 결정 입계(34o)를 따라 배선 패턴(34A)의 내부 깊은 곳까지 발생한 경우에는, 배선 패턴(34A)의 전기 저항이 증대되기 때문에, 상기 산화막(34O)의 형성은, 30㎚ 이하, 예를 들면 앞에서 설명한 바와 같이 25.4㎚ 정도 혹은 그 이하에서 멈추게 하는 것이 바람직하다.
이와 같이 하여 처리한 배선 패턴(34A)의 표면 상태를 주사형 전자 현미경(SEM)에 의해 검사하였을 때, 도 2에서 설명한 보이드(20X)의 비율이, 이러한 처리를 행하지 않은 비교 대조예에 비해, 면적비에서 60% 저감되어 있는 것이 확인되어 있다.
[제2 실시예]
다음으로, 본 발명의 제2 실시예에 따른 다층 배선 구조의 형성 공정을 설명한다.
본 실시예에서는 최초로, 앞서 설명한 도 1a∼도 1g의 공정을 행하고, 도 1G에 도시한 바와 같이, 상기 배리어 메탈막(32) 상에, 상기 도 1F의 배선 홈(28A) 및 비아 홀(24A)을 충전하도록 Cu층(34)이 전해 도금법 등에 의해 형성된다.
앞서서도 설명한 바와 같이, 본 실시예에서도 상기 층간 절연막(24 및 28)으 로서는, 예를 들면 다우 케미컬사로부터 등록 상표 SiLK로서 시판되고 있는 저유전률 방향족 탄화수소 폴리머가 사용되며, 또한 상기 에칭 스토퍼막(22)으로서, 플라즈마 CVD법에 의해 형성한 SiC막이 사용된다. 또한, 배리어 메탈막(32)으로서는 TaN막과 Ta막을 적층한 통상의 배리어 메탈막이 사용된다.
또한, 본 실시예에서도 상기 층간 절연막(28)으로서는, 유기 탄화수소 폴리머막 이외에도, 유기 SOG막, HSQ(Hydrogen silsesquioxane) 등의 무기 실로키산막, MSQ(methyl silsesquioxane) 등의 유기 실로키산막, 또한 저유전률 다공질막, 혹은 종래의 SiO2막을 사용하는 것도 가능하다. 또한, 상기 배리어 메탈막(32)으로서는 Ti막 혹은 TiN막을 사용하는 것도 가능하다.
본 실시예에서는 도 1g의 공정 후, 도 7a의 공정이 실행되며, 상기 배리어 메탈막(32) 상에 퇴적하고 있는 Cu층(34)이, 상기 배리어 메탈막(32)을 스토퍼로 하여, CMP법에 의해 제거된다.
앞서도 설명한 바와 같이, 도 1g의 공정에서 상기 Cu층(34)을 재결정시키는 열 처리가 행해지고 있더라도, 상기 Cu층(34)의 내부에는 국소적인 잔류 응력이 잔류하고 있을 가능성이 있으며, 또한 도 1h의 CMP 공정에서 상기 Cu층(34) 내에는 새롭게 응력이 축적될 가능성이 있다. 즉, 도 7A의 상태에서는, 상기 Cu 배선 패턴(34A) 내에 실질적인 잔류 응력이 존재할 가능성이 있으며, 이러한 잔류 응력이 앞서 도 3A, 도 3b에서 설명한 Cu 원자의 계면 확산에 의한 결함(34X)의 발생을 가져온다고 생각된다.
따라서, 본 실시예에서는 상기 도 7a의 공정에 계속해서 도 7b의 공정을 행하고, 도 7a의 구조를 불활성 분위기 속에서, 250℃ 이상, 400℃ 이하의 온도에서 열 처리한다. 예를 들면, 이러한 열 처리를 대기압의 질소 분위기 속에서 10분 정도 행함으로써, 상기 Cu 배선 패턴(34A) 내에는 응력 완화가 발생하며, 이것에 수반하는 Cu 원자의 확산 결과, 도 7b에 도시한 바와 같이, 상기 Cu 배선 패턴(34A) 상에는, 앞서 도 3a, 도 3b에서 설명한 것과 마찬가지의 돌기(34X)가 형성된다. 이러한 돌기(34X)는, 일반적으로 1㎛ 이하의 높이를 갖고 있다.
다음으로, 도 7b의 공정에서 상기 SiC막(30)을 스토퍼로 하여 CMP 공정을 행하고, 상기 SiC막(30) 상의 배리어 메탈막(32) 및 SiC막(30)을 제거한다. 이 공정에 의해, 상기 Cu 배선 패턴(34A)의 표면도 연마에 의해 평탄화되며, 그 결과, 도 7c에 도시한 바와 같이, 상기 돌기(34X)는 제거된다.
도 7c의 공정 후, 도 1I의 클리닝 공정에서 상기 Cu 배선 패턴(34A) 표면의 불순물이 제거되며, 또한 도 1j 이후의 공정을 행함으로써, 도 1k에 나타내는 구조의 다층 배선 구조를 갖는 반도체 장치가 얻어진다.
도 7c의 CMP 공정에서는 상기 Cu 배선 패턴(34A) 내에 연마에 수반되는 응력이 축적될 가능성은 있지만, 상기 배리어 메탈막(32) 및 SiC막(30)은 모두 합해도 100㎚ 미만의 막 두께밖에 갖고 있지 않기 때문에, 이러한 연마 공정을 행하여도, 상기 Cu 배선 패턴(34A) 내에 실질적인, 즉 열 처리에 의해 돌기(34X)가 형성되는 것과 같은 응력이 축적되지 않는다.
이와 같이 본 실시예에 따르면, 상기 배선 패턴(34A) 및 비아 플러그(34B) 내에 잔류 응력이 없는 배선 구조를, 다마신 기법 혹은 듀얼 다마신법에 의해 형성할 수 있다. 본 실시예의 싱글 다마신법으로의 확장은 자명하므로, 그 설명을 생략한다.
도 8은, 본 실시예에서 사용되는 CMP 장치(100)의 구성을 도시한다. 단, 도시한 CMP 장치(100)는 본 실시예에 필수적인 것은 아니며, 다른 장치에 의해 본 실시예를 실시하는 것도 가능하다.
도 8을 참조하면, CMP 장치(100)는 베이스(101) 상에 웨이퍼 카세트(102A∼102C)를 유지하는 웨이퍼 카세트 유지부(102)와, 상기 웨이퍼 카세트 유지부(102) 내의 웨이퍼를 교환하는 웨이퍼 반송 유닛(103)을 구비하고, 또한 상기 웨이퍼 반송 유닛(103)과의 사이에서 웨이퍼를 교환하는 연마 플라텐 유닛(104 및 105)을 구비하고 있다. 이 중, 연마 플라텐 유닛(104)은 Cu층의 CMP에 사용되며, 또한 연마 플라텐 유닛(105)은 배리어 메탈층의 CMP에 사용된다.
또한, 상기 베이스(101) 상에는 상기 연마 플라텐(104, 105)에 의해 연마된 웨이퍼를 세정하는 세정 유닛(106)과, 도 7b의 열 처리 공정을 행하기 위한 로(107)가 설치되어 있다.
따라서, 도 1g의 상태의 피처리 기판이 상기 웨이퍼 카세트 유지부(102) 내의 웨이퍼 카세트(102A∼102C) 중 어느 하나에 의해 유지되면, 상기 웨이퍼 반송 유닛(103)이 이것을 연마 플라텐 유닛(104)으로 반송하여, 상기 Cu층(34)이 연마된다. 상기 연마 플라텐 유닛(104)에서의 CMP 공정의 결과, 도 7a의 구조의 시료가 얻어지며, 이것이 상기 세정 유닛(106)에서의 세정 후, 상기 웨이퍼 반송 유 닛(103)을 통해 로(107)로 보내진다.
로(107)에서는 도 7b에서 설명한 열 처리 공정이 행해지며, 얻어진 시료는 상기 웨이퍼 반송 유닛(103)을 통해 연마 플라텐(105)에 보내진다.
연마 플라텐(105)에서는 도 7c의 CMP 공정이 행해지며, 얻어진 시료는 상기 세정 유닛(106)에 의해 세정된 후, 상기 웨이퍼 카세트 유지부(102)로 복귀된다. 또한, 웨이퍼 반송 유닛(103)에는, 연마 플라텐(104 및 105)에서 처리되고 순수가 부착한 웨이퍼를 반송하는 웨트 유닛과, 웨이퍼 카세트(102A∼102C), 세정 유닛(106) 및 로(107)로부터 보내지는 건조 상태의 웨이퍼를 반송하는 드라이 유닛이 포함된다.
도 8의 CMP 장치(100)를 사용함으로써, 도 7a∼도 7c의 공정을 매엽 프로세스에 의해, 다른 공정과 협동하면서 효율적으로 실행할 수 있다.
덧붙여서, 도 8의 CMP 장치(100)에서 베이스 상에 로(107)가 설치되어 있지 않은 경우에는, 연마 플라텐(104)에서 처리된 도 7A의 상태의 시료를 외부의 로에 반송함으로써, 원하는 처리를 행하는 것이 가능하다.
덧붙여서, 본 실시예에서는 도 7b의 열 처리 공정을, 대기압의 질소 분위기 속에서 행하는 예를 설명하였지만, 상기 질소 분위기에 비산화성 가스, 예를 들면 수소 가스를 첨가하는 것도 가능하다. 또한, 이 열 처리를 133×10-5㎩(10-5Torr) 이하의 진공 분위기에서 행하는 것도 가능하다. 상기 열 처리 공정의 온도가 250℃보다도 낮은 경우에는, 도 7b의 공정에서 충분한 응력의 완화가 달성되지 않아 서, 상기 Cu 배선 패턴(34A) 내에 응력이 잔류한다. 한편, 상기 열 처리 공정의 온도가 500℃를 초과하면, 특히 층간 절연막으로서 저유전률 유기 절연막를 사용하고 있는 경우, 층간 절연막이 열 처리에 견딜 수 없게 된다. 이 때문에, 도 7b의 공정에서의 열 처리는, 250℃∼400℃의 범위의 온도로 행하는 것이 바람직하다.
또한, 본 실시예에서 Cu 배선 패턴(34A)을 형성한 경우, 도 7c의 구조에 대하여 앞의 실시예의 산화 처리 및 산화막 제거 처리를 행하는 것도 가능하다.
또한, 이상의 각 실시예에서 Cu 배선 패턴(34A)은 구리 합금이어도 된다.
이상, 본 발명을 바람직한 실시예에 대하여 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 요지 내에서 여러가지 변형·변경이 가능하다.
본 발명에 따르면, 층간 절연막 내의 배선 홈을 충전하도록 형성된 금속 배선 패턴 내의 결정 입계에 산소를 도입함으로써, 이러한 결정 입계를 따른 금속 배선 패턴 표면으로의 금속 원소의 확산이 억제되며, 이러한 다층 배선 구조를 갖는 반도체 장치의 동작 중, 예를 들면 통전 시험 시에 다층 배선 구조를 구성하는 금속 배선 패턴에 발생하는 보이드 등의 결함의 발생이 억제된다. 또한, 본 발명에 따르면, 상기 금속 배선 패턴 표면에 요철이, 산화막의 형성 및 제거 공정의 결과, 금속 배선 패턴 내의 결정립의 모폴로지에 대응하여 형성되며, 이것에 수반하여 금속 배선 패턴 표면을 따른 금속 원자의 확산 거리가 증대된다. 그 결과, 금속 원자의 금속 배선 패턴 외부로의, 확산에 의한 유출이 억제된다.
또한, 본 발명에 따르면, 화학 기계 연마를 행한 후의 상태에서 금속층을 열 처리함으로써, 상기 금속층 내에 잔류하고 있는 응력이 효과적으로 완화된다. 이러한 응력의 완화에 수반하여 상기 금속층의 표면에는 금속 원자의 스트레스 마이그레이션에 의해 앞서 도 3a, 도 3b에서 설명한 바와 같은 돌기가 형성되는 경우가 있지만, 본 발명으로서는 그 후에 금속층의 표면을 평탄화함으로써, 이러한 돌기가 제거되고, 그 결과, 표면이 평탄화되며, 또한 응력이 완전히 완화된 금속층 혹은 금속 배선 패턴을 얻을 수 있다. 특히, 상기 열 처리를, 상기 화학 기계 연마의 결과, 상기 배선 홈 내에 금속 배선 패턴이 형성된 상태에서 행한 경우에는, 그 후의 평탄화 공정은 단순히 배리어 메탈막을 층간 절연막 표면으로부터 제거할 뿐인 근소한 연마 처리로 충분하며, 평탄화 공정에 의해 금속 배선 패턴 내에 다시 잔류 응력이 도입되는 것을 효과적으로 피할 수 있다. 이러한 금속층 내의 잔류 응력은, 예를 들면 도 1g의 Cu층(34)의 경우, 재결정화 및 결정립 성장을 위해 행해지는 열 처리의 결과, Cu층(34)의 전체로서는 완화되어 있지만, 이러한 두꺼운 Cu층(34)이 형성된 상태에서 열 처리를 행한 것만으로는, Cu층(34)의 내부에는 국소적인 잔류 응력이 존재하고 있다고 생각된다. 또한, 도 1h의 화학 기계 연마 시에도, 상기 금속 배선 패턴 내에 새롭게 잔류 응력이 도입될 가능성이 있다. 본 발명은 이러한 종래의 문제점을 해결할 수 있다.
Claims (3)
- 층간 절연막 내에 배선 홈을 형성하는 공정과,상기 배선 홈을 금속층에 의해 충전하는 공정과,상기 금속층 중, 상기 층간 절연막의 표면 상에 퇴적한 부분을 화학 기계 연마에 의해 제거하는 공정과,상기 화학 기계 연마 공정 후, 상기 금속층을 열 처리하는 공정과,상기 열 처리 공정 후, 상기 금속 배선층의 표면을 평탄화하는 공정을 포함하는 다층 배선 구조의 형성 방법.
- 제1항에 있어서,상기 배선 홈을 상기 금속층에 의해 충전하는 공정은, 상기 층간 절연막의 상주면 및 상기 배선 홈의 표면을 배리어 메탈막으로 피복하는 공정과, 상기 금속층을 상기 배리어 메탈막 상에 퇴적하는 공정으로 이루어지며,상기 화학 기계 연마 공정은, 상기 층간 절연막 상의 상기 배리어 메탈막을 스토퍼로 하여 실행되는 다층 배선 구조의 형성 방법.
- 제1항에 있어서,상기 배선 홈을 상기 금속층에 의해 충전하는 공정은, 상기 층간 절연막의 상주면 및 상기 배선 홈의 표면을 배리어 메탈막으로 피복하는 공정과, 상기 금속 층을 상기 배리어 메탈막 상에 퇴적하는 공정으로 이루어지며,상기 화학 기계 연마 공정은, 상기 층간 절연막 상의 상기 배리어 메탈막을 스토퍼로 하여 실행되며,상기 평탄화 공정은, 상기 금속층 및 상기 배리어 메탈막을, 상기 층간 절연막의 상기 상주면이 노출될 때까지 연마하는 별도의 화학 기계 연마 공정으로 이루어지는 다층 배선 구조의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020067020939A KR100648565B1 (ko) | 2006-10-09 | 2002-12-26 | 다층 배선 구조를 갖는 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020067020939A KR100648565B1 (ko) | 2006-10-09 | 2002-12-26 | 다층 배선 구조를 갖는 반도체 장치의 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057002826A Division KR100698427B1 (ko) | 2005-02-18 | 2002-12-26 | 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060109361A KR20060109361A (ko) | 2006-10-19 |
| KR100648565B1 true KR100648565B1 (ko) | 2006-11-30 |
Family
ID=37615674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067020939A KR100648565B1 (ko) | 2006-10-09 | 2002-12-26 | 다층 배선 구조를 갖는 반도체 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100648565B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022027077A1 (de) * | 2020-08-03 | 2022-02-10 | Rübig Gesellschaft M.B.H. & Co. Kg. | Verfahren zur herstellung einer antimikrobiellen beschichtung |
-
2002
- 2002-12-26 KR KR1020067020939A patent/KR100648565B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022027077A1 (de) * | 2020-08-03 | 2022-02-10 | Rübig Gesellschaft M.B.H. & Co. Kg. | Verfahren zur herstellung einer antimikrobiellen beschichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060109361A (ko) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7416985B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication method thereof | |
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| US7226853B2 (en) | Method of forming a dual damascene structure utilizing a three layer hard mask structure | |
| KR100516337B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US7208404B2 (en) | Method to reduce Rs pattern dependence effect | |
| US9985089B2 (en) | Vertical MIM capacitor | |
| US20040253809A1 (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
| US7314827B2 (en) | Method of manufacturing semiconductor device | |
| US7091612B2 (en) | Dual damascene structure and method | |
| KR100590203B1 (ko) | 반도체 장치의 금속 패턴 형성 방법 | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| US7172963B2 (en) | Manufacturing method of semiconductor integrated circuit device that includes chemically and mechanically polishing two conductive layers using two polishing pads that have different properties | |
| KR100648565B1 (ko) | 다층 배선 구조를 갖는 반도체 장치의 제조 방법 | |
| KR100698427B1 (ko) | 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| JP2005340460A (ja) | 半導体装置の形成方法 | |
| US7572717B2 (en) | Method of manufacturing semiconductor device | |
| US6927160B1 (en) | Fabrication of copper-containing region such as electrical interconnect | |
| JP2005340601A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100657166B1 (ko) | 구리 금속 배선의 형성 방법 | |
| US20230045140A1 (en) | Barrier Schemes for Metallization Using Manganese and Graphene | |
| KR100476707B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2005340604A (ja) | 半導体装置の製造方法 | |
| JP4643975B2 (ja) | 半導体装置の製造方法 | |
| KR100645930B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| JP4499487B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121023 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131022 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161019 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181018 Year of fee payment: 13 |