[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100638655B1 - 집적된 고주파 능력을 구비한 다중 칩 모듈 - Google Patents

집적된 고주파 능력을 구비한 다중 칩 모듈 Download PDF

Info

Publication number
KR100638655B1
KR100638655B1 KR1020040101410A KR20040101410A KR100638655B1 KR 100638655 B1 KR100638655 B1 KR 100638655B1 KR 1020040101410 A KR1020040101410 A KR 1020040101410A KR 20040101410 A KR20040101410 A KR 20040101410A KR 100638655 B1 KR100638655 B1 KR 100638655B1
Authority
KR
South Korea
Prior art keywords
substrate
chip module
active circuit
ceramic layer
high frequency
Prior art date
Application number
KR1020040101410A
Other languages
English (en)
Other versions
KR20060062542A (ko
Inventor
배효근
변우진
김남흥
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040101410A priority Critical patent/KR100638655B1/ko
Priority to CNB2005101028931A priority patent/CN100463170C/zh
Publication of KR20060062542A publication Critical patent/KR20060062542A/ko
Application granted granted Critical
Publication of KR100638655B1 publication Critical patent/KR100638655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

고용량의 수동 부품을 기판 내에 내재화시키기 용이하고, 우수한 기계적 특성을 구현할 수 있는 다중 칩 모듈을 개시한다. 본 발명에 따른 다중 칩 모듈은, 내부에 고유전율의 세라믹층이 삽입된 유기물계 적층 기판과; 상기 기판에 결합되어 복수의 고주파/중간주파 기능을 실행하도록 구성된 적어도 하나의 고주파/중간주파 능동회로 칩과; 상기 기판에 결합된 수동 소자를 포함한다.
다중 칩 모듈, MCM, 고유전율, 세라믹

Description

집적된 고주파 능력을 구비한 다중 칩 모듈{MULTIPLE CHIP MODULE HAVING INTEGRATED RF CAPABILITY}
도 1은 종래의 다중 칩 모듈의 개략 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 다중 칩 모듈의 개략 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 다중 칩 모듈의 개략 사시도이다.
도 4는 본 발명의 일 실시형태에 따른 다중 칩 모듈에 이용될 수 있는 인쇄 인덕터 부품의 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
150a, 150b: 능동회로 칩 151: 칩 리드
154a, 154b, 154c: 관통 비아 155, 190, 195, 1020: 비아
156, 157: 커패시터 전극 159, 1010: 와이어 본드
160: 기판 162a, 162b: 리드 접촉 패드
165, 166: 도전성 패드 170: 다이 어태치 패드
201: 고유전율 세라믹층 180: 와이어 접촉 패드
220: 수동 부품 230: 표면 실장 패드
250: 금속 두껑 1060: 인덕터 본체
본 발명은 다중 칩 모듈에 관한 것으로, 특히 고용량의 내장용 커패시터를 구현할 수 있고, 높은 굴곡 탄성율로 우수한 기계적 특성을 나타낼 수 있으며, 복수의 고주파 기능을 실현할 수 있는 다중 칩 모듈에 관한 것이다.
다중 칩 모듈(Multiple Chip Module; MCM)은 상호접속 기판에 결합된 다수의 노출 및/또는 패키지화된 집적회로 칩과 다수의 수동 부품, 예컨대 저항, 커패시터, 인덕터 등을 포함할 수 있는 독립된 전자 패키지 소자이다. 이러한 MCM은 수개의 노출 능동회로 칩 및 다른 구성요소를 구비한 다층 상호 기판으로 구성된다. 현재, MCM은 칩 부품의 소형화가 한계에 이르면서, 종래 방식으로 실장하던 수동 부품이나 능동회로 칩을 노출 다이 상태에서 와이어 본드를 이용하여 결선하거나, 기판 내부에 구현 또는 매립하여 부품 실장 면적을 줄이고 있다. 또한, 기판에 실장되는 부품 수의 감소로 소형화를 이루고, 조립 비용이 감소되며, 와이어 본드와 수동 부품의 내재화로 배선 길이 및 접속 수가 감소하고 있다. 이러한 MCM을 고주파에 응용함으로써 고주파 신뢰성이 향상되고 있는 추세이다.
종래에는, 고주파/중간주파의 MCM을 구현하기 위해, 단일 또는 복수의 능동회로 칩과 여러가지 수동 부품을 하나의 적층 유기 기판(또는 하나의 세라믹 기판) 의 단일 재료로 된 단일 상호 접속 기판을 사용하고 있다. 이러한 종래의 MCM에 있어서는, 기판으로서 적층 유기 기판을 사용할 경우에는, 재료의 유전율이 낮아서 커패시터와 같은 용량성 부품을 내재화시키기가 어렵다. 또한, 기판으로서 LTCC(Low Temperature Cofired Ceramic; 저온 동시 소성 세라믹)등의 세라믹 기판을 사용하는 경우에는, 용량성 수동 부품을 내재화시키기가 용이하지만, 기판 재료의 특성상 기판이 부서지기 쉽다. 따라서, 세라믹 기판의 크기에는 제한이 가해지는 단점을 가지고 있다.
도 1은 종래의 MCM의 일부를 나타내는 개략 단면도이다. 도 1을 참조하면, MCM(100)은 노출된 다이 어태치 패드(52) 상에 적절히 부착된 능동회로 칩(50)을 포함한다. 유기 또는 세라믹 무기 물질의 단일 재료로 된 기판(60) 내에는 다수의 관통 비아(54a, 54b)가 형성되어 있다. 이 관통 비아(54a, 54b)는 다이 어태치 패드(52)로부터 기판(60)의 저면에 형성된 적어도 하나의 도전성 패드(58a, 58b)에 연장되어 있다. 비아(54a, 54b)는 도금 및 금속 물질의 충전의 의해 도전성을 갖게 된다. 또한, 능동회로 칩(50)은 와이어 본드(59, 61)를 통해 다이 어태치 패드(52)의 일단 및 다이 접속 패드(56, 57)에 전기적으로 연결될 수 있다. 상기 비아(58a, 58b)는 열 전달을 위한 열 비아 및 고주파 접지용의 전기 접속 비아로서의 역할을 수행할 수 있다. 그 외에도, 다이 접속 패드(57)에는 여러 가지 비아(55a, 55b)가 연결될 수 있다. 도면상에는 하나의 능동회로 칩(50)만을 도시하였지만, 다른 고주파 기능을 갖는 다수의 능동회로 칩이 기판(60)에 실장될 수도 있다.
이러한 종래의 MCM에서는, 기판으로서, 적층 유기 또는 세라믹 무기 물질로 된 단일 재료의 기판을 사용하기 때문에, 고용량 커패시터의 내재화와 고 굴곡탄성율의 우수한 기계적 특성을 동시에 구현하는 것이 어렵다. 즉, 기판(60)이 FR4 등의 적층 유기 물질의 단일 재료로 이루어진 경우에는 우수한 굴곡 탄성율을 구현할 수 있으나, 유전율이 낮다. 따라서, 커패시터 등의 용량성 수동 부품을 기판 내에 내재화하여 사용할 경우, 기판 물질을 커패시터 유전체로 사용할 수 없게 되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 고용량의 내장용 수동 부품을 구현함과 동시에, 높은 굴곡 탄성율로 우수한 기계적 특성을 나타낼 수 있으며, 복수의 고주파 기능을 실현할 수 있는 다중 칩 모듈을 제공하는 데에 있다.
상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 다중 칩 모듈은, 내부에 고유전율의 세라믹층이 삽입된 유기물계 적층 기판과; 상기 기판에 결합되어 복수의 고주파/중간주파 기능을 실행하도록 구성된 적어도 하나의 고주파/중간주파 능동회로 칩과; 상기 기판에 결합된 수동 소자를 포함한다. 상기 기판은 다중 칩 모듈이 상기 복수의 고주파/중간주파 기능을 집적할 수 있도록 구성된다.
본 발명의 일 실시형태에 따르면, 상기 다중 칩 모듈은 서로 다른 고주파/중간주파 기능을 갖는 서로 다른 전기적 특성의 능동회로 칩을 복수개 포함할 수 있다. 또한, 본 발명의 다른 실시형태에 따르면, 상기 다중 칩 모듈은 제1 고주파/중간주파 기능을 실행하도록 구성된 제1 부분과 제2 고주파/중간주파 기능을 실행하도록 구성된 제2 부분을 갖는 하나의 능동회로 칩을 포함할 수 있다. 이 경우, 상기 제1 부분과 제2 부분은 상기 각 부분에 관련된 별개의 접지면과 전기적으로 연결된다. 상기 각 부분에 관련된 별개의 접지면은 서로 물리적으로 구분될 수도 있다.
또한, 본 발명의 일 실시형태에 따르면, 상기 기판은 상기 기판의 상면에 다이 어태치 패드를 구비하고, 상기 기판의 하면에 도전성 접지 패드를 구비하며, 상기 능동회로 칩은 상기 다이 어태치 패드에 결합되고, 도전성 비아를 통해 전기적, 및 열적으로 연결될 수 있다.
상기 수동 소자는 표면 실장을 통해 상기 기판에 결합될 수 있다. 이 경우, 상기 표면 실장된 수동 소자는 상기 기판 상에 형성된 표면 실장 패드에 전기적으로 연결될 수 있다. 또한, 상기 수동 소자는 상기 기판 내에 매립될 수도 있다. 예를 들어, 상기 다중 칩 모듈은 상기 기판 내에 매립된 임베디드 커패시터를 구비할 수도 있다. 이 경우, 상기 임베디드 커패시터의 커패시터용 유전체는 상기 기판 내에 삽입된 고유전율의 세라믹층으로 이루어질 수 있다. 상기 다중 칩 모듈은 상기 기판 내에 내장된 저항 및 인턱터를 포함할 수도 있다.
또한, 상기 다중 칩 모듈은, 인덕턴스 조정이 가능한 인쇄 인덕터 부품을 포함할 수도 있다. 이 경우, 상기 인쇄 인턱터 부품은 나선형 인덕터 본체, 도전성 패드부 및 이 둘을 전기적으로 연결하는 와이어 본드를 구비하되, 상기 인덕터 본체는 복수의 와이어 본드 접점 위치를 가질 수 있다. 이와 같이, 상기 인덕터 본체가 복수개의 와이어 본드 접점 위치를 가짐으로써 인덕턴스 값을 조정할 수 있게 된다.
상기 유기물계 적층 기판의 재료로는 FR4 또는 폴리테트라플루오로에틸렌(polytetrafluoroethylene)을 사용할 수 있다. 상기 고유전율 세라믹층은, 티탄산바륨(BaTiO3) 등의 강유전체 물질을 포함하는 것이 바람직하다. 또한, 상기 세라믹층이 티탄산 바륨을 포함할 경우, 상기 티탄산바륨에 SrTiO3 또는 BaSnO 등의 전이온도 시프트 물질을 첨가하는 것이 바람직하다. 이러한 전이온도 시프트 물질이 첨가됨으로써 상기 고유전율 세라믹층의 온도 안전성은 더욱 높아질 수 있다.
본 발명의 다중 칩 모듈에 따르면, 유기물계 적층 기판을 사용함으로써 높은 굴곡 탄성율을 구현할 수 있어 우수한 기계적 특성을 나타냄과 동시에, 기판 내에 고유전율의 세라믹층을 삽입함으로써 고용량의 수동 부품을 내재화하기가 용이해진다. 이를 위해, 본 발명의 다중 칩 모듈은 유기물계 적층 기판 내에 삽입된 고유전 율의 세라믹층을 포함한다. 또한, 기판에 결합된 단일 능동회로 칩 또는 복수의 능동회로 칩으로 상이한 고주파/중간 주파 기능을 구현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 2는 본 발명의 일 실시형태에 따른 다중 칩 모듈의 개략 단면도이다. 도 2는 다중 칩 모듈(200)의 일부를 나타낸다. 도 2에 도시된 바와 같이, 다중 칩 모듈(200)은 유기물계 적층 기판(160) 상에 탑재된 복수의 능동회로 칩(150a, 150b)을 포함한다. 이 복수의 능동회로 칩(150a, 150b)은 서로 다른 고주파/중간주파 기능을 구현하는 소자일 수 있다. 능동회로 칩(150a, 150b)은 노출된 다이 형태(150b)일 수도 있으며, 패키지화된 것(150a)일 수도 있다. 상기 유기물계 적층 기판(160) 재료로는, 예를 들어 FR4 또는 폴리테트라플루오로에틸렌(polytetrafluoroethylene)을 사용할 수 있다.
노출된 다이 형태의 능동회로 칩(150b)은 적절한 다이 어태치 패드(170)에 부착된다. 다이 어태치 패드(170)에 부착된 능동회로 칩(150b)에 접지를 제공하기 위해 능동회로 칩(150b)의 일단부에서 다이 어태치 패드(170)로 와이어 본드(159)가 연결될 수 있다. 기판(160) 하부면에 형성된 도전성 패드(165, 166)는 접지 전위로서 작용하며, 머더보드 등에 부착된다. 도전성 비아(154c)는 능동회로 칩(150b)으로부터 머더보드로 접지 경로를 제공함과 동시에 열 경로를 제공한다. 또한, 기판(160) 내에는 분할된 접지면을 기판 내에 형성하여, 다수의 능동회로 칩들 사이에 (또는 단일 능동회로 칩의 상이한 기능부들 사이에) 고주파 절연을 얻을 수 있도록 할 수 있다. 능동회로 칩(150b)은 또한 와이어 본드(159)를 통해 기판(160)에 형성된 접촉 패드에 전기적으로 접속될 수 있다. 이 접촉 패드는 비아를 통해 다른 금속 라인과 연결될 수 있다. 다이 어태치 패드(170)는 수동 부품과 접속된 비아(155)와 연결될 수도 있다.
패키지화된 능동회로 칩(150a)은, 외부에 전기접속이 가능하도록 구성된 리드부(lead; 151)를 구비할 수 있다. 이 리드부(151)를 통해 능동회로 칩(150a)은 기판 상에 형성된 금속 라인과 연결될 수 있다. 우선 리드부(151)는 기판(160) 상면에 형성된 리드 접촉 패드(162a, 162b)에 접속되고, 이 리드 접촉 패드(162a, 162b)는 다른 금속 라인 또는 회로망에 접속된 비아와 연결될 수 있다. 또한, 능동회로 칩(150a) 바로 아래에는 기판(160) 상면과 하면을 관통하는 관통 비아(154a, 154b)가 형성될 수 있다. 이 관통 비아는 내장용 수동 부품과 전기적으로 연결될 수 있다. 예컨대, 관통 비아(154a, 154b)는 적절한 금속 라인을 통해 저항(162), 인턱터(163) 등과 연결될 수 있다.
상기 실시형태에서는, 서로 다른 고주파/중간주파 기능을 구현하기 위해, 복수의 능동회로 칩(150a, 150b)이 사용되었다. 그러나, 하나의 능동회로 칩이, 서로 다른 고주파/중간주파 기능을 구현할 수도 있다. 즉, 하나의 능동회로 칩이 제1 고주파/중간주파 기능을 수행하는 제1 부분과, 제2 고주파/중간주파 기능을 수행하는 제2 부분으로 구성될 수도 있다. 이 경우, 상기 제1 부분과 제2 부분은 상기 각 부분에 관련된 별개의 접지면에 전기적으로 연결된다. 상기 각 부분에 관련된 별개의 접지면은 서로 물리적으로 구분될 수도 있다.
도 2에 도시된 바와 같이, 유기물계 적층 기판(160) 내에는 고유전율의 세라믹층(201)이 삽입되어 있다. 이 세라믹층(201)은, 내장용 수동 부품의 용량을 확보하기 위해 사용될 수 있다. 예를 들어, 세라믹층(201) 상부 및 하부에 적절한 도전층(156, 157)을 형성하여 임베디드 커패시터(embedded capacitor)를 형성할 수 있다. 이와 같이 기판 내부층을 수동 부품의 일 구성요소로 사용함으로써 표면 실장 부품의 수를 감소시킬 수 있고, 이에 따라 다중 칩 모듈을 더욱 소형화시킬 수 있게 된다. 또한, 기판 내부에 형성된 고유전율의 세라믹층(201)을 커패시터의 유전체로 사용함으로써 고용량의 커패시터를 구현할 수 있게 된다. 뿐만 아니라, 기판(160)은 유기물을 기반으로 하는 재료로 이루어짐으로써, 기본적으로 높은 굴곡탄성율을 나타낸다. 따라서, 다수의 부품 및 소자가 탑재된 상기 기판(160)은 우수한 기계적 특성을 가진다.
상기 고유전율 세라믹층(201)은, 강유전체(ferroelectric) 물질을 포함하는 것이 바람직하며, 예를 들어 티탄산바륨(BaTiO3)을 포함할 수 있다. 특히, 에폭시 레진에 티탄산바륨 파우더를 분산시켜 제조된 복합 재료를 상기 세라믹층(201)으로 사용할 수 있다. 또한, 세라믹층(201)은 티탄산 바륨과 폴리이미드를 포함하는 폴리머-세라믹 복합 재료로 이루어질 수도 있다. 티탄산 바륨을 포함하는 복합 재료에는, SrTiO3 또는 BaSnO 등의 전이온도 시프트 물질이 첨가되는 것이 바람직하다. 이와 같은 시프트 물질에 의해 티탄산 바륨의 전이온도를 사용 온도범위 밖으로 변경시킬 수 있게 된다. 따라서, 전이온도 시프트 물질을 첨가해줌으로써 세라믹층(201)의 온도 안전성을 더욱 높일 수 있게 된다.
도 3은 본 발명의 일 실시형태에 따른 다중 칩 모듈의 개략 사시도이다. 도 3을 참조하면, 기판(160) 표면에는 다수의 부품들이 표면 실장되어 있다. 능동회로 칩(150a, 150b)은 기판(160) 표면에 실장되어 칩 리드를 통해 리드 접촉 패드과 연결되거나 또는 와이어 본드(159)를 통해 기판(160) 표면에 형성된 와이어 접촉 패드(180)와 연결될 수 있다. 표면 실장된 수동 부품(220)은 표면 실장 패드(230)를 통해 접속될 수 있다. 기판(160) 표면에는 여러가지 비아(190, 195)들이 형성될 수 있다. 이들 비아(190, 195)는 전기적 접속을 제공해준다. 특히, 기판(160) 둘레에 형성된 비아(190)는 다중 칩 모듈(200)을 고주파 간섭으로부터 보호하기 위해 이용될 수 있다. 또한, 다중 칩 모듈(200)은 고주파 절연 또는 EMI 차폐를 위해 금속 뚜껑(250)을 구비할 수 있다. 이 금속 두껑(250)은 기판(160) 주변에 형성된 비아(190)와 도전성 링 및 분할된 접지면(미도시)을 통해 기판(160) 상의 능동회로 부분을 절연시키거나 차폐시킬 수 있다.
도 3의 사시도에는 나타나 있지 않지만, 기판(160) 내부에는 여러가지 수동 부품이 내장되어 있을 수 있다. 전술한 바와 같이, 기판(160) 내에는 고유전율의 세라믹층이 삽입되어 있다. 이러한 고유전율의 세라믹층은 기판에 내장된 수동 부품에 높은 유전율을 제공하도록 사용될 수 있다. 또한, 기판 상에는 인쇄된 형태의 다양한 수동 부품이 형성될 수도 있다. 예컨대, 인쇄 인덕터 부품이 기판(160) 상에 형성될 수 있다.
도 4에는 본 발명의 일 실시형태에 따른 다중 칩 모듈에 이용될 수 있는 인쇄 인덕터 부품이 도시되어 있다. 이 인덕터 부품(1100)은, 조정 가능한 인덕턴스 값을 구현할 수 있도록 구성된다. 즉, 나선형의 인덕터 본체(1060)는 와이어 본드(1010)를 통해 도전성 패드부(1050)에 연결된다. 인덕터 본체(1060)는 다수의 와이어 본드 접점 위치(1061, 1062, 1063)를 가지고 있어서, 적절한 와이어 본드 접점 위치를 선택하여 와이어 본드(1010)를 연결함으로써 원하는 값으로 인덕턴스를 조정할 수 있다. 인덕터 본체(1060)는 도전성 비아(1020)와 전기적으로 연결될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
이상 설명한 바와 같이 본 발명에 따르면, 유기물계 적층 기판 내에 고유전율의 세라믹층을 삽입함으로써, 높은 용량을 갖는 커패시터 등의 수동 부품을 기판 내에 내재화시킬 수 있으며, 다중 칩 모듈의 기계적 특성을 개선할 수 있게 된다.
또한, 본 발명에 따르면, 단일 기판을 갖는 다중 칩 모듈에 의해, 서로 다른 고주파/중간주파 기능을 고용량으로 구현할 수 있다.

Claims (15)

  1. 내부에 고유전율의 세라믹층이 삽입된 유기물계 적층 기판;
    상기 기판에 결합되어 복수의 고주파/중간주파 기능을 실행하도록 구성된 적어도 하나의 고주파/중간주파 능동회로 칩; 및
    상기 기판에 결합된 수동 소자를 포함하는 것을 특징으로 하는 다중 칩 모듈.
  2. 제1항에 있어서,
    상기 다중 칩 모듈은 서로 다른 고주파/중간주파 기능을 갖는 서로 다른 전기적 특성의 능동회로 칩을 복수개 포함하는 것을 특징으로 하는 다중 칩 모듈.
  3. 제1항에 있어서,
    상기 다중 칩 모듈은 제1 고주파/중간주파 기능을 실행하도록 구성된 제1 부분과 제2 고주파/중간주파 기능을 실행하도록 구성된 제2 부분을 갖는 하나의 능동회로 칩을 포함하는 것을 특징으로 하는 다중 칩 모듈.
  4. 제3항에 있어서,
    상기 제1 부분과 제2 부분은 상기 각 부분에 관련된 별개의 접지면에 전기적으로 연결된 것을 특징으로 하는 다중 칩 모듈.
  5. 제1항에 있어서,
    상기 기판은 상기 기판의 상면에 다이 어태치 패드를 구비하고, 상기 기판의 하면에 도전성 접지 패드를 구비하며, 상기 능동회로 칩은 상기 다이 어태치 패드에 결합되고, 도전성 비아를 통해 전기적 및 열적으로 연결된 것을 특징으로 하는 다중 칩 모듈.
  6. 제1항에 있어서,
    상기 수동 소자 중 적어도 하나는 표면 실장을 통해 상기 기판에 결합된 것을 특징으로 하는 다중 칩 모듈.
  7. 제1항에 있어서,
    상기 수동 소자 중 적어도 하나는 상기 기판 내에 내장된 것을 특징으로 하는 다중 칩 모듈.
  8. 제1항에 있어서,
    상기 고유전율의 세라믹층은 임베디드 커패시터용 유전체로 사용되는 것을 특징으로 하는 다중 칩 모듈.
  9. 제1항에 있어서,
    상기 수동 소자는 상기 기판 내에 내장된 저항 및 인덕터를 포함하는 것을 특징으로 하는 다중 칩 모듈.
  10. 제1항에 있어서,
    상기 수동 소자는, 인덕턴스 조정이 가능한 인쇄 인덕터 부품을 포함하는 것을 특징으로 하는 다중 칩 모듈.
  11. 제10항에 있어서,
    상기 인쇄 인덕터 부품은, 나선형 인덕터 본체와; 도전성 패드부와; 상기 나선형 인덕터 본체와 도전성 패드부를 전기적으로 연결하는 와이어 본드를 포함하고,
    상기 인덕터 본체는 복수의 와이어 본드 접점 위치를 갖는 것을 특징으로 하는 다중 칩 모듈.
  12. 제1항에 있어서,
    상기 유기물계 적층 기판은 FR4 또는 폴리테트라플루오로에틸렌으로 이루진 것을 특징으로 하는 다중 칩 모듈.
  13. 제1항에 있어서,
    상기 고유전율 세라믹층은, 강유전체 물질을 포함하는 것을 특징으로 하는 다중 칩 모듈.
  14. 제1항에 있어서,
    상기 고유전율 세라믹층은, 티탄산바륨(BaTiO3)을 포함하는 것을 특징으로 하는 다중 칩 모듈.
  15. 제14항에 있어서,
    상기 고유전율 세라믹층은 SrTiO3 또는 BaSnO을 더 포함하는 것을 특징으로 하는 다중 칩 모듈.
KR1020040101410A 2004-12-03 2004-12-03 집적된 고주파 능력을 구비한 다중 칩 모듈 KR100638655B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040101410A KR100638655B1 (ko) 2004-12-03 2004-12-03 집적된 고주파 능력을 구비한 다중 칩 모듈
CNB2005101028931A CN100463170C (zh) 2004-12-03 2005-09-14 集成有rf性能的多芯片模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040101410A KR100638655B1 (ko) 2004-12-03 2004-12-03 집적된 고주파 능력을 구비한 다중 칩 모듈

Publications (2)

Publication Number Publication Date
KR20060062542A KR20060062542A (ko) 2006-06-12
KR100638655B1 true KR100638655B1 (ko) 2006-10-30

Family

ID=36773423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040101410A KR100638655B1 (ko) 2004-12-03 2004-12-03 집적된 고주파 능력을 구비한 다중 칩 모듈

Country Status (2)

Country Link
KR (1) KR100638655B1 (ko)
CN (1) CN100463170C (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797616B (zh) * 2019-11-12 2021-11-09 扬州海科电子科技有限公司 一种基于基片集成同轴线结构的多层数模混压板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
US6815739B2 (en) * 2001-05-18 2004-11-09 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
US6483404B1 (en) * 2001-08-20 2002-11-19 Xytrans, Inc. Millimeter wave filter for surface mount applications
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置

Also Published As

Publication number Publication date
CN100463170C (zh) 2009-02-18
CN1783486A (zh) 2006-06-07
KR20060062542A (ko) 2006-06-12

Similar Documents

Publication Publication Date Title
US6377464B1 (en) Multiple chip module with integrated RF capabilities
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
US6961231B1 (en) Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
US6532143B2 (en) Multiple tier array capacitor
US7050304B2 (en) Heat sink structure with embedded electronic components for semiconductor package
KR101414751B1 (ko) 커패시터 내장 기판 및 그 제조 방법
CN1925721B (zh) 布线基板、陶瓷电容器
KR20010108329A (ko) 높은 양호도의 반응성 소자를 구비하는 집적 회로를 위한장치 및 방법
US20080017407A1 (en) Interposer and electronic device using the same
US5883428A (en) Package for housing a semiconductor element
WO1996027280A1 (en) Thermally and electrically enhanced ball grid package
JPS63260191A (ja) 表面装着リード無しチツプ支持体用、表面装着リード付きチツプ支持体用、およびピン・グリッド列パツケージ用の減結合コンデンサー
JP2002025856A (ja) 積層コンデンサ及び半導体装置並びに電子回路基板
US7239525B2 (en) Circuit board structure with embedded selectable passive components and method for fabricating the same
US5475565A (en) Power distribution lid for IC package
US8520402B1 (en) Decoupling capacitor circuit assembly
US20050134405A1 (en) Electronic device and semiconductor device
KR100638655B1 (ko) 집적된 고주파 능력을 구비한 다중 칩 모듈
JP2001035990A (ja) 半導体装置
US7684170B2 (en) Multi-layer capacitor and integrated circuit module
TWI284401B (en) Chip embedded packaging structure
KR102652073B1 (ko) 고주파 ic 대응 mlcc 실장기술
KR20090053584A (ko) 수동 소자가 내장된 다층 인쇄 회로 기판 및 제조 방법
KR100691275B1 (ko) 열방출 특성이 향상된 다중 칩 모듈
CN111508900A (zh) 集成电路芯片

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee