[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100623612B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100623612B1
KR100623612B1 KR1020000076663A KR20000076663A KR100623612B1 KR 100623612 B1 KR100623612 B1 KR 100623612B1 KR 1020000076663 A KR1020000076663 A KR 1020000076663A KR 20000076663 A KR20000076663 A KR 20000076663A KR 100623612 B1 KR100623612 B1 KR 100623612B1
Authority
KR
South Korea
Prior art keywords
plasma
film
semiconductor device
metal wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000076663A
Other languages
English (en)
Other versions
KR20020046467A (ko
Inventor
김찬배
김대현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000076663A priority Critical patent/KR100623612B1/ko
Publication of KR20020046467A publication Critical patent/KR20020046467A/ko
Application granted granted Critical
Publication of KR100623612B1 publication Critical patent/KR100623612B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 있어서, 반도체기판 소정영역에 금속콘택을 형성하는 단계와; Ti와 TiN을 상기 금속콘택을 포함한 기판 전면에 차례로 증착하는 단계; SiH4가스를 사용하여 플라즈마 처리를 실시하여 상기 TiN막위에 Si층을 얇게 형성하는 단계; 및 상기 Si층상에 W을 증착하여 금속배선을 형성하는 것을 특징으로 한다.
금속배선, 반도체소자, 플라즈마 처리, Ti, TiN, W, Si막

Description

반도체소자의 금속배선 형성방법{Method for fabricating metal line of semiconductor device}
도1은 종래기술에 의한 반도체소자의 금속배선 형성방법을 도시한 단면도.
도2는 본 발명에 의한 반도체소자의 금속배선 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : Ti막 2 : TiN막
3 : W막 10 : 층간절연막
11 : Ti막 12 : TiN막
13 : Si층 14 : W막
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 반도체소자의 금속배선의 안정성을 확보하는 기술에 관한 것이다.
종래의 반도체소자의 금속배선막 형성방법은 금속 콘택 형성후에 금속보호막을 증착하는 방법으로서 도1에 나타낸 바와 같이 우선 Ti(1)/TiN(2)/W(3)의 순서로 금속막을 증착한 다음에 텅스텐(W)막을 에치백한 후, Al막을 증착하여 금속배선을 형성하는 것이었다.
그러나 상기와 같이 콘택 매립을 위해 금속막을 증착할 때 애스펙트비(Aspect ratio)가 거의 10이상으로 크기 때문에 금속 콘택 하부의 코너 영역에서는 TiN막의 스텝 커버리지가 나빠 막이 거의 증착되지 않거나 얇게 증착되는 문제가 있었다.
이러한 문제는 CVD방법에 의해 증착되는 WF6와 Ti막이 결합하여 TiF4 또는 TiF3등의 반응물이 형성되는데 도1에 나타낸 바와 같이 TiF4의 경우(A) 휘발성이 강해 막의 폭발현상이 일어나게 되고 빈 공간(void)(C)가 발생하며, TiF3의 경우(B)에는 이물질의 발생원이 되어 후속 열공정시 열팽창에 의해 TiN막등에서 크랙(D)을 발생하는 등의 문제점이 나타나게 되었다.
이와 같은 문제점을 해결하고자 Ti와 WF6의 반응을 제지하기 위해 TiN의 두께를 증가시키면 기생저항이 증가하여 콘택저항을 크게 하는 문제점이 발생하게 된다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, 금속배선 형성공정을 진행하면서 막의 스텝 커버리지에 의한 취약지역에서 WF6와 Ti간에 발생하는 TiF4, TiF3의 물질발생을 억제하기 위한 방법으로 콘택 형성후에 금속배선 보호막인 Ti/TiN막을 형성하고 W막을 증착하기 전에 SiH4가스를 이용한 플라즈마 표면처리를 하여 TiN막위에 얇게 Si막을 형성함으로써 WF6와 Ti간의 반응을 억제하여 안정된 콘택 금속막을 형성하는 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 반도체소자의 금속배선 형성방법에 있어서, 반도체기판 소정영역에 금속콘택을 형성하는 단계와; Ti와 TiN을 상기 금속콘택을 포함한 기판 전면에 차례로 증착하는 단계; SiH4가스를 사용하여 플라즈마 처리를 실시하여 상기 TiN막위에 Si층을 얇게 형성하는 단계; 및 상기 Si층상에 W을 증착하여 금속배선을 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명에 의한 SiH4 플라즈마 처리를 이용한 금속배선 형성방법을 도시한 것이다.
먼저, 층간절연막(10) 소정영역에 금속콘택을 형성한 후, 기존의 방법과 동일한 방법으로 Ti막(11)과 TiN막(12)을 상기 금속콘택을 포함한 기판 전면에 차례로 300Å/500Å 이하의 두께로 증착한 다음, SiH4가스를 사용하여 플라즈마 처리를 실시하여 Si층(13)을 TiN막위에 얇게 형성한다. 이때, Si층은 100Å 이하의 두께로 형성한다.
상기 플라즈마 처리에 대해 상세히 설명하면, 먼저 플라즈마 처리시 파워는 50W-2KW 사이의 전압을 이용하고, 플라즈마 반응실의 압력은 0.1-10Torr로 유지하며, 플라즈마 처리시 웨이퍼의 온도는 100-500℃로 유지하는 것이 바람직하다. 또한, Si막의 두께를 얇게 하기 위하여 웨이퍼의 온도는 400℃이하로 낮추면서 플라즈마 발생의 전력을 높여 Si이 풍부한 플라즈마 밀도를 증가시키는 것이 바람직하다. 플라즈마 처리는 10초 이상 행한다. 또한, 플라즈마 처리를 행하면서 동시에 Si이 금속 표면에 잘 흡착되도록 Ar이나 He을 이용한 플라즈마 처리를 병행하는 것도 바람직하다.
이어서 CVD방법에 의해 WF6와 SiH4를 재료로 이용하여 W(14)을 증착하여 금속배선을 형성한다. 이때, TiN막(12)과 Si의 경우는 반응에 의해 아무런 이물질을 발생하지 않으며, CVD로 증착한 W에 의해서 문제가 될 Ti는 Si와 먼저 결합하여 저항이 낮은 안정된 Ti5Si3물질이 만들어지게 된다. 따라서 후속 CVD W막 소오스인 WF6의 F는 Ti막과 반응하지 않으므로 기존의 공정에서와 같은 TiF4, TiF3물질은 발생되지 않고 안정된 콘택 금속막이 형성된다.
종래의 텅스텐 금속배선공정의 반응식을 보면 다음과 같다.
Ti/TiN막의 증착후, CVD W의 경우는
2WF6 + 3SiH4 <--> 2W + 3SiF4 + 6H2의 반응식에 의해 W막이 증착된다.
그러나 CVD방법에 의한 W증착시 TiN보호막의 두께가 얇으면
WF6 + 2Ti <--> W + 2TiF3(이물질)와
2WF6+3Ti <--> 2W + 3TiF4(휘발성 소오스)
등의 현상이 발생된다. 즉, 일반적으로 이물질 소오스에 의한 크랙현상이나 비정상적인 막의 성장이 더 쉽게 일어난다.
그러므로 Ti막과 SiH4의 플라즈마 처리시에는 TiN와 Si자체는 안정한 상태이므로 거의 반응이 일어나지 않으며 5Ti + 3SiH4 <--> Ti5Si3 + 6H2의 현상이 일어나게 되며, 후속 W증착시 이미 표면은 TiN과 Si와 Ti5Si3의 안정화된 물질만이 있기 때문에 WF5의 F은 Ti와의 반응에 의한 부산물은 발생하지 않는다.
상기한 바와 같이 본 발명은 콘택의 하부나 코너부분에서 예상되었던 W소오스인 WF6와 Ti간의 결합을 억제하여 막의 폭발이나 크랙의 문제를 해결할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의하면, 금속콘택의 하부나 코너부분에서 예상되었던 W소오스인 WF6와 Ti간의 결합을 억제하여 막의 폭발이나 크랙의 문제를 해결할 수 있다. 따라서 안정된 콘택 금속배선을 형성하는 것이 가능해진다.

Claims (6)

  1. 반도체기판 소정영역에 금속콘택을 형성하는 단계와;
    Ti와 TiN을 상기 금속콘택을 포함한 기판 전면에 차례로 증착하는 단계;
    SiH4가스를 사용하여 플라즈마 처리를 실시하여 상기 TiN막위에 Si층을 얇게 형성하는 단계; 및
    상기 Si층상에 W을 증착하여 금속배선을 형성하는 단계를 포함하는 반도체소자의 금속배선 형성방법.
  2. 제1항에 있어서,
    상기 Si층은 100Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제1항에 있어서,
    상기 플라즈마 처리시 파워는 50W-2KW 사이의 전압을 이용하고, 플라즈마 반응실의 압력은 0.1-10Torr로 유지하며, 플라즈마 처리시 기판의 온도는 100-500℃로 유지하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제1항에 있어서,
    상기 플라즈마 처리는 10초 이상 행하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제1항에 있어서,
    상기 플라즈마 처리를 행하면서 동시에 Si이 금속 표면에 잘 흡착되도록 Ar이나 He을 이용한 플라즈마 처리를 병행하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 제1항에 있어서,
    상기 플라즈마 처리시 상기 Si층의 두께를 얇게 하기 위하여 기판의 온도는 400℃이하로 낮추면서 플라즈마 발생의 전력을 높여 Si이 풍부한 플라즈마 밀도를 증가시키는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1020000076663A 2000-12-14 2000-12-14 반도체소자의 금속배선 형성방법 Expired - Fee Related KR100623612B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000076663A KR100623612B1 (ko) 2000-12-14 2000-12-14 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000076663A KR100623612B1 (ko) 2000-12-14 2000-12-14 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20020046467A KR20020046467A (ko) 2002-06-21
KR100623612B1 true KR100623612B1 (ko) 2006-09-12

Family

ID=27681982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000076663A Expired - Fee Related KR100623612B1 (ko) 2000-12-14 2000-12-14 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100623612B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808584B1 (ko) * 2005-09-26 2008-02-29 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
US7235485B2 (en) 2005-10-14 2007-06-26 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
KR102422421B1 (ko) 2015-06-01 2022-07-20 삼성전자주식회사 배선 구조 및 이를 적용한 전자소자

Also Published As

Publication number Publication date
KR20020046467A (ko) 2002-06-21

Similar Documents

Publication Publication Date Title
US6524952B1 (en) Method of forming a titanium silicide layer on a substrate
US5637533A (en) Method for fabricating a diffusion barrier metal layer in a semiconductor device
KR100380598B1 (ko) 콘택트 형성 방법 및 콘택트를 포함하는 장치
US6265312B1 (en) Method for depositing an integrated circuit tungsten film stack that includes a post-nucleation pump down step
JPH0773102B2 (ja) 半導体ウエーハにチタンケイ化物を蒸着させるための化学蒸着技術
JPH10209081A (ja) 集積回路構造のバイア又は接点開口用の改善された障壁層及びその製造方法
US20020192396A1 (en) Method of titanium/titanium nitride integration
KR100477816B1 (ko) 반도체 소자의 티타늄 실리사이드 콘택 형성 방법
JP3381774B2 (ja) ＣＶＤ−Ｔｉ膜の成膜方法
US6174805B1 (en) Titanium film forming method
KR100623612B1 (ko) 반도체소자의 금속배선 형성방법
JP3564884B2 (ja) タングステン膜形成法
KR102793656B1 (ko) 연속적인 라이너리스 비정질 금속 막들
US7291555B2 (en) Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
JP2008305921A (ja) 半導体装置及びその製造方法
JPH06349774A (ja) 埋込みプラグの形成方法
JP2001203171A (ja) 半導体デバイスのシリサイド形成方法
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JPH02177427A (ja) 半導体装置の製造方法
KR100316021B1 (ko) 텅스텐 질화막 전극을 갖는 캐패시터 형성방법
US7871939B2 (en) Method for manufacturing semiconductor device using a free radical assisted chemical vapor deposition nitrifying process
JP2871943B2 (ja) 半導体装置の製造方法
JPH0745554A (ja) 配線形成方法
KR100273716B1 (ko) 반도체 소자의 제조방법
KR100585011B1 (ko) 반도체 소자의 게이트전극 형성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001214

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050929

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001214

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060906

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060907

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee