[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100621541B1 - 듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막제거용 식각액 - Google Patents

듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막제거용 식각액 Download PDF

Info

Publication number
KR100621541B1
KR100621541B1 KR1020040008065A KR20040008065A KR100621541B1 KR 100621541 B1 KR100621541 B1 KR 100621541B1 KR 1020040008065 A KR1020040008065 A KR 1020040008065A KR 20040008065 A KR20040008065 A KR 20040008065A KR 100621541 B1 KR100621541 B1 KR 100621541B1
Authority
KR
South Korea
Prior art keywords
perfluoroalkyl
layer
dual damascene
rfch
protective film
Prior art date
Application number
KR1020040008065A
Other languages
English (en)
Other versions
KR20050079573A (ko
Inventor
한상철
이경우
김미영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040008065A priority Critical patent/KR100621541B1/ko
Priority to US11/033,208 priority patent/US7598168B2/en
Publication of KR20050079573A publication Critical patent/KR20050079573A/ko
Application granted granted Critical
Publication of KR100621541B1 publication Critical patent/KR100621541B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

듀얼다마신 패턴의 프로파일이 손상되지 않는 듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막 제거용 식각액이 제공된다. 이 듀얼다마신 배선 형성방법은 하층 금속배선이 형성된 반도체 기판 상에 제1 식각저지막, 제1 금속간 절연막, 제2 금속간 절연막 및 캡핑층을 순차적으로 형성하는 단계와, 상기 제1 금속간 절연막, 제2 금속간 절연막 및 캡핑층을 식각하여 비어홀을 형성하는 단계와, 상기 비어홀 내에 보호막을 형성하는 단계와, 상기 보호막, 캡핑층 및 제2 금속간 절연막을 식각하여 트렌치를 형성하는 단계와, 상기 비어홀 주위에 잔류하는 상기 보호막을 NH4F, HF, H20 및 계면활성제를 포함하는 식각액으로 제거하는 단계와, 상기 비어홀 및 트렌치로 된 듀얼다마신 패턴 내에 상층 금속배선을 형성하는 단계를 포함한다. 또한, 보호막 제거용 식각액은 NH4F, HF, H20 및 계면활성제를 포함한다.
듀얼 다마신, BOE 용액, 계면활성제(surfactant)

Description

듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막 제거용 식각액{Method for fabricating dual damascene interconnection and etchant for stripping sacrificial fill material}
도 1은 불산용액을 이용하여 보호막을 습식식각한 후의 캡핑층과 금속간 절연막을 나타낸 SEM 이미지 사진이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 듀얼다마신 공정을 나타내는 단면도들이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 의한 계면활성제를 첨가한 BOE 용액을 이용하여 보호막을 제거한 후의 캡핑층과 금속간 절연막을 나타낸 SEM 이미지 사진들이다.
<도면의 주요 부분에 관한 부호의 설명>
210: 반도체 기판 220: 하층 금속배선
230; 제1 식각저지막 240: 제1 금속간 절연막
245: 제2 식각저지막 250: 제2 금속간 절연막
260: 캡핑층 270: 비어홀
280: 트렌치 310: 제1 감광막
320: 보호막 330: 제2 감광막
340: 상층 금속배선
본 발명은 반도체 소자의 제조방법에 관한 것으로, 상세하게는 반도체 소자의 고집적화로 높은 애스팩트 비(High aspect ratio)를 갖는 듀얼다마신 구조를 프로파일(Profile) 불량 없이 양호하게 형성할 수 있는 듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막 제거용 식각액에 관한 것이다.
로직 소자의 고속화, 고집적화는 급속도로 진행되고 있는데, 이는 트랜지스터의 미세화에 따라 이루어지고 있다. 트랜지스터의 집적도 향상에 대응하여 배선은 미세화되고 있으며, 이에 따른 배선 지연의 문제가 심각해지고 있어 소자의 고속화를 방해하는 원인으로 대두되고 있다.
이러한 상황에서 종래부터 LSI(Large Scale Integration)의 배선재료로 일반적으로 이용해 왔던 알루미늄 합금 대신에 보다 저항이 작고, 높은 EM(Electro-migration) 내성을 갖는 재료인 구리(Cu)를 이용한 배선이 활발히 개발되고 있다.
그런데, 구리는 식각이 용이하지 않고, 공정 중에 산화되는 문제점으로 인하여 구리 배선 형성을 위하여는 다마신(Damascene) 공정을 사용한다.
다마신 공정은 절연막에 상층배선이 형성되는 트렌치(Trench)와 이 상층배선을 하층배선 또는 기판에 접속하는 비어홀(Via hole)을 형성하고, 구리를 채운 후에 화학기계적 연마(Chemical Mechanical Polishing; 이하 CMP라 함) 공정으로 평 탄화하는 채움공정이다.
한편, 저유전률(Low-k) 절연막은 구리배선과 더불어 배선간 기생용량을 감소시켜 디바이스의 속도를 빠르게 하고, 디바이스의 상호간섭(Crosstalk)을 감소시킬 수 있다. 저유전률(Low-k) 절연막은 현재 다양하게 개발되고 있으며, 크게 SiO2계(Si-O계)인 무기폴리머와 카본계(C계)인 유기폴리머로 나뉘어 진다.
일반적으로 저유전률(Low-k) 절연막의 경우 강도가 낮기 때문에 후속공정에서 변성될 우려가 있다. 따라서, 이를 방지하기 위해 절연막의 상층에는 절연막의 변성을 방지하는 캡핑층(Capping layer)을 형성한다.
이러한 듀얼다마신 공정은 금속배선 외에 비트라인 또는 워드라인 형성에 이용되며, 특히 다층 금속배선에서 상층 금속배선과 하층 금속배선을 접속시키기 위한 비어홀을 동시에 형성할 수 있을 뿐만 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
듀얼다마신 공정은 크게 비어 퍼스트법(Via first)과 트렌치 퍼스트법(Trench first)으로 구분되는데, 비어 퍼스트법은 절연막(Dielectric layer)을 사진 및 식각으로 식각하여 비어홀(Via hole)을 먼저 형성한 후, 절연막을 다시 식각하여 비어홀 상부에 트렌치(Trench)를 형성하는 방법이다.
그리고, 트렌치 퍼스트법은 반대로 트렌치를 먼저 형성한 후, 비어홀을 형성하는 방법이다.
상기한 두 방법 중 비어 퍼스트법이 주로 적용되고 있다.
듀얼다마신 공정을 이용한 배선 형성방법에 대해서는 미국특허 제6,057,239호에 기재되어 있다. 이 미국특허 제6,057,239호에는 산화막을 금속간 절연막으로 사용하여 트랜치 식각을 위한 보호막(Sacrificial layer)으로 HSQ 또는 SOG를 사용한다. 그리고, 트랜치 식각 후 잔존하는 HSQ (Hydrogen Silsesquioxane) 또는 SOG를 BOE 또는 HF를 사용하여 제거하는 방법을 개시하고 있다. 하지만, 이때, 금속간 절연막의 변형을 방지하기 위한 캡핑층과 그 하부에 배치된 금속간 절연막의 계면 사이로 BOE 또는 HF 용액이 쉽게 침투하여 언더컷(Undercut)이 발생하고, 캡핑층이 들어올려지는 문제가 발생한다.
도 1은 불산용액을 이용하여 HSQ와 같은 보호막을 습식식각한 후의 캡핑층(CAP)과 금속간 절연막(IMD)을 나타낸 SEM(Scanning electron microscope) 이미지 사진이다. 도 1에 도시된 바와 같이, 불산용액에 의한 금속간 절연막(IMD), 예를 들어 HSQ의 습식식각에 의해 캡핑층(CAP) 하부에 약 300 ~ 400 Å 크기의 언더컷이 생성되었다. 또한, 불산용액에 의한 습식식각에 의해 이러한 언더컷 하부에는 금속간 절연막(IMD)이 안쪽으로 식각되어 만곡된 것을 관찰할 수 있다. 따라서, 이러한 안쪽으로 만곡된 부분에는 다마신공정을 수행하기 위해 비어홀 또는 트렌치 측벽에 확산방지막(Diffusion barrier metal) 및 시드층(Seed layer)을 증착하기 어려운 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 트렌치를 형성한 후 비어홀 주위에 남아있는 보호막을 제거한 후에도 듀얼다마신 패턴의 프로파일이 손상되지 않는 듀 얼다마신 배선 형성방법을 제공하고자 하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 트렌치를 형성한 후 비어홀 주위에 남아있는 보호막을 제거한 후에도 듀얼다마신 패턴의 프로파일이 손상되지 않는 보호막 제거용 식각액을 제공하고자 하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 듀얼다마신 배선 형성방법은 하층 금속배선이 형성된 반도체 기판 상에 제1 식각저지막, 제1 금속간 절연막, 제2 금속간 절연막 및 캡핑층을 순차적으로 형성하는 단계와, 상기 제1 금속간 절연막, 제2 금속간 절연막 및 캡핑층을 식각하여 비어홀을 형성하는 단계와, 상기 비어홀 내에 보호막을 형성하는 단계와, 상기 보호막, 캡핑층 및 제2 금속간 절연막을 식각하여 트렌치를 형성하는 단계와, 상기 비어홀 주위에 잔류하는 상기 보호막을 NH4F, HF, H20 및 계면활성제를 포함하는 식각액으로 제거하는 단계와, 상기 비어홀 및 트렌치로 된 듀얼다마신 패턴 내에 상층 금속배선을 형성하는 단계를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 듀얼다마신 배선 형성방법은 하층 금속배선이 형성된 반도체 기판 상에 제1 식각저지막, 제1 금속간 절연막, SiOC:H로 구성된 제2 금속간 절연막 및 USG 캡핑층을 순차적으로 형성하는 단계와, 상기 제1 금속간 절연막, 제2 금속간 절연막 및 캡핑층을 식각하여 비어홀을 형성하는 단계와, 상기 비어홀 내에 HSQ 보호막을 형성하는 단계 와, 상기 보호막, 캡핑층 및 제2 금속간 절연막을 식각하여 트렌치를 형성하는 단계와, 상기 비어홀 주위에 잔류하는 상기 보호막을 NH4F, HF, H20 및 계면활성제를 포함하는 식각액으로 제거하는 단계와, 상기 비어홀 및 트렌치로 된 듀얼다마신 패턴 내에 상층 금속배선을 형성하는 단계를 포함한다.
또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 듀얼다마신 공정에서 보호막 제거용 식각액은 NH4F, HF, H20 및 계면활성제를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 본 발명의 일 실시예를 도 2a 내지 도 2f에 근거하여 설명한다. 도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 듀얼다마신 공정을 나타내는 단면도들이다.
도 2a를 참조하면, 하층 금속배선(220)이 형성된 반도체 기판(210) 상에 제1 식각저지막(Etch stop layer)(230), 제1 금속간 절연막(Intermetal dielectric 또는 IMD)(240), 제2 금속간 절연막(250) 및 캡핑층(Capping layer)(260)를 순서대로 형성한다. 여기서, 공정조건에 따라 제1 금속간 절연막(240)과 제2 금속간 절연막(250) 사이에 제2 식각저지막(245)을 선택적으로 형성할 수 있다.
여기서, 제1 금속간 절연막(240) 및 제2 금속간 절연막(250)은 비어홀(도 2d의 270 참조) 및 트렌치(도 2d의 280 참조)를 형성하기에 충분한 두께를 가지며, 저유전률(Low-k)을 갖는 유기폴리머와 도프(dope)된 산화막계열 등으로 형성할 수 있다. 도프된 산화막계열로는 불소가 도핑된 산화막(fluorine-doped oxide 또는 FSG), 탄소가 도핑된 산화막(carbon-doped oxide), 실리콘 산화막, HSQ(hydrogen silsesquioxane) (SiO:H), MSQ(methyl silsesquioxane) (SiO:CH3) 또는 a-SiOC(SiOC:H) 등으로 형성할 수 있다. 저유전률을 갖는 유기폴리머로는 폴리알릴에테르계 수지, 환상 불소 수지, 실록산 공중합체, 불화 폴리알릴에테르계 수지, 폴리펜타플루오르스티렌(polypentafluorostylene), 폴리테트라플루오르스티렌계 수지, 불화 폴리이미드 수지, 불화 폴리나프탈렌(polynaphthalene fluride), 폴리사이드(polycide) 수지 등이 있다. 이러한 금속간 절연막(240)(250)의 형성방법은 PECVD(Plasma Enhanced CVD), HDP-CVD(High Density Plasma CVD), APCVD(Atmospheric Pressure CVD), 스핀코팅(spin coating) 방식 등을 사용할 수 있다.
그리고, 캡핑층(260)은 SiO2, SiOF, SiON, SiC, SiN, SiCN 또는 이들의 조합으로 이루어진 물질 등으로 형성할 수 있다.
그리고, 제1 식각저지막(230) 및 제2 식각저지막(245)은 실리콘 질화막(SiN), 실리콘 산질화막(SiON), SiC/N 계열의 물질, 보론 질화막(Boron nitride, BN) 또는 이들의 조합으로 이루어진 물질로 형성할 수 있다. 제1 식각저지막(230)은 식각저지를 위하여 사용할 수 있을 뿐만 아니라 반도체 기판(210)에 구리로 이루어진 하층 금속배선(220)이 형성되어 있는 경우에는 구리 확산 저지막의 역할도 수행할 수 있다.
도 2b를 참조하면, 캡핑층(130) 상에 비어홀(Via hole)(270) 패턴의 개구부를 갖는 제1 감광막(Photoresist)(310)을 형성한다. 이어서, 이러한 제1 감광막(310)을 식각마스크로 사용하여 제1 식각저지막(230)의 표면이 노출될 때까지 제1 금속간 절연막(240), 제2 식각저지막(245), 제2 금속간 절연막(250) 및 캡핑층(260)을 식각하여 비어홀(270)을 형성한다.
도 2c를 참조하면, 제1 감광막(310)을 애싱(Ashing)하여 제거한다. 그 후, 제1 금속간 절연막(240), 제2 식각저지막(245), 제2 금속간 절연막(250) 및 캡핑층(260)에 형성된 비어홀(270) 내에 보호막(320)을 형성한다. 이 보호막(320)은 비어홀(270) 내부와 캡핑층(260) 상부를 덮도록 형성한다. 이러한 보호막(320)으로는 HSQ 또는 SOG를 사용할 수 있다.
제1 금속간 절연막(240) 및 제2 금속간 절연막(250)이 저유전상수 절연막(Low-k dielectric)인 경우 후술할 트렌치(도 2d 참조) 형성을 위한 식각공정에서 금속간 절연막(240, 250)과 비어홀(270)의 하부에 위치한 제1 식각저지막(230) 간의 식각 선택비가 낮아 비어홀(270)의 하부에 위치한 제1 식각저지막(230)이 조기에 식각되어 그 하부에 위치한 하층 금속배선(220)도 식각될 수 있다. 이를 방지하기 위해, 비어홀(270) 내를 보호막(320)으로 채운다.
도 2d를 참조하면, 보호막(320) 상에 트렌치(Trench)(280) 패턴의 개구부를 갖는 제2 감광막(330)을 형성한다. 비어홀(270)이 트렌치(280)와 겹치게 형성되도록 제2 감광막(330)을 형성한다. 이어서, 이러한 제2 감광막(330)을 식각마스크로 사용하여 제2 식각저지막(245)의 표면이 노출될 때까지 제2 금속간 절연막(250), 캡핑층(260) 및 보호막(320)을 식각하여 트렌치(280)를 형성한다. 그 후, 제2 감광막(330)을 애싱하여 제거한다.
도 2d에 도시된 바와 같이, 트렌치(280)를 형성한 후 제1 금속간 절연막(240)의 비어홀(270) 내부와 캡핑층(260) 상부에 보호막(320)이 잔류한다.
도 2e를 참조하면, 제1 금속간 절연막(240)의 비어홀(270) 내부와 캡핑층(260) 상부에 잔류하는 보호막(320)을 보호막 제거용 식각액으로 제거한다.
이러한 보호막 제거용 식각액은 HF, NH4F, H20 및 계면활성제(Surfactant)를 포함한다.
여기서, HF는 보호막(320)을 식각하는 역할을 하며, NH4F는 수용액에서 HF2- 또는 HF-로 해리되어 HF의 양을 조절하는 버퍼역할을 한다. 그리고, 계면활성제는 주로 크기가 큰 폴리머 계열의 물질로 이루어져 있는데, 보호막 제거용 식각액으로 보호막(320)을 제거하는 동안 계면활성제는 반도체 기판(210) 상의 형성된 구조물의 표면, 특히 제2 금속간 절연막(250)과 캡핑층(260)의 표면에 흡착되어 보호막 제거용 식각액이 제2 금속간 절연막(250)과 캡핑층(260)의 계면에 침투하는 것을 막는 역할을 한다. 따라서, 이러한 계면활성제의 표면흡착에 의하면, 캡핑층(260) 하부에 식각액의 침투에 의한 언더컷이 발생하는 것을 방지할 수 있다.
여기서, 계면활성제는 퍼플로로알킬 에틸렌 옥사이드, 퍼플로로알킬 아민 옥사이드, 퍼플로로알킬 함유 특수배합품, 퍼플로로알킬 술포네이트 암모늄 (Ammonium perfluoroalkyl sulfonates), 퍼플로로알킬 술포네이트 포타슘 (Potassium perfluoroalkyl sulfonates), 퍼플로로알킬 술포네이트 포타슘, 퍼플로로알킬 술포네이트 아민 (Amine perfluoroalkyl sulfonates), 퍼플로로알킬 술포네이트 (perfluoroalkyl sulfonates), 나트륨염(Sodium salt), 플로로알킬 카복실레이트 포타슘 (Potassium fluoroalkyl carboxylates), 퍼플로로옥탄 술포네이트 리튬 (Lithium perfluorooctane sulfonates), 퍼플로로알킬 술포네이트 암모늄 (Ammonium perfluoroalkyl sulfonates), 플루오린 알킬 쿼터너리 암모늄 아이오다이드 (Fluorinated alkyl quaternary ammonium iodides), 플루오린 알킬 폴리옥쎄틸렌(Fluorinated alkyl polyoxethylene), 플루오린 알킬 알콕실레이트(Fluorinated alkyl alkoxylates), 퍼플로로알킬 카복실레이트 암모 늄 (Ammonium perfluoroalkyl carboxylates), 플로로알리패틱 폴리머 에스테르(Fluoroaliphatic polymeric esters), 알킬아릴 폴리에테르 알콜, 에틸렌 옥사이드(Ethylene oxide)와 노닐페놀(Nonylphenol)의 폴리머(Polymer), 에틸렌 옥사이드와 2,6,8-트리메틸(Trimethyl)-4-노나놀(Nonanol)의 폴리머, 에틸렌 옥사이드와 프로필렌 옥사이드의 폴리머, R-O-S(=O)2-ONa (R = 테트라데실(Tetradecyl) 또는 헵타데실(heptadecyl) 또는 2-에틸헥실(2-ethylhexyl)), R-O-(C2H4O)x-H, RfCH2CH2SCH2CH2CO2Li (Rf=F(CF2CF2 )3~8 ), (RfCH2CH2O)PO(ONH4)2 (Rf=F(CF2 CF2)3~8), (RfCH2CH2O)PO(ONH4) (Rf=F(CF2CF2)3~8), (RfCH2CH2O)PO(OH)2 (Rf=F(CF2CF2)3~8), RfCH2CH2O(CH2CH2O)xH (Rf=F(CF2CF2) 3~8 ), RfCH2CH2SO3X (X=H 또는 NH4 , Rf=F(CF2CF2)3~8), CF3(CF2)7(CH2 CH2O)15SO2NHOH, RfSO2N(C2H5)(CH 2CH2O)xH (N=8, Rf=CnF2n+), RfSO2N(C2H5)(CH2CH2O)xH (Rf=F(CF 2CF2)y) 또는 이들의 조합으로 이루어진 물질이다.
이러한 보호막 제거용 식각액에 있어서, NH4F는 약 5 ~ 25 wt%, HF는 약 0.01 ~ 3 wt%, H20는 약 70 ~ 95 wt% 그리고 계면활성제는 약 0.1 ~ 5 wt%의 함량으로 포함하는 것이 바람직하다. 여기서, 계면활성제가 약 0.1 wt% 미만일 경우, 식각액이 제2 금속간 절연막(250)과 캡핑층(260)의 계면에 침투하는 것을 효과적으로 막지 못하며, 계면활성제가 약 5 wt% 초과일 경우, 식각액 내에 거품이 많이 발생 하여 원활한 보호막(320)의 식각이 수행되지 못하기 때문에, 계면활성제는 약 0.1 ~ 5 wt%의 함량으로 포함하는 것이 바람직하다.
그리고, 보호막(320)은 보호막 제거용 식각액과 약 20 ~ 80 ℃에서 높은 반응성을 나타내고 있기 때문에, 약 20 ~ 80 ℃에서 이러한 보호막(320)을 제거하는 공정을 수행하는 것이 바람직하다.
도 2f를 참조하면, 비어홀(270)과 트렌치(280) 내에 다마신공정을 이용하여 상층 금속배선(340)을 형성한다.
이러한 상층 금속배선(340)을 이루는 물질은 알루미늄(Al), 알루미늄 합금(Al-alloy), 구리(Cu), 금(Au), 은(Ag), 텅스텐(W) 및 몰리브데늄(Mo)으로 이루어진 군에서 선택된 적어도 어느 하나로 구성될 수 있다. 그리고, 상층 금속배선(340)의 형성방법은 도전물질을 스퍼터링(Sputtering)법으로 막을 형성하고 리플로우(reflow) 하는 방법, CVD(Chemical Vapor Deposition)법으로 형성하는 방법, 전기도금법(Electroplating) 중에서 선택된 어느 하나의 방법으로 형성할 수 있다. 전기도금법을 이용하는 경우에는 전해 시에 전류를 흘리기 위하여 시드층(seed layer)을 형성할 필요가 있다.
또한, 상층 금속배선(340)을 형성하기 전에 확산방지막(미도시)을 형성할 수 있다. 특히 구리(Cu)를 다마신 공정에서 형성할 때에는 확산방지막(미도시)은 구리 도전물질의 확산에 의하여 금속간 절연막의 절연특성 열화 등을 방지하기 위하여 필수적으로 사용된다. 확산방지막(미도시)의 재료로는 Ta, TaN, TiN, WN, TaC, WC, TiSiN, TaSiN 중에서 선택된 적어도 하나를 사용할 수 있으며, 형성 방법으로는 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 방법을 사용할 수 있다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 의한 보호막 제거용 식각액을 이용하여 보호막을 제거한 후의 캡핑층과 금속간 절연막을 나타낸 SEM 이미지 사진들이다. 도 3a 내지 도 3d의 실시예에서는 제1 식각저지막(230) 및 제2 식각저지막(245)으로 SiC를, 제1 금속간 절연막(240) 및 제2 금속간 절연막(250)으로 SiOC:H를, 캡핑층(260)으로 USG(Undoped silica glass, SiO2)를, 보호막(320)으로 HSQ를 사용하였다. 그리고, 보호막 제거용 식각액은 약 19 wt%의 NH4F와, 약 2 wt%의 HF와, 약 79 wt% H20 그리고 약 0.1 ~ 5 wt%의 계면활성제를 포함한다. 여기서, 계면활성제로는 에틸렌 옥사이드(Ethylene oxide)를 포함하는 폴리머(Polymer)로서, 구체적으로는 주식회사 와코 케미컬(Wako chemical)의 NCW1004TM 계면활성제를 사용하였다.
도 3a는 0.1wt% 미만의 NCW1004 계면활성제를 사용한 경우이고, 도 3b는 0.1wt%의 NCW1004 계면활성제를 사용한 경우이고, 도 3c는 5.0wt%의 NCW1004 계면활성제를 사용한 경우이고, 도 3d는 5.0wt% 초과의 NCW1004 계면활성제를 사용한 경우이다. 도 3a 내지 도 3d의 SEM 이미지 사진을 이용하여 캡핑층 하부에 형성된 언더컷의 길이를 측정하면, 도 3a의 경우 언더컷이 400 Å이고, 도 3b의 경우 언더컷이 200 Å이고, 도 3c의 경우 언더컷이 150 Å이고, 도 3d의 경우 언더컷이 190 Å으로 측정되었다.
도 3a 내지 도 3d에 도시된 바와 같이, 보호막 제거용 식각액 내의 계면활성제의 농도가 증가할수록 언터컷의 길이가 줄어드는 것을 알 수 있다. 하지만, 계면활성제를 약 5wt% 초과하여 첨가하는 경우 계면활성제의 효과가 줄어들어서 결과적으로 다시 언더컷의 길이가 증가하는 것을 관찰할 수 있다. 따라서, 본 발명의 일 실시예에 있어서, 계면활성제의 농도는 약 0.1 ~ 5 wt% 인 것이 바람직하다.
도 1의 종래 기술과 비교하여 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 의한 보호막 제거용 식각액을 사용할 경우 캡핑층과 금속간 절연막의 계면 사이에 형성되는 언더컷이 줄어드는 것을 관찰할 수 있다. 그리고, 언터컷 하부에 안쪽으로 만곡이 없어 비어홀 또는 트렌치 측벽에 확산방지막 및 시드층을 균일하게 증착할 수 있다.
본 발명의 일 실시예에 따라 제조한 디바이스(Device)의 전기적 시험(Electrical test)를 하면, 상층 금속배선층(340)에 대한 Rs(Sheet resistance)와 비어홀(270)에 대한 Rc(Contact resistance)의 특성이 우수하게 나오는 것을 알 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 보호막 제거용 식각액을 사용하는 듀얼다마신 배선 형성방법에 따라, 비어홀 주위에 남아있는 보호막을 제거하면 듀얼다마신 패턴의 프로파일을 손상하지 않고 금속배선을 형성할 수 있다.

Claims (21)

  1. 하층 금속배선이 형성된 반도체 기판 상에 제1 식각저지막, 제1 금속간 절연막, 제2 금속간 절연막 및 캡핑층을 순차적으로 형성하는 단계;
    상기 제1 금속간 절연막, 제2 금속간 절연막 및 캡핑층을 식각하여 비어홀을 형성하는 단계;
    상기 비어홀 내에 보호막을 형성하는 단계;
    상기 보호막, 캡핑층 및 제2 금속간 절연막을 식각하여 트렌치를 형성하는 단계;
    상기 비어홀 주위에 잔류하는 상기 보호막을 NH4F, HF, H20 및 계면활성제를 포함하는 식각액으로 제거하는 단계; 및
    상기 비어홀 및 트렌치로 된 듀얼다마신 패턴 내에 상층 금속배선을 형성하는 단계를 포함하고,
    상기 NH4F는 약 5 ~ 25 wt%, 상기 HF는 약 0.01 ~ 3 wt%, 상기 H20는 약 70 ~ 95 wt%, 그리고 상기 계면활성제는 약 0.1 ~ 5 wt%의 함량인 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  2. 제 1항에 있어서,
    상기 계면활성제는 퍼플로로알킬 에틸렌 옥사이드, 퍼플로로알킬 아민 옥사이드, 퍼플로로알킬 함유 특수배합품, 퍼플로로알킬 술포네이트 암모늄, 퍼플로로알킬 술포네이트 포타슘, 퍼플로로알킬 술포네이트 포타슘, 퍼플로로알킬 술포네이트 아민, 퍼플로로알킬 술포네이트, 나트륨염, 플로로알킬 카복실레이트 포타슘, 퍼플로로옥탄 술포네이트 리튬, 퍼플로로알킬 술포네이트 암모늄, 플루오린 알킬 쿼터너리 암모늄 아이오다이드, 플루오린 알킬 폴리옥쎄틸렌, 플루오린 알킬 알콕실레이트, 퍼플로로알킬 카복실레이트 암모늄, 플로로알리패틱 폴리머 에스테르, 알킬아릴 폴리에테르 알콜, 에틸렌 옥사이드와 노닐페놀의 폴리머, 에틸렌 옥사이드와 2,6,8-트리메틸-4-노나놀의 폴리머, 에틸렌 옥사이드와 프로필렌 옥사이드의 폴리머, R-O-S(=O)2-ONa (R = 테트라데실 또는 헵타데실 또는 2-에틸헥실), R-O-(C2H4O)x-H, RfCH2CH2SCH2CH2CO2 Li (Rf=F(CF2CF2)3~8), (RfCH2CH2O)PO(ONH 4)2 (Rf=F(CF2CF2)3~8), (RfCH2CH2O)PO(ONH4) (Rf=F(CF2CF2)3~8), (RfCH2CH2O)PO(OH)2 (Rf=F(CF2CF2)3~8), RfCH2CH2O(CH2CH 2O)xH (Rf=F(CF2CF2)3~8 ), RfCH2CH2SO 3X (X=H 또는 NH4 , Rf=F(CF2CF2)3~8 ), CF3(CF2) 7(CH2CH2O)15SO2NHOH, RfSO2N(C2 H5)(CH2CH2O)xH (N=8, Rf=CnF2n+), RfSO2N(C2H5)(CH2CH2O)xH (Rf=F(CF 2CF2)y) 또는 이들의 조합으로 이루어진 물질인 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 보호막을 제거하는 단계는 약 20 ~ 80 ℃의 온도에서 수행하는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  6. 제 2항에 있어서,
    상기 캡핑층은 SiO2, SiOF, SiON, SiC, SiN, SiCN 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  7. 제 2항에 있어서,
    상기 제1 및/또는 제2 금속간 절연막은 불소가 도핑된 산화막, 탄소가 도핑된 산화막, 실리콘 산화막, HSQ, MSQ 또는 a-SiOC(SiOC:H), 폴리알릴에테르계 수지, 환상 불소 수지, 실록산 공중합체, 불화 폴리알릴에테르계 수지, 폴리펜타플루오르스티렌, 폴리테트라플루오르스티렌계 수지, 불화 폴리이미드 수지, 불화 폴리나프탈렌, 폴리사이드 수지 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  8. 제 2항에 있어서,
    상기 보호막은 HSQ인 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  9. 제 2항에 있어서,
    상기 제1 및 제2 금속간 절연막 사이에 제2 식각저지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  10. 제 2항 또는 제 9항에 있어서,
    상기 제1 및/또는 제2 식각저지막은 실리콘 질화막(SiN), 실리콘 산질화막(SiON), SiC/N 계열의 물질, 보론 질화막(BN) 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  11. 약 5 ~ 25 wt%의 NH4F, 약 0.01 ~ 3 wt%의 HF, 약 70 ~ 95 wt%의 H20 및 약 0.1 ~ 5 wt%의 계면활성제를 포함하는 듀얼다마신 공정의 보호막 제거용 식각액.
  12. 제 11항에 있어서,
    상기 계면활성제는 퍼플로로알킬 에틸렌 옥사이드, 퍼플로로알킬 아민 옥사이드, 퍼플로로알킬 함유 특수배합품, 퍼플로로알킬 술포네이트 암모늄, 퍼플로로알킬 술포네이트 포타슘, 퍼플로로알킬 술포네이트 포타슘, 퍼플로로알킬 술포네이트 아민, 퍼플로로알킬 술포네이트, 나트륨염, 플로로알킬 카복실레이트 포타슘, 퍼플로로옥탄 술포네이트 리튬, 퍼플로로알킬 술포네이트 암모늄, 플루오린 알킬 쿼터너리 암모늄 아이오다이드, 플루오린 알킬 폴리옥쎄틸렌, 플루오린 알킬 알콕실레이트, 퍼플로로알킬 카복실레이트 암모늄, 플로로알리패틱 폴리머 에스테르, 알킬아릴 폴리에테르 알콜, 에틸렌 옥사이드와 노닐페놀의 폴리머, 에틸렌 옥사이드와 2,6,8-트리메틸-4-노나놀의 폴리머, 에틸렌 옥사이드와 프로필렌 옥사이드의 폴리머, R-O-S(=O)2-ONa (R = 테트라데실 또는 헵타데실 또는 2-에틸헥실), R-O-(C2H4O)x-H, RfCH2CH2SCH2CH2CO2Li (Rf=F(CF2CF2)3~8), (RfCH2CH2O)PO(ONH4)2 (Rf=F(CF2CF2)3~8), (RfCH2CH2O)PO(ONH4) (Rf=F(CF2CF2)3~8), (RfCH2CH2O)PO(OH)2 (Rf=F(CF2CF2)3~8), RfCH2CH2O(CH2CH2O)xH (Rf=F(CF2CF2)3~8 ), RfCH2CH2SO3X (X=H 또는 NH4 , Rf=F(CF2CF2)3~8 ), CF3(CF2)7(CH2CH2O)15SO2NHOH, RfSO2N(C2H5)(CH2CH2O)xH (N=8, Rf=CnF2n+), RfSO2N(C2H5)(CH2CH2O)xH (Rf=F(CF2CF2)y) 또는 이들의 조합으로 이루어진 물질인 것을 특징으로 하는 듀얼다마신 공정의 보호막 제거용 식각액.
  13. 삭제
  14. 삭제
  15. 제 11항에 있어서,
    상기 보호막 제거용 식각액의 반응온도는 약 20 ~ 80 ℃ 인 것을 특징으로 하는 듀얼다마신 공정의 보호막 제거용 식각액.
  16. 하층 금속배선이 형성된 반도체 기판 상에 제1 식각저지막, 제1 금속간 절연막, SiOC:H로 구성된 제2 금속간 절연막 및 USG 캡핑층을 순차적으로 형성하는 단계;
    상기 제1 금속간 절연막, 제2 금속간 절연막 및 캡핑층을 식각하여 비어홀을 형성하는 단계;
    상기 비어홀 내에 HSQ 보호막을 형성하는 단계;
    상기 보호막, 캡핑층 및 제2 금속간 절연막을 식각하여 트렌치를 형성하는 단계;
    상기 비어홀 주위에 잔류하는 상기 보호막을 NH4F, HF, H20 및 계면활성제를 포함하는 식각액으로 제거하는 단계; 및
    상기 비어홀 및 트렌치로 된 듀얼다마신 패턴 내에 상층 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  17. 제 16항에 있어서,
    상기 계면활성제는 퍼플로로알킬 에틸렌 옥사이드, 퍼플로로알킬 아민 옥사이드, 퍼플로로알킬 함유 특수배합품, 퍼플로로알킬 술포네이트 암모늄, 퍼플로로알킬 술포네이트 포타슘, 퍼플로로알킬 술포네이트 포타슘, 퍼플로로알킬 술포네이트 아민, 퍼플로로알킬 술포네이트, 나트륨염, 플로로알킬 카복실레이트 포타슘, 퍼플로로옥탄 술포네이트 리튬, 퍼플로로알킬 술포네이트 암모늄, 플루오린 알킬 쿼터너리 암모늄 아이오다이드, 플루오린 알킬 폴리옥쎄틸렌, 플루오린 알킬 알콕실레이트, 퍼플로로알킬 카복실레이트 암모늄, 플로로알리패틱 폴리머 에스테르, 알킬아릴 폴리에테르 알콜, 에틸렌 옥사이드와 노닐페놀의 폴리머, 에틸렌 옥사이드와 2,6,8-트리메틸-4-노나놀의 폴리머, 에틸렌 옥사이드와 프로필렌 옥사이드의 폴리머, R-O-S(=O)2-ONa (R = 테트라데실 또는 헵타데실 또는 2-에틸헥실), R-O-(C2H4O)x-H, RfCH2CH2SCH2CH2CO2 Li (Rf=F(CF2CF2)3~8), (RfCH2CH2O)PO(ONH 4)2 (Rf=F(CF2CF2)3~8), (RfCH2CH2O)PO(ONH4) (Rf=F(CF2CF2)3~8), (RfCH2CH2O)PO(OH)2 (Rf=F(CF2CF2)3~8), RfCH2CH2O(CH2CH 2O)xH (Rf=F(CF2CF2)3~8 ), RfCH2CH2SO 3X (X=H 또는 NH4 , Rf=F(CF2CF2)3~8 ), CF3(CF2) 7(CH2CH2O)15SO2NHOH, RfSO2N(C2 H5)(CH2CH2O)xH (N=8, Rf=CnF2n+), RfSO2N(C2H5)(CH2CH2O)xH (Rf=F(CF 2CF2)y) 또는 이들의 조합으로 이루어진 물질인 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  18. 제 17항에 있어서,
    상기 계면활성제는 약 0.1 ~ 5 wt%의 함량으로 포함하는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  19. 제 16항 또는 제 18항에 있어서,
    상기 NH4F는 약 5 ~ 25 wt%, 상기 HF는 약 0.01 ~ 3 wt% 그리고 상기 H20는 약 70 ~ 95 wt%의 함량으로 포함하는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  20. 제 16항에 있어서,
    상기 보호막을 제거하는 단계는 약 20 ~ 80 ℃의 온도에서 수행하는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
  21. 제 17항에 있어서,
    상기 제1 및 제2 금속간 절연막 사이에 제2 식각저지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
KR1020040008065A 2004-02-06 2004-02-06 듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막제거용 식각액 KR100621541B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040008065A KR100621541B1 (ko) 2004-02-06 2004-02-06 듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막제거용 식각액
US11/033,208 US7598168B2 (en) 2004-02-06 2005-01-11 Method of fabricating dual damascene interconnection and etchant for stripping sacrificial layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040008065A KR100621541B1 (ko) 2004-02-06 2004-02-06 듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막제거용 식각액

Publications (2)

Publication Number Publication Date
KR20050079573A KR20050079573A (ko) 2005-08-10
KR100621541B1 true KR100621541B1 (ko) 2006-09-14

Family

ID=34825110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040008065A KR100621541B1 (ko) 2004-02-06 2004-02-06 듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막제거용 식각액

Country Status (2)

Country Link
US (1) US7598168B2 (ko)
KR (1) KR100621541B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372745B2 (en) * 2006-02-28 2013-02-12 Advanced Interconnect Materials, Llc Semiconductor device, its manufacturing method, and sputtering target material for use in the method
KR100796194B1 (ko) * 2006-05-03 2008-02-13 램테크놀러지 주식회사 실리콘 산화막 식각용 용액 제조방법
US7905994B2 (en) 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
US8748323B2 (en) * 2008-07-07 2014-06-10 Macronix International Co., Ltd. Patterning method
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US9330974B2 (en) * 2010-10-27 2016-05-03 Infineon Technologies Ag Through level vias and methods of formation thereof
US8796150B2 (en) 2011-01-24 2014-08-05 International Business Machines Corporation Bilayer trench first hardmask structure and process for reduced defectivity
CN103137598B (zh) * 2011-12-02 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US8927405B2 (en) * 2012-12-18 2015-01-06 International Business Machines Corporation Accurate control of distance between suspended semiconductor nanowires and substrate surface
US10544329B2 (en) 2015-04-13 2020-01-28 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
CN107516646A (zh) * 2016-06-15 2017-12-26 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10544330B2 (en) 2017-01-20 2020-01-28 Honeywell International Inc. Gap filling dielectric materials

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517106A (en) * 1984-04-26 1985-05-14 Allied Corporation Soluble surfactant additives for ammonium fluoride/hydrofluoric acid oxide etchant solutions
JP3186073B2 (ja) 1991-02-13 2001-07-11 ソニー株式会社 ビデオテープレコーダ用の切換操作装置
DE19617634A1 (de) * 1996-05-02 1997-11-06 Basf Ag Flammfeste Gewebe auf der Basis von Melamin-Harzfasern
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
WO1999044227A1 (fr) 1998-02-27 1999-09-02 Stella Chemifa Kabushiki Kaisha Agent de traitement de surface pour micro-usinage et procede de traitement de surface
KR100560293B1 (ko) 1998-12-28 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6297149B1 (en) * 1999-10-05 2001-10-02 International Business Machines Corporation Methods for forming metal interconnects
KR100416596B1 (ko) 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법

Also Published As

Publication number Publication date
US20050176243A1 (en) 2005-08-11
US7598168B2 (en) 2009-10-06
KR20050079573A (ko) 2005-08-10

Similar Documents

Publication Publication Date Title
KR100690881B1 (ko) 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
KR20060011187A (ko) 듀얼 다마신 배선의 제조방법
CN108074861B (zh) 半导体结构及其制造方法
KR100621541B1 (ko) 듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막제거용 식각액
US7351635B2 (en) Method of fabricating microelectronic device using super critical fluid
US6603206B2 (en) Slot via filled dual damascene interconnect structure without middle etch stop layer
US20060194426A1 (en) Method for manufacturing dual damascene structure with a trench formed first
US6521524B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
US6372631B1 (en) Method of making a via filled dual damascene structure without middle stop layer
JP4527948B2 (ja) 半導体装置およびその製造方法
US20150054156A1 (en) Semiconductor structures and fabrication method thereof
CN115116938A (zh) 半导体结构及其形成方法
US6383919B1 (en) Method of making a dual damascene structure without middle stop layer
US20230011792A1 (en) Self-Aligned Interconnect Structure And Method Of Forming The Same
CN111293074B (zh) 半导体结构及其形成方法
US20050263892A1 (en) Method of forming copper interconnection in semiconductor device and semiconductor device using the same
KR100799077B1 (ko) 금속 배선 및 그 형성 방법
US6429116B1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
KR100576367B1 (ko) 반도체 소자의 배선방법
US8252679B2 (en) Semiconductor process
US6465340B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
KR100613390B1 (ko) 금속 배선된 반도체 소자 및 반도체 소자 금속 배선 형성방법
CN108573912B (zh) 半导体结构及其形成方法
US6365505B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110729

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee