[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100615837B1 - 승압 회로, 승압 방법 및 전자기기 - Google Patents

승압 회로, 승압 방법 및 전자기기 Download PDF

Info

Publication number
KR100615837B1
KR100615837B1 KR1020000011995A KR20000011995A KR100615837B1 KR 100615837 B1 KR100615837 B1 KR 100615837B1 KR 1020000011995 A KR1020000011995 A KR 1020000011995A KR 20000011995 A KR20000011995 A KR 20000011995A KR 100615837 B1 KR100615837 B1 KR 100615837B1
Authority
KR
South Korea
Prior art keywords
terminal
power storage
storage element
line
potential
Prior art date
Application number
KR1020000011995A
Other languages
English (en)
Other versions
KR20010014560A (ko
Inventor
야타베사토시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20010014560A publication Critical patent/KR20010014560A/ko
Application granted granted Critical
Publication of KR100615837B1 publication Critical patent/KR100615837B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H02M7/10—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode arranged for operation in series, e.g. for multiplication of voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

승압에 필요한 콘덴서의 개수를 줄인다.
첫 번째로, 보조 콘덴서(C1)의 단자(C1L)를 접지 라인에 접속함과 동시에, 보조 콘덴서(C1)의 단자(C1H)를 입력전압(Vin)의 공급 라인에 접속하고, 두 번째로 보조 콘덴서(C2)의 단자(C1L)를 접지 라인에 접속함과 동시에, 보조 콘덴서(C1)의 단자(C1L)를 입력전압(Vin)의 공급 라인으로 바꾸고, 또한, 보조 콘덴서(C1)의 단자(C1H)를 보조 콘덴서(C2)의 단자(C2H)로 바꿔 접속하고, 세 번째로 보조 콘덴서(C2)의 단자(C2L)를 보조 콘덴서(C1)의 단자(C1H)로 바꿈과 동시에, 보조 콘덴서(C2)의 단자(C2H)를 출력 라인으로 바꿔 접속한다.
전원회로, 전압 검출 회로, 승압 제어 회로, 보조 콘덴서, 출력 콘덴서

Description

승압회로, 승압방법 및 전자기기 {Voltage booster circuit, voltage boosting method, and electronic unit}
도 1은 본 발명의 제 1 실시예에 관련되는 승압회로를 적용한 전원회로의 구성을 도시하는 블록도.
도 2는 상기 승압회로의 구성을 도시하는 회로도.
도 3은 상기 승압회로에 있어서, 4배 승압시에 있어서의 제어신호를 도시하는 타이밍도.
도 4는 상기 승압회로에 있어서의 4배 승압시의 동작 설명도.
도 5는 상기 승압회로에 있어서, 3배 승압시에 있어서의 제어신호를 도시하는 타이밍도.
도 6은 상기 승압회로에 있어서의 3배 승압시의 동작 설명도.
도 7은 상기 승압회로에 있어서, 2배 승압시에 있어서의 제어신호를 도시하는 타이밍도.
도 8은 상기 승압회로에 있어서의 2배 승압시의 동작 설명도.
도 9는 상기 승압회로에 있어서, 등배 승압시에 있어서의 제어신호를 도시하는 타이밍도.
도 10은 본 발명의 제 2 실시예에 관련되는 승압회로의 구성을 도시하는 회로도.
도 11은 상기 승압회로에 있어서의 16배 승압시의 동작 설명도.
도 12는 실시예에 관련되는 승압회로를 전원회로로서 적용한 액정 표시 장치의 전기적 구성을 도시하는 블록도.
도 13은 종래의 승압회로의 구성을 도시하는 회로도.
도 14는 상기 승압회로에 있어서, 4배 승압시에 있어서의 제어신호를 도시하는 타이밍도.
도 15는 상기 승압회로에 있어서 4배 승압시의 동작 설명도.
도 16은 종래의 승압회로에 있어서의 16배 승압시의 동작 설명도.
※도면의 주요 부분에 대한 부호의 설명※
100: 전원회로 110: 전압 검출 회로
120: 승압 제어 회로 C1 내지 C4: 보조 콘덴서
Cout: 출력 콘덴서 Q2 내지 Q15: 트랜지스터
본 발명은 승압에 필요한 축전소자의 개수를 줄인 승압 회로, 승압 방법 및, 이 승압 회로에 의한 출력을 전원으로서 사용한 전자기기에 관한 것이다.
예를 들면, 액정 표시 장치에 있어서는, 양호한 표시 특성을 얻기 위해서, 액정소자를 구동할 때에 고전압의 전원을 필요로 한다. 이 때문에, 액정 표시 장치에 사용되는 전원회로는, 입력전압을 승압회로에 의해서 승압하고, 액정소자를 구동하는 구동회로 등에 공급하는 구성으로 되어 있다.
여기서, 종래의 승압회로의 구성에 대해서, 승압 배수를 4배로 하는 경우를 예로 들어 설명한다. 도 13은, 이 경우의 승압회로(138)의 구성을 도시하는 회로도이고, 트랜지스터(Q1 내지 Q8)와, 보조 콘덴서(C1, C2, C2p)와, 출력 콘덴서(Cout)로 구성된다.
도 14는, 이 승압회로(138)에 공급되는 제어신호를 도시하는 타이밍도이다. 이 도면에 도시되는 제어신호(a)는, 제어신호(b)의 펄스 폭을 좁힌 신호이고, 승압회로(138)에 있어서의 n 채널형 트랜지스터(Q2, Q4, Q6, Q8)의 게이트 신호로서 공급된다. 또한, 제어신호(b)는, 승압회로(138)에 있어서의 p 채널형 트랜지스터(Q1, Q3, Q5, Q7)의 게이트 신호로서 공급된다.
이러한 제어신호(a, b)가 승압회로(138)에 공급된 경우, 먼저, 도 14의 ①로 도시되는 기간에서는, 즉, 제어신호(a)만이 「H」 레벨인 기간에서는, 트랜지스터(Q2, Q4, Q6, Q8)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 따라서, 보조 콘덴서(C1)에 있어서는, 도 15의 ①로 도시되는 바와 같이, 단자(C1H)가 입력전압(Vin)의 공급 라인에 접속됨과 동시에, 단자(C1L)가 접지 라인에 접속되기 때문에, 입력전압(Vin)으로써 충전되게 된다. 또한, 보조 콘덴서(C2)에 있어서는, 다음 ②로 도시되는 기간에 있어서 2Vin으로써 충전된 보조 콘덴서(C2p)에 병렬로 접속되어 충전된다. 그 후, 일단, 트랜지스터(Q1 내지 Q8)는 전부 오프가 된다.
다음에, 도 14의 ②로 도시되는 기간에서는, 즉, 제어신호(a, b)가 모두 「L」레벨이 되는 기간에서는, 트랜지스터(Q1, Q3, Q5, Q7)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 도 15의 ②로 도시되는 바와 같이, 보조 콘덴서(C1)의 단자(C1L)가 입력전압(Vin)의 공급 라인으로 바뀌어져 접속됨과 동시에, 단자(C1H)가 입력전압(Vin)의 공급 라인으로부터 절단되기 때문에, 단자(C1H)의 전위는, 입력전압(Vin)을, 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 2Vin이 된다. 한편, 보조 콘덴서(Cp)에 있어서는, 단자(CpH)가 단자(C1H)에 접속되는 결과, 2Vin의 전위차로 충전되기 때문에, 상기 ①의 기간에 있어서 단자(CpH)의 전위가 2Vin이 된다. 더욱이, 단자(C1H)에는, 상기 ①의 기간에 있어서 2Vin으로써 충전된 보조 콘덴서(C2)의 단자(C2L)가 접속되기 때문에, 해당 보조 콘덴서(C2)에 있어서의 단자(C2H)의 전위는, 단자(C1H(CpH, C2L))의 전위인 2Vin을, 보조 콘덴서(C2)의 출력전압(2Vin)만큼 고위측으로 오프 셋시킨 4Vin이 되어, 이후, 출력 콘덴서(Cout)에서 평활화 되게 된다. 이와 같이 ①, ②의 기간을 반복하는 것에 의해서, 입력전압(Vin)이 4배로 승압되어 출력되게 된다.
더욱이, 승압 배수를 고율로 하는 경우, 예를 들면, 승압 배수를 16배로 하는 경우에는, 도 16에 도시되는 바와 같이, 보조 콘덴서(C1, C2, C2p, C3, C3p, C4, C4p)의 7개가 사용되고, 먼저, 상기 도 16의 ①로 도시되는 바와 같이, 보조 콘덴서(C1)가 입력전압(Vin)으로써 충전됨과 동시에, 보조 콘덴서(C2)가, 다음의 ②에 있어서 2Vin으로써 충전된 보조 콘덴서(C2p)에 병렬로 접속되어 충전되고, 마찬가지로, 보조 콘덴서(C3)가, 다음의 ②에 있어서 4Vin으로써 충전된 보조 콘덴서(C3p)에 병렬로 접속되어 충전되며, 마찬가지로, 보조 콘덴서(C4)가, 다음 ②에 있어서 8Vin으로써 충전된 보조 콘덴서(C2p)에 병렬로 접속되어 충전된다.
다음에, 상기 도 16의 ②로 도시되는 바와 같이, 첫 번째로, 입력전압(Vin)을, 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 2Vin에 의해서, 보조 콘덴서(C2p)가 충전되고, 두 번째로, 보조 콘덴서(C1)에 의한 2Vin의 전위를, 보조 콘덴서(C2)의 출력전압 2Vin만큼 고위측으로 오프 셋시킨 4Vin에 의해서, 보조 콘덴서(C3p)가 충전되고, 세 번째로 보조 콘덴서(C2)에 의한 4Vin의 전위를, 보조 콘덴서(C3)의 출력전압 4Vin만큼 고위측으로 오프 셋시킨 8Vin에 의해서, 보조 콘덴서(C4p)가 충전되며, 네 번째로, 보조 콘덴서(C3)에 의한 8Vin의 전위를, 보조 콘덴서(C4)의 출력전압 8Vin만큼 고위측으로 오프 셋시키는 것으로, 입력전압(Vin)을 16배로 승압한 16Vin이 얻어지게 된다.
그러나, 종래의 승압회로에서는 평활화 콘덴서(Cout)를 제외하고 생각하면, 4배 승압에서는 3개, 16배에서는 7개 필요하고, 일반적으로 말하면, 2n 배의 승압에 필요한 보조 콘덴서가 (2n-1)개 필요하게 된다. 여기서, 승압회로를 포함하는 전원회로를 집적하는 경우, 콘덴서와 같은 용량회로를 반도체 기판상에 형성하는 것 은 곤란하고, 또한, 형성 가능하다고 하더라도, 회로 사이즈의 비대화를 초래하기 때문에, 승압에 필요한 콘덴서의 개수는, 가능한 한 삭감하고자 하는 사정이 있다.
그리고, 무엇보다도 종래의 승압회로에 있어서 문제가 되는 점은, 승압 배수의 임의의 제어가 곤란하다는 점에 있다. 이 때문에, 승압 후의 전압을 원하는 값으로 정전압화하기 위해서는, 승압회로의 후단에, 별도로, 스위칭 레귤레이터 등의 정전압 회로가 필요하게 되고, 그 만큼, 전원회로의 규모가 복잡화하는 점에 있다.
본 발명은, 이러한 사정을 감안하여 이루어진 것이며, 그 목적으로 하는 것은, 승압에 필요한 콘덴서와 같은 축전소자를 삭감하여, 구성의 간이화를 도모하는 동시에, 승압 배수를 비교적 자유롭게 제어하는 것이 가능한 승압회로, 승압방법, 및 이 승압회로에 의한 출력을 전원으로서 사용한 전자기기를 제공하는 것에 있다.
상기 목적을 달성하기 위해서 본 발명에 관련되는 승압회로에 있어서는, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 바꾸어 접속하는 제 2 접속수단과, 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 축전소자에 있어서의 다른 쪽의 단자로 바꿈과 동시에, 상기 제 2 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 바꿔 접속하는 제 3 접속수단을 구비하는 것을 특징으로 하고 있다.
본 발명에 의하면, 먼저, 제 1 축전소자가, 제 1 및 제 2 라인간에 접속되기 때문에, 제 1 라인을 기준전위로서 본 경우, 제 1 축전소자에 있어서의 다른 쪽의 단자는, 제 2 라인과 등전위가 된다. 다음에, 제 1 축전소자에 있어서의 한쪽의 단자가 제 1 라인으로부터 제 2 라인으로 바꿔지면, 제 1 축전소자에 있어서의 다른 쪽의 단자의 전위는, 제 2 라인의 전위를 제 1 라인으로의 전위방향과는 역방향으로 제 1 축전소자의 출력전압으로 오프 셋한 것으로 되기 때문에, 제 2 라인의 2배 전위가 되고, 이것이 제 2 축전소자에 의해서 충전된다. 그리고, 제 2 축전소자에 있어서의 한쪽의 단자가 제 1 라인으로부터 제 1 축전소자에 있어서의 다른 쪽의 단자로 바뀌어짐과 동시에, 제 2 축전소자에 있어서의 다른 쪽의 단자가 제 1 축전소자에 있어서의 다른 쪽의 단자로부터 출력 라인으로 바뀌어져 접속되면, 출력 라인의 전위는, 제 2 라인의 2배 전위를 갖는 제 1 축전소자에 있어서의 다른 쪽의 단자의 전위를, 제 1 라인으로의 전위방향과는 역방향으로 제 2 축전소자의 출력전압으로 오프 셋한 것으로 되기 때문에, 제 2 라인의 4배 전위가 된다. 따라서, 제 1 및 제 2 라인간의 전위차를 4배로 승압하는 데 필요한 축전소자가 2개로 충분하기 때문에 구성의 간이화가 도모된다. 즉, 용량 등의 축전소자는, 집적화하는 경우에 큰 면적을 필요로 하고, 또한, 형성도 곤란하지만, 본 발명에 의하면, 필요한 축전소자가 삭감되기 때문에, 구성의 간이화에 기여하는 것이 가능해진다. 또, 이러한 구성은, 제 1 라인이 제 2 라인보다도 고위로 되는 경우에도, 제 1 라인이 제 2 라인보다도 저위로 되는 경우에도, 각각 대응 가능하다. 또한, 기준전위는, 제 1 라인 또는 제 2 라인의 어떠한 것이라도 좋다.
여기서, 본 발명에 관련되는 승압회로에 있어서, 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 다른 쪽의 단자를 상기 제 2 라인에 접속하는 제 4 접속수단과, 상기 제 2 접속수단에 의한 상기 제 2 축전소자의 접속과, 상기 제 4 접속수단에 의한 상기 제 2 축전소자의 접속을 배타적으로 제어하는 제어수단을 구비하는 것이 바람직하다.
이 구성에 의하면, 가령, 제어수단이, 제 2 접속수단에 의한 제 2 축전소자의 접속기간을 전기간에, 제 4 접속수단에 의한 접속기간을 제로로 하여 제어하면, 상술한 바와 같이, 출력 라인의 전위는, 제 2 라인의 4배 전위가 된다. 한편, 접속수단이, 제 2 접속수단에 의한 제 2 축전소자의 접속기간을 제로로, 제 4 접속수단에 의한 접속기간을 전기간으로서 제어하면, 제 2 축전소자의 출력전압은, 제 1 라인과 제 2 라인과의 전위차의 2배로 되지 않고서 등배가 되기 때문에, 출력 라인의 전위는, 제 2 라인의 3배 전위가 된다. 이 때문에, 접속기간의 비율을 제어하고, 출력 라인의 전위를 평활화하면, 승압 배수를 4배 내지 3배의 사이에서 무단계로 가변시키는 것이 가능해진다.
이 경우에 있어서, 상기 제어수단은, 상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 절대치로 보아 작은 경우에, 상기 제 2 접 속수단에 의한 상기 제 2 축전소자의 접속기간을, 상기 제 4 접속수단에 의한 상기 제 2 축전소자의 접속기간보다도 길어지도록 제어하는 것이 바람직하다. 이로써, 출력 라인의 전위를, 제 2 라인의 전위의 4배 내지 3배의 사이에서 일정화시키는 것이 가능해진다.
또한, 본 발명에 관련되는 승압회로에 있어서, 상기 제 1 축전소자에 있어서의 한쪽의 단자가 상기 제 2 라인에 접속된 상태에서, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 출력 라인에 접속하는 제 5 접속수단과, 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속과, 상기 제 5 접속수단에 의한 접속을 배타적으로 제어하는 제어수단을 구비하는 것이 바람직하다.
이 구성에 의하면, 가령, 제어수단이, 제 2 또는 제 4 접속수단에 의한 제 2 축전소자의 접속기간을 전기간에, 제 5 접속수단에 의한 접속기간을 제로로 하여 제어하면, 출력 라인의 전위는, 상술한 바와 같이, 제 2 라인의 4배 또는 3배 전위가 된다. 한편, 접속수단이, 제 2 또는 제 4 접속수단에 의한 제 2 축전소자의 접속기간을 제로로, 제 5 접속수단에 의한 접속기간을 전기간으로서 제어하면, 출력 라인은, 제 2 라인의 2배 전위를 갖는 제 1 축전소자에 있어서의 다른 쪽의 단자와 동전위가 된다. 이 때문에, 접속기간의 비율을 제어하고, 출력 라인의 전위를 평활화하면, 승압 배수를 4배 내지 2배 또는 3배 내지 2배의 사이에서 무단계로 가변시키는 것이 가능해진다.
이 경우에 있어서, 상기 제어수단은, 상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 절대치로 보아 작은 경우에, 상기 제 2 또 는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속기간을, 상기 제 5 접속수단의 접속기간보다도 길어지도록 제어하는 것이 바람직하다. 이로써, 출력 라인의 전위를, 제 2 라인의 전위의 4배 내지 2배 또는 3배 내지 2배의 사이에서 일정화시키는 것이 가능해진다.
더욱이, 본 발명에 관련되는 승압회로에 있어서, 상기 제 2 라인을 상기 출력 라인에 접속하는 제 6 접속수단과, 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속 또는 상기 제 5 접속수단에 의한 접속과, 상기 제 6 접속수단에 의한 접속을 배타적으로 제어하는 제어수단을 구비하는 것이 바람직하다.
이 구성에 의하면, 가령, 제어수단이, 제 2 또는 제 4 접속수단에 의한 제 2 축전소자의 접속기간 또는 제 5 접속수단에 의한 접속기간을 전기간에, 제 6 접속수단에 의한 접속기간을 제로로서 제어하면, 출력 라인의 전위는, 상술한 바와 같이, 제 2 라인의 4배, 3배 또는 2배 전위가 된다. 한편, 제 2 또는 제 4 접속수단에 의한 제 2 축전소자의 접속기간 또는 제 5 접속수단에 의한 접속기간을 제로로, 제 5 접속수단에 의한 접속기간을 전기간으로서 제어하면, 출력 라인은, 제 2 라인과 동전위가 된다. 이 때문에, 접속기간의 비율을 제어하고, 출력 라인의 전위를 평활화하면, 승압 배수를 4배 내지 1배, 3배 내지 1배 또는 2배 내지 1배의 사이에서 무단계로 가변시키는 것이 가능해진다.
이 경우에 있어서, 상기 제어수단은, 상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 절대치로 보아 작은 경우에, 상기 제 2 또는 제 4 접속수단에 의한 상기 제 2 축전소자의 접속기간 또는 상기 제 5 접속수단에 의한 접속기간을, 상기 제 6 접속수단의 접속기간보다도 길어지도록 제어하는 것이 바람직하다. 이로써, 출력 라인의 전위를, 제 2 라인의 전위의 4배 내지 1배, 3배 내지 1배 또는 2배 내지 1배의 사이에서 일정화시키는 것이 가능해진다.
또한, 상기 목적을 달성하기 위해서 본 발명에 관련되는 승압회로에 있어서는, 적어도 n개(n은 3 이상의 정수)의 축전소자를 구비하는 승압회로로서, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 바꿔 접속하는 제 2 접속수단과, 제 m(m은, 3≤m≤n을 만족하는 정수) 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 (m-1) 축전소자에 있어서의 한쪽의 단자를 상기 제 (m-2) 축전소자에 있어서의 다른 쪽의 단자로 바꾸고, 또한, 상기 제 (m-1) 축전소자에 있어서의 다른 쪽의 단자를 상기 제 m 축전소자에 있어서의 다른 쪽의 단자로 바꿔 접속하는 제 3부터 제 n까지의 접속수단과, 제 n 축전소자에 있어서의 한쪽의 단자를 제 (n-1) 축전소자에 있어서의 다른 쪽의 단자로 바꿈과 동시에, 상기 제 n 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 바꿔 접속하는 제 (n+1) 접속수단을 구비하는 것을 특징으로 하고 있다.
여기서, 예를 들면 n을 「4」로 하여 설명하면, 먼저, 제 1 축전소자가, 제 1 및 제 2 라인간에 접속되기 때문에, 제 1 축전소자에 있어서의 다른 쪽의 단자는, 제 2 라인과 등전위가 된다. 다음에, 제 1 축전소자에 있어서의 한쪽의 단자가 제 2 라인으로 바꿔지면, 제 1 축전소자에 있어서의 다른 쪽의 단자의 전위는, 제 2 라인의 2배 전위가 되고, 이것이 제 2 축전소자에 의해서 충전된다. 더욱이, 제 2 축전소자에 있어서의 한쪽의 단자가 제 1 축전소자에 있어서의 다른 쪽의 단자로 바꿔지면, 제 2 축전소자에 있어서의 다른 쪽의 단자의 전위는, 제 2 라인의 4배 전위가 되고, 이것이 제 3 축전소자에 의해서 충전된다. 계속해서, 제 3 축전소자에 있어서의 한쪽의 단자가 제 2 축전소자에 있어서의 다른 쪽의 단자로 바꿔지면, 제 3 축전소자에 있어서의 다른 쪽의 단자의 전위는, 제 2 라인의 8배 전위가 되고, 이것이 제 4 축전소자에 의해서 충전된다. 그리고, 제 4 축전소자에 있어서의 한쪽의 단자가 제 3 축전소자에 있어서의 다른 쪽의 단자로 바꾸면, 제 4 축전소자에 있어서의 다른 쪽의 단자의 전위는, 제 2 라인의 16배 전위가 된다. 따라서, n이 「4」인 경우에는, 제 1 및 제 2 라인간의 전위차를 24=16배로 승압하는 데 필요한 축전소자는, 4개로 충분하기 때문에, 구성의 간이화가 도모된다. 즉, n이 3 이상의 정수인 경우를 일반적으로 생각하면, 제 1 및 제 2 라인간의 전위차를 2n 배로 승압하는 데 필요한 축전소자는, n개로 충분하기 때문에, 특히, n이 큰 경우에, 구성의 간이화를 도모하는 데에 형편이 좋다.
더욱이, 상기 목적을 달성하기 위해서 본 발명에 관련되는 승압방법에 있어 서는, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 과정과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 바꿔 접속하는 제 2 과정과, 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 축전소자에 있어서의 다른 쪽의 단자로 바꿈과 동시에, 상기 제 2 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 바꿔 접속하는 제 3 과정을 구비하는 것을 특징으로 하고 있다.
마찬가지로, 상기 목적을 달성하기 위해서 본 발명에 관련되는 승압방법에 있어서는, 적어도 n개(n은 3 이상의 정수)의 축전소자를 구비하고, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 과정과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 바꿔 접속하는 제 2 과정과,
제 m(m은, 3≤m≤n을 만족하는 정수) 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 (m-1) 축전소자에 있어서의 한쪽의 단자를 상기 제 (m-2) 축전소자에 있어서의 다른 쪽의 단자로 바꾸고, 또한, 상기 제 (m-1) 축전소자에 있어서의 다른 쪽의 단자를 상기 제 m 축전소자에 있어서의 다른 쪽의 단자로 바꿔 접속하는 제 3부터 제 n까지의 과정과, 제 n 축전소자에 있어서의 한쪽의 단자를 제 (n-1) 축전소자에 있어서의 다른 쪽의 단자로 바꿈과 동시에, 상기 제 n 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 바꿔 접속하는 제 (n+1) 과정을 구비하는 것을 특징으로 하고 있다.
더욱이, 상기 목적을 달성하기 위해서, 본 발명에 관련되는 전자기기에 있어 서는, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 바꿔 접속하는 제 2 접속수단과, 상기 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 축전소자에 있어서의 다른 쪽의 단자로 바꿈과 동시에, 상기 제 2 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 바꿔 접속하는 제 3 접속수단을 구비하며, 상기 출력 라인에 기초하는 전위를 전원으로서 사용한 것을 특징으로 하고 있다.
마찬가지로, 상기 목적을 달성하기 위해서, 본 발명에 관련되는 전자기기에 있어서는, 적어도 n개(n은 3 이상의 정수)의 축전소자를 구비하는 승압회로로서, 제 1 축전소자에 있어서의 한쪽의 단자를, 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를, 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 접속수단과, 제 2 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽의 단자를 상기 제 2 라인으로 바꾸고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽의 단자를 상기 제 2 축전소자에 있어서의 다른 쪽의 단자로 바꿔 접속하는 제 2 접속수단과, 제 m(m은, 3≤m≤n을 만족하는 정수)의 축전소자에 있어서의 한쪽의 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 (m-1) 축전소자에 있어서의 한쪽의 단자를 상기 제 (m-2) 축전소자에 있어서의 다른 쪽의 단자로 바꾸고, 또한, 상기 제 (m-1) 축전소자에 있어서의 다른 쪽의 단자를 상기 제 m 축전소자에 있어서의 다른 쪽의 단자로 바꿔 접속하는 제 3부터 제 n까지의 접속수단과, 제 n 축전소자에 있어서의 한쪽의 단자를 제 (n-1) 축전소자에 있어서의 다른 쪽의 단자로 바꿈과 동시에, 상기 제 n 축전소자에 있어서의 다른 쪽의 단자를 출력 라인으로 바꿔 접속하는 제 (n+1) 접속수단을 구비하고, 상기 출력 라인에 기초하는 전위를 전원으로서 사용한 것을 특징으로 하고 있다.
이하, 본 발명의 실시예에 대해서 설명한다.
<제 1 실시예>
먼저, 본 발명의 기본 구성이 되는 제 1 실시예에 대해서 설명한다. 도 1은, 본 실시예에 관련되는 승압회로를 적용한 전원회로의 구성을 도시하는 블록도이다. 이 도면에 도시되는 바와 같이, 전원회로(100)는, 전압 검출 회로(110), 승압 제어 회로(120) 및 승압회로(130)로 구성되어 있다. 이 중, 전압 검출 회로(110)는, 예를 들면, 승압회로(130)의 출력전압(Vout)을 검출하고, 그 검출결과를 승압 제어 회로(120)에 공급하는 것이다. 승압 제어 회로(120)는, 전압 검출 회로(110)에 의해서 검출된 출력전압(Vout)에 따라서, 승압회로(130)의 승압 배수를 제어하기 위한 제어신호(a, b, c1, c2, d)를 생성하는 것이다.
여기서, 승압회로(130)의 상세 구성에 대해서 도 2를 참조하여 설명한다. 이 승압회로(130)는, 승압 제어 회로(120)에 의해서 생성된 제어신호(a, b, c1, c2, d)에 따라서, 입력전압(Vin)을 1배로부터 4배까지의 사이에서 승압하여 출력전압(Vout)으로서 출력하는 것이며, 스위칭 소자로서의 트랜지스터(Q2 내지 Q8)와, 보조 콘덴서(C1, C2)와, 출력 콘덴서(Cout)로 구성된다.
상세하게는, 보조 콘덴서(C1)에 있어서의 한쪽의 단자(C1L)가, 제어신호(a)를 게이트 신호로 하는 n 채널형 트랜지스터(Q4)를 개재시키고, 기준전위를 갖는 접지 라인에 접속됨과 동시에, 제어신호(b)를 게이트 신호로 하는 p 채널형 트랜지스터(Q3)를 개재시키고, 입력전압(Vin)의 공급 라인에 접속되어 있다.
한편, 보조 콘덴서(C1)에 있어서의 다른 쪽의 단자(C1H)는, 다음과 같이 접속되어 있다. 즉, 단자(C1H)는, 첫 번째로, 제어신호(a)를 게이트 신호로 하는 n 채널형 트랜지스터(Q2)를 개재시키고, 입력전압(Vin)의 공급 라인에 접속되고, 두 번째로 제어신호(d)를 게이트 신호로 하는 p 채널형 트랜지스터(Q7)를 개재시키고, 보조 콘덴서(C2)에 있어서의 한쪽의 단자(C2L)와, 더욱이, 제어신호(c2)를 게이트 신호로 하는 n 채널형 트랜지스터(Q8)를 개재시킨 접지 라인과 접속되고, 세 번째로 제어신호(c1)를 게이트 신호로 하는 n 채널형 트랜지스터(Q6)를 개재시키고, 보조 콘덴서(C2)의 다른 쪽의 단자(C2H)와, 더욱이, 제어신호(d)를 게이트 신호로 하는 p 채널형 트랜지스터(Q5)를 개재시킨 출력전압(Vout)의 출력 라인과 접속되어 있다.
그리고, 출력 콘덴서(Cout)는, 출력전압(Vout)을 평활화하기 위해서, 해당 출력 라인 및 접지 라인간에 병렬로 접속되어 있다.
삭제
다음에, 상술한 구성에 의한 전원회로(100)의 동작에 대해서 설명한다. 승압 제어 회로(120)는, 원래에는, 출력전압(Vout)에 따라서 승압회로(130)의 승압 배수를 무단계로 제어하는 것이지만, 편의상, 승압 배수를 각각 4배, 3배, 2배, 1배로 한 경우의 각 동작에 대해서 설명하여, 그 후, 승압 배수의 무단계 제어에 대해서 설명하는 것으로 한다.
삭제
그래서 먼저, 승압회로(130)의 승압 배수가 4배인 경우의 동작에 대해서 설명한다. 이 경우, 승압 제어 회로(120)는, 도 3의 타이밍도로 도시되는 바와 같이, 제어신호(a, b, c1, c2, d)를 각각 생성한다. 도면에서 도시되는 바와 같이, 제어신호(a)는, 제어신호(b)의 펄스 폭을 좁힌 신호이다. 또한, 제어신호(c1, c2)는, 각각 제어신호(b)를 반전시켜 1/2 분주한 신호이다. 더욱이, 제어신호(d)는, 제어신호(c1 또는 c2)를 반전시켜 반주기분만 지연시킨 신호이다.
그런데, 이러한 제어신호가 승압회로(130)에 공급된 경우에, 먼저, 도 3의 ①로 도시되는 기간에 있어서는, 즉, 제어신호(a, b, d)가 「H」레벨이고, 제어신호(c1, c2)가 「L」 레벨인 기간에 있어서는, 트랜지스터(Q2, Q4)가 온이 되는 한 편, 다른 트랜지스터는 전부 오프가 된다. 따라서, 보조 콘덴서(C1)에 있어서는, 도 4의 ①로 도시되는 바와 같이, 단자(C1H)가 입력전압(Vin)의 공급 라인에 접속됨과 동시에, 단자(C1L)가 접지 라인에 접속되기 때문에, 입력전압(Vin)으로써 충전되게 된다. 이 후, 일단, 트랜지스터(Q2 내지 Q8)는 전부 오프가 된다.
다음에, 도 3의 ②로 도시되는 기간에서는, 즉, 제어신호(c1, c2, d)가 「H」 레벨이고, 제어신호(a, b)가 「L」 레벨인 기간에서는, 트랜지스터(Q3, Q6, Q8)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 도 4의 ②로 도시되는 바와 같이, 보조 콘덴서(C1)의 단자(C1L)가 입력전압(Vin)의 공급 라인에 접속됨과 동시에, 단자(C1H)가 입력전압(Vin)의 공급 라인으로부터 절단되기 때문에, 단자(C1H)의 전위는, 입력전압(Vin)을, 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 2Vin이 된다. 한편, 보조 콘덴서(C2)에 있어서는, 단자(C2H)가 단자(C1H)에 접속됨과 동시에, 단자(C2L)가 접지 라인에 접속되기 때문에, 양 단자간의 전위차인 2Vin으로써 충전되게 된다. 이후, 일단, 트랜지스터(Q2 내지 Q8)는 전부 오프가 된다.
그리고, 도 3의 ③으로 도시되는 기간에서는, 즉, 제어신호(a, b, c1, c2, d)가 전부 「L」 레벨이 되는 기간에서는, 트랜지스터(Q3, Q5, Q7)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 도 4의 ③으로 도시되는 바와 같이, 보조 콘덴서(C1)의 단자(C1L)가 입력전압(Vin)의 공급 라인에 접속된 상태에서, 단자(C1H)와 단자(C2L)가 접속됨과 동시에, 단자(C2H)가 출력전압(Vout)의 출력 라인에 접속된다. 따라서, 단자(C2H)의 전위는, 2Vin인 단자(C1H(C2L))의 전위를, 보조 콘덴서(C2)의 출력전압 2Vin만큼 고위측으로 오프 셋시킨 4Vin이 되며, 이후, 출력 콘덴서(Cout)에서 평활화되게 된다. 또, 출력 라인에 부하가 접속되어 있으면, 출력 콘덴서(Cout)의 방전이 진행하기 때문에, 출력전압(Vout)은, 트랜지스터(Q5)가 오프하고 나서 온하기까지의 기간에 있어서, 4Vin으로부터 서서히 저하하게 된다.
이렇게 하여 ①, ②, ③의 기간을 반복하여 경과하는 것에 의해, 입력전압(Vin)이 4배로 승압되어 출력되게 된다.
삭제
다음에, 승압회로(130)의 승압 배수가 3배인 경우의 동작에 대해서 설명한다. 이 경우, 승압 제어 회로(120)는, 도 5의 타이밍도로 도시되는 제어신호(a, b, c1, c2, d)를 각각 생성한다. 여기서, 제어신호(a, b)는, 도면에 도시되는 바와 같이, 4배 승압의 경우와 동일한 신호이다. 또한, 제어신호(c1, c2)는 제어신호(a)와 같은 신호이며, 마찬가지로, 제어신호(d)는 제어신호(b)와 동일한 신호이다.
그런데, 이러한 제어신호가 승압회로(130)에 공급된 경우에, 먼저, 도 5의 ①로 도시되는 기간에 있어서는, 즉, 제어신호(a, b, c1, c2, d)가 전부「H」 레벨인 기간에 있어서는, 트랜지스터(Q2, Q4, Q6, Q8)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 보조 콘덴서(C1, C2)는, 도 6의 ①로 도시되는 바와 같이, 단자(C1H) 및 단자(C2H)가 입력전압(Vin)의 공급 라인에, 단자(C1L) 및 단자(C2L)가 접지 라인에, 병렬 접속되기 때문에, 보조 콘덴서(C1, C2)는, 각각 입력전압(Vin)으로써 충전되게 된다. 이 후, 일단, 트랜지스터(Q2 내지 Q8)는 전부 오프가 된다.
다음에, 도 5의 ②로 도시되는 기간이 되면, 즉, 제어신호(a, b, c, d1, d2)가 전부 「L」레벨이 되면, 트랜지스터(Q3, Q5, Q7)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 도 6의 ②로 도시되는 바와 같이, 보조 콘덴서(C1)의 단자(C1L)가 입력전압(Vin)의 공급 라인에 접속되기 때문에, 단자(C1H)의 전위는, 입력전압(Vin)을, 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 2Vin이 된다. 더욱이, 이 상태에 있어서, 단자(C1H)에는, 보조 콘덴서(C2)의 단자(C2L)가 접속됨과 동시에, 단자(C2H)가 출력전압(Vout)의 출력 라인에 접속되기 때문에, 단자(C2H)의 전위는, 2Vin인 단자(C1H(C2L))의 전위를, 보조 콘덴서(C2)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 3Vin이 된다. 또, 출력 라인에 부하가 접속되어 있으면, 출력 콘덴서(Cout)의 방전이 진행하기 때문에, 출력전압(Vout)은, 트랜지스터(Q5)가 오프하고 나서 온하기까지의 기간에 있어서, 3Vin으로부터 서서히 저하하게 된다.
이렇게 하여 ①, ②의 기간을 반복하여 경과하는 것에 의해, 입력전압(Vin)이 3배로 승압되어 출력되게 된다.
삭제
다음에, 승압회로(130)의 승압 배수가 2배인 경우의 동작에 대해서 설명한다. 이 경우, 승압 제어 회로(120)는, 예를 들면, 도 7의 타이밍도로 도시되는 제어신호(a, b, c1, c2, d)를 각각 생성한다. 여기서, 제어신호(a, b)는, 도면에 도 시되는 바와 같이, 4배 및 3배 승압의 경우와 동일한 신호이다. 또한, 제어신호(c1)는, 제어신호(b)를 반전시킨 신호로서, 제어신호(c2)는, 항상 「L」 레벨의 신호이다. 한편, 제어신호(d)는, 제어신호(b)와 동일한 신호이다.
그런데, 이러한 제어신호가 승압회로(130)에 공급된 경우에, 먼저, 도 7의 ①로 도시되는 기간에 있어서는, 즉, 제어신호(c1) 이외의 제어신호(a, b, c1, d)가 「H」레벨인 기간에 있어서는, 4배 승압의 ①의 기간과 마찬가지로, 트랜지스터(Q2, Q4)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 되기 때문에, 도 8의 ①로 도시되는 바와 같이, 보조 콘덴서(C1)는, 전압(Vin)으로써 충전되게 된다. 이 후, 일단, 트랜지스터(Q2 내지 Q8)는 전부 오프가 된다.
다음에, 도 7의 ②로 도시되는 기간이 되면, 즉, 제어신호(c1)가 「H」레벨이며, 제어신호(a, b, c2, d)가 「L」 레벨인 기간이 되면, 트랜지스터(Q3, Q5, Q6, Q7)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 도 8의 ②로 도시되는 바와 같이, 보조 콘덴서(C1)의 단자(C1L)가 입력전압(Vin)의 공급 라인에 접속됨과 동시에, 단자(C1H)가 출력전압(Vout)의 출력 라인에 접속되기 때문에, 출력전압(Vout)은, 입력전압(Vin)을, 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋시킨 2Vin이 된다.
또, 이 기간에 있어서, 단자(C2L) 및 단자(C2H)가 단락되기 때문에, 보조 콘덴서(C2)는 충전되지 않는다. 또한, 출력 라인에 부하가 접속되어 있으면, 출력 콘덴서(Cout)의 방전이 진행하기 때문에, 출력전압(Vout)은, 트랜지스터(Q5)가 오프하고 나서 온하기까지의 기간에 있어서, Vin으로부터 서서히 저하하게 된다.
이렇게 하여 ①, ②의 기간을 반복하여 경과하는 것에 의해, 입력전압(Vin)이 2배로 승압되어 출력되게 된다.
삭제
다음에, 승압회로(130)의 승압 배수가 1배인 경우의 동작에 대해서 설명한다. 이 경우, 승압 제어 회로(120)는, 도 9의 타이밍도로 도시되는 제어신호(a, b, c1, c2, d)를 각각 생성한다. 여기서, 제어신호(a)는, 도면에 도시되는 바와 같이, 4배, 3배 및 2배 승압의 경우와 같다. 또한, 제어신호(b)는, 항상 「H」레벨의 신호이다. 한편, 제어신호(c1)는, 제어신호(a)와 동일한 신호이다. 더욱이, 제어신호(c2)는, 항상 「H」 레벨의 신호이다. 더욱이, 제어신호(d)는, 제어신호(a) 또는 제어신호(c1)를 반전시킨 신호이다.
그런데, 이러한 제어신호가 승압회로(130)에 공급된 경우에, 도 5의 ①로 도시되는 기간에 있어서는, 즉, 제어신호(a, b)가 「H」레벨이 되고, 제어신호(d)가 「L」레벨인 기간에 있어서는, 트랜지스터(Q2, Q4, Q5, Q6, Q7)가 온이 되는 한편, 다른 트랜지스터는 전부 오프가 된다. 이 때문에, 입력전압(Vin)의 공급 라인이 출력 라인에 접속되기 때문에, 입력전압(Vin)이 그대로 출력전압(Vout)이 된다. 또, 이 기간에 있어서, 단자(C2L) 및 단자(C2H)가 단락되기 때문에, 보조 콘덴서(C2)는 충전되지 않는다. 또한, 출력 라인에 부하가 접속되어 있으면, 출력 콘덴서(Cout)의 방전이 진행하기 때문에, 출력전압(Vout)은, 트랜지스터(Q5)가 오프하고 나서 온하기까지의 기간에 있어서, Vin으로부터 서서히 저하하게 된다.
이렇게 하여 ①의 기간에 의해서, 입력전압(Vin)이 그대로 출력전압(Vout)으로서 출력되게 된다.
삭제
이와 같이, 본 실시예의 승압회로에서는 먼저, 4배, 3배, 2배, 1배의 승압이 가능하지만, 승압 배수에 대해서는 이것에 머물지 않고, 실제로는, 4배로부터 1배까지의 사이에서 무단계로 승압 가능하다. 즉, 승압 제어 회로(120)가, 다른 승압 배수의 제어신호를 시분할로 공급하고, 그 공급기간의 비율을 제어하는 것으로, 승압 배수를, 해당 다른 배수들의 중간값으로 설정하는 것이 가능해진다.
예를 들면, 4배 승압시의 제어신호와, 3배 승압시의 제어신호를, 각각 동일한 기간만큼 교대로 공급하면, 출력 콘덴서(Cout)에 의해서 평활화되는 출력전압(Vout)을, 입력전압(Vin)의 3.5배로서, 실질적으로 승압 배수를 3.5배로 하는 것이 가능해진다. 또한, 예를 들면, 4배 승압시의 제어신호를 25%의 기간에서, 3배 승압시의 제어신호를 75%의 기간에서, 각각 교대로 공급하면, 실질적으로 승압 배수를 3.25배로 하는 것이 가능해진다. 어느 쪽의 경우도, 제어신호(a, b)는 공통이기 때문에, 제어신호(c1(c2))와 제어신호(d)를 변화시키는 것만으로 좋다.
여기서, 본 실시예에 있어서는, 상술한 바와 같이, 보조 콘덴서(C1, C2)의 접속을 시분할로 제어하고, 4Vin, 3Vin, 2Vin, Vin과 같은 각 전압을 얻고 있기 때문에, 제어신호의 공급 기간의 비율을 제어한다는 것은, 각 전압을 얻는 데 필요한 접속형태를 시분할로 배타적으로 제어할 수밖에 없다.
또한, 승압 배수를 4배 내지 3배의 사이에 설정하는 경우, 사용하는 제어신 호에 대해서는, 4배 승압시의 제어신호와 3배 승압시의 제어신호와의 조합 외에, 4배 승압시의 제어신호와 2배 또는 1배 승압시의 제어신호를 조합하더라도 가능하다. 상술한 3.5배라는 승압 배수를 예로 들어 설명하면, 4배 승압시의 제어신호를 75%의 기간에서, 2배 승압시의 제어신호를 25%의 기간에서, 각각 교대로 공급하면 되고, 또한, 4배 승압시의 제어신호를 83.3%의 기간에서, 1배 승압시의 제어신호를 16.7%의 기간에서, 각각 교대로 공급하면 된다.
마찬가지로, 승압 배수를 3배 내지 2배의 사이에 설정하는 경우, 사용하는 제어신호에 대해서는, 3배 승압시의 제어신호와 2배 승압시의 제어신호와의 조합 외에, 4배 승압시의 제어신호와 2배 또는 1배 승압시의 제어신호를 조합하거나, 더욱이, 3배 승압시의 제어신호와 1배 승압시의 제어신호를 조합하더라도 가능하다. 마찬가지로, 승압 배수를 2배 내지 1배의 사이에 설정하는 경우, 사용하는 제어신호에 대해서는, 2배 승압시의 제어신호와 1배 승압시의 제어신호와의 조합 외에, 4배 또는 3배 승압시의 제어신호와 1배 승압시의 제어신호를 조합해도 가능하다. 단, 승압 배수 차가 큰 제어신호끼리를 조합하면, 출력 콘덴서(Cout)가, 전위차가 큰 전압끼리를 평활화하게 되기 때문에, 출력전압의 리플(ripple)이 커지는 점에 유의하여야 한다.
실제로, 이러한 제어는, 출력전압(Vout)이 목표가 되는 전압(Vref)보다도 절대치로 보아 큰 것이면, 고배 승압시의 제어신호의 공급기간을 저배 승압시의 제어신호의 공급기간보다도 짧게 하고, 반대로, 출력전압(Vout)이 전압(Vref)보다도 절대치로 보아 작은 것이면, 고배 승압시의 제어신호의 공급기간을 저배 승압시의 제어신호의 공급기간보다도 길어지도록 하여 행해진다. 이로써, 출력전압(Vout)은, 전압(Vref)에서 균형을 이루고, 어떤 일정한 범위로 유지되게 된다.
따라서, 이러한 제어에 의하면, 승압회로 자체에 의해서 출력전압을 일정화 할 수 있기 때문에, 후단에 정전압 회로를 설치하지 않아도 된다는 이점이 있다. 더욱이, 입력전압(Vin)이, 예를 들면, 시간경과와 함께 저하하더라도, 출력전압(Vout)은 승압 배수를 높임에 따라 Vin 내지 4Vin의 사이에서 일정화되기 때문에, 그 만큼, 부하의 동작시간을 확대하는 것이 가능해진다.
또, 여기서는, 목표가 되는 전압(Vref)과 출력전압(Vout)의 비교에 따라서, 각 승압 배수시의 제어신호를 시분할로 공급하고, 그 공급기간의 비율을 제어한다는 피드백 제어로 출력전압(Vout)을 일정화 하였지만, 본 발명은, 이것에 한정되지 않는다. 예를 들면, 승압 제어 회로(120)는, 입력전압(Vin)과의 비교에 따라서, 각 승압 배수시의 제어신호를 시분할로 공급하며, 그 공급기간의 비율을 제어하는 피드 포워드(feed forward) 제어로 출력전압(Vout)을 일정화하는 구성으로 해도 된다.
<제 2 실시예>
다음에, 본 발명의 제 2 실시예에 관련되는 승압회로에 대해서 설명한다. 상술한 제 1 실시예에서는 승압 배수를 4배 내지 1배로 한 것이었지만, 본 실시예에서는, 16배로 한 것이다. 도 10은, 본 실시예에 관련되는 승압회로(132)의 구성을 도시하는 회로도이다. 이 도면에 도시되는 승압회로(132)는, 도 1에 있어서의 승압회로(130)를 치환하여, 전원회로(100)로서 적용되는 것이며, 도면에 도시되는 바와 같이, 이 승압회로(132)는, 제 1 실시예에 관련되는 승압회로(130)를 기본회로 하고, 보조 콘덴서(C3, C4)를 부가한 것이며, 상세한 것은 다음과 같다.
즉, 보조 콘덴서(C2)의 단자(C2H)는, 첫 번째로 제어신호(f)를 게이트 신호로 하는 p 채널형 트랜지스터(Q10)를 개재시키고, 보조 콘덴서(C3)의 한쪽의 단자(C3L)와, 또한, 제어신호(e)를 게이트 신호로 하는 n 채널형 트랜지스터(Q11)를 개재시킨 접지 라인과 접속되며, 두 번째로 제어신호(e)를 게이트 신호로 하는 n 채널형 트랜지스터(Q9)를 개재시키고, 보조 콘덴서(C2)의 다른 쪽의 단자(C3H)에 접속되어 있다.
더욱이, 보조 콘덴서(C3)의 단자(C3H)는, 첫 번째로, 제어신호(g)를 게이트 신호로 하는 p 채널형 트랜지스터(Q14)를 개재시키고, 보조 콘덴서(C4)의 한쪽의 단자(C4L)와, 또한, 제어신호(h2)를 게이트 신호로 하는 n 채널형 트랜지스터(Q15)를 개재시킨 접지 라인과 접속되어, 두 번째로 제어신호(h1)를 게이트 신호로 하는 n 채널형 트랜지스터(Q13)를 개재시키고, 보조 콘덴서(C4)의 다른 쪽의 단자(C4H)와, 또한, 제어신호(g)를 게이트 신호로 하는 p 채널형 트랜지스터(Q12)를 개재시킨 출력전압(Vout)의 출력 라인과 접속되어 있다. 그리고, 출력 콘덴서(Cout)는, 제 1 실시예와 마찬가지로, 출력전압(Vout)을 평활화하기 위해서, 해당 출력 라인 및 접지 라인의 사이에 병렬로 접속되어 있다.
이러한 구성에 있어서 16배의 승압을 행하는 경우, 승압 제어 회로(120)는, 다음 ① 내지 ⑤의 기간으로 나눠 제어신호를 공급하고, 승압회로(130)에 있어서의 각 트랜지스터(Q2 내지 Q15)의 스위칭을 제어한다.
즉, 첫 번째로, 도 11의 ①로 도시되는 바와 같이, 승압 제어 회로(120)는, 단자(C1H)를 입력전압(Vin)의 공급 라인에 접속함과 동시에, 단자(C1L)를 접지 라인에 접속한다. 이로써, 보조 콘덴서(C1)는 Vin으로써 충전된다.
두 번째로, 상기 도 11의 ②로 도시되는 바와 같이, 승압 제어 회로(120)는, 단자(C1L)를 입력전압(Vin)의 공급 라인에 접속하고, 단자(C1H)를 단자(C2H)에 접속하며, 또한, 단자(C2L)를 접지 라인에 접속한다. 이로써, 단자(C1H)의 전위는, 입력전압(Vin)을 보조 콘덴서(C1)의 출력전압(Vin)만큼 고위측으로 오프 셋한 2Vin이 되는 한편, 보조 콘덴서(C2)는 2Vin으로써 충전된다.
세 번째로, 상기 도 11의 ③으로 도시되는 바와 같이, 승압 제어 회로(120)는, 단자(C1L)를 입력전압(Vin)의 공급 라인에 접속한 상태에서, 단자(C1H)를 단자(C2L)에 접속하고, 단자(C2H)를 단자(C3H)에 접속하며, 또한, 단자(C3L)를 접지 라인에 접속한다. 이로써, 단자(C2H)의 전위는, 단자(C1H(C2L))의 전위 2Vin을 보조 콘덴서(C2)의 출력전압 2Vin만큼 고위측으로 오프 셋한 4Vin이 되는 한편, 보조 콘덴서(C3)는 4Vin으로써 충전된다.
네 번째로, 상기 도 11의 ④로 도시되는 바와 같이, 승압 제어 회로(120)는, 단자(C1L)를 입력전압(Vin)의 공급 라인에 접속하며, 단자(C1H)를 단자(C2L)에 접속한 상태에서, 단자(C2H)를 단자(C3L)에 접속하고, 단자(C3H)를 단자(C4H)에 접속하여, 더욱이, 단자(C4L)를 접지 라인에 접속한다. 이로써, 단자(C3H)의 전위는, 단자(C2H(C3L))의 전위 4Vin을 보조 콘덴서(C3)의 출력전압 4Vin만큼 고위측으로 오프 셋한 8Vin이 되는 한편, 보조 콘덴서(C4)는 8Vin으로써 충전된다.
다섯 번째로, 상기 도 11의 ⑤로 도시되는 바와 같이, 승압 제어 회로(120)는, 단자(C1L)를 입력전압(Vin)의 공급 라인에 접속하고, 단자(C1H)를 단자(C2L)에 접속하며, 또한, 단자(C2H)를 단자(C3L)에 접속한 상태에서, 단자(C3H)를 단자(C4L)에 접속하고, 단자(C4H)를 출력전압(Vout)의 출력 라인에 접속한다. 이로써, 출력 라인의 전위는, 단자(C3H(C4L))의 전위 8Vin을 보조 콘덴서(C4)의 출력전압 8Vin만큼 고위측으로 오프 셋한 16Vin이 된다. 이렇게 하여, 4개의 보조 콘덴서(C1 내지 C4)에 의해서 16배의 승압이 가능해진다.
그런데, 본 실시예에서는, 제 1 실시예의 발전으로서, 보조 콘덴서(C1 내지 C4)를 각각 다음과 같은 전위로써 충전시키는 것이 가능하다.
즉, 보조 콘덴서(C1)에 대해서는 Vin에서, 보조 콘덴서(C2)에 대해서는 Vin 또는 2Vin에서, 보조 콘덴서(C3)에 대해서는 Vin, 2Vin, 3Vin 또는 4Vin에서, 각각 충전시킬 수 있고, 더욱이, 보조 콘덴서(C4)에 대해서는, 0, Vin, 2Vin, … …, 7Vin 또는 8Vin으로써 충전시킬 수 있다. 따라서, 입력전압(Vin)이 공급되는 공급 라인을, 보조 콘덴서(C1 내지 C4)를 적절히 조합한 출력전압으로 오프 셋함으로써, Vin, 2Vin, 3Vin, … …, 16Vin의 출력전압(Vout)을 얻을 수 있다.
더욱이, 승압 제어 회로(120)가, 각 승압 배수를 규정하는 제어신호를 시분할로 공급하고, 그 공급기간의 비율을 제어함으로써, 승압 배수를 16배 내지 1배의 사이에서 무단계로 제어하는 것이 가능해짐과 동시에, 출력전압(Vout)과 목표가 되는 전압(Vref)의 비교결과에 따라서 공급기간의 비율을 제어함으로써, 출력전압(Vout)을, 16Vin 내지 Vin의 사이에서 일정화시키는 것도 가능해진다.
더욱이, 본 발명에 있어서는, 제 1 및 제 2 실시예를 확장하는 것에 의해, 즉, 마찬가지로 보조 콘덴서를 추가 구성하는 것에 의해, 32배, 64배, … …, 2n 배로 입력전압(Vin)을 승압하는 것이 가능해진다. 이 때, 승압에 필요한 보조 콘덴서의 개수는 n개로 충분하기 때문에, 구성의 간이화를 도모하는 것이 가능해진다. 더욱이, 승압 배수를 2n배 내지 1배로 무단계로, 더욱이, 그 사이의 전압에서 출력전압(Vout)을 일정화하는 것도 가능해진다.
또한, 상술한 제 1 및 제 2 실시예에 있어 서는, 충전을 행함과 동시에, 오프 셋하는 구성에 있어서, 보조 콘덴서를 사용하였지만, 본 발명에 있어서는, 이것에 한정되지 않으며, 예를 들면, 이차 전지를 사용해도 된다.
더욱이, 제 1 및 제 2 실시예에 있어서는, 입력전압(Vin)이 기준전위에 대하여 양측으로 하여, 오프 셋의 방향을 동일하게 양극측으로 한 양전원의 경우에 대해서 설명하였지만, 이것에 한정되지 않고, 입력전압을 기준전위에 대하여 음측으로 하고, 오프 셋의 방향을 음측으로 한 음전원의 경우에도 적용 가능하다.
더욱이, 제 1 및 제 2 실시예에 있어서는, 보조 콘덴서의 접속이나 전환을 트랜지스터로 행하는 구성으로 하였지만, 아날로그 스위치나 트랜스미션 게이트 등의 각종 스위치로 행하는 구성으로 해도 된다.
삭제
다음에, 제 1 실시예의 승압회로(130)나 제 2 실시예의 승압회로(132), 더욱이, 이들을 확장한 승압회로는, 예를 들면, 액정 표시 장치의 각 부에 전원을 공급하는 전원회로로서 적용하는 것이 가능하다. 도 12는, 이 액정 표시 장치의 전기적 구성을 도시하는 블록도이다. 이 도면에 도시되는 바와 같이, 액정 표시 패널(200)에서는, i개의 데이터선(X1 내지 Xi)과 j개의 주사선(Y1 내지 Yj)과의 각 교점에 있어서 액정소자(202)가 형성되어 있고, 각 액정소자(202)는, 액정 표시 요소(액정층; 204)와 박막 다이오드(Thin Film Diode: 이하,「TFD」라고 부른다) 소자(206)가 직렬로 접속된 구성으로 되어 있다.
그리고, 각 주사선(Y1 내지 Yj)은 주사신호 구동 회로(210)에 의해서, 또한, 각 데이터선(X1 내지 Xi)은 데이터 신호 구동회로(220)에 의해서 각각 구동된다. 더욱이, 주사신호 구동 회로(210) 및 데이터 신호 구동회로(220)는, 구동 제어 회로(230)에 의해서 제어된다. 또, 이 도면에서는, TFD 소자(206)가 주사선의 측에 접속되고, 액정층(204)이 데이터선의 측에 접속되어 있지만, 이것과는 반대로, TFD 소자(206)를 데이터선의 측에, 액정층(204)을 주사선의 측에 설치하는 구성이라도 좋다.
그런데, 전원회로(100)는, 주사신호 구동 회로(210)에서 사용되는 각종 선택전압이나, 데이터 신호 구동회로(220)에서 사용되는 데이터신호의 전압, 구동 제어 회로(230)로 사용되는 전압 등의 각종 출력전압을, 입력전압(Vin)의 승압 배수를 제어하여 출력하는 것으로, 상술한 승압회로(130)를 적용한 것이다.
이러한 전원회로(100)를 사용하면, 온시키는 화소가 증가하는 등으로, 부하가 커지는 경우라도, 출력전압이 일정한 범위내에서의 변동으로 억제되기 때문에, 표시 품질의 저하가 방지되게 된다. 더욱이, 입력전압(Vin)이 시간과 동시에 저하 하더라도, 출력전압은, 일정한 범위내에서의 변동으로 억제되기 때문에, 동작시간의 장기화도 도모된다.
또, 액정 표시 장치로서는, TFT(Thin Film Transistor: 박막 트랜지스터)를 사용한 액티브 매트릭스 방식이나, TFD나 TFT 등의 스위칭 소자를 사용하지 않는 패시브 매트릭스 방식 등 여러 가지 방식을 채용할 수 있다. 더욱이, 액정 표시 장치에 한정되지 않으며, EL(electroluminescence)층을 피복한 절연층에 행 전극·열 전극에 형성한 EL 표시장치의 전원회로에도 적용 가능하다. 게다가, 표시장치에 한정되지 않고, 프로젝터나, 퍼스널 컴퓨터, 페이저, 액정 텔레비전이나, 뷰파인더형, 모니터 직시형의 비디오 테이프 레코더, 카네비게이션 장치, 전자수첩, 전자계산기, 워드프로세서, 워크스테이션, 휴대전화, 텔레비전전화, POS단말, 터치패널을 구비한 장치 등이 전자기기에 적용 가능하다.
이상 설명한 바와 같이 본 발명에 의하면, 2n 배로 승압하는 데 필요한 축전소자가 n개로 충분하기 때문에, 구성의 간이화가 도모됨과 동시에, 승압 배수를 비교적 자유롭게 제어하는 것이 가능해진다.

Claims (17)

  1. 제 1 축전소자와
    제 2 축전소자와
    상기 제 1 축전소자의 한쪽 단자와 소정의 전위를 갖는 제 1 라인 사이에 접속되는 제 1 접속수단과
    상기 제 1 축전소자의 다른 쪽 단자와 제 2 라인 사이에 접속되는 제 2 접속수단과
    상기 제 1 축전소자의 한쪽 단자와 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인 사이에 접속되는 제 3 접속수단과
    상기 제 2 축전소자의 한쪽 단자와 상기 제 1 축전소자의 다른 쪽 단자 사이에 접속되는 제 4 접속수단과
    상기 제 2 축전소자의 다른 쪽 단자와 상기 제 축전소자의 다른 쪽 단자 사이에 접속되는 제 5 접속수단과
    상기 제 2 축전소자의 한쪽 단자와 상기 제 1 라인 사이에 접속되는 제 6 접속수단과
    출력라인과 상기 제 2 축전소자의 다른 쪽 단자 사이에 접속되는 제 7 접속수단을 갖는 상기 제 1 내지 제 7 접속수단은
    제 1 과정에 있어서, 제 1 축전소자에 있어서의 한쪽 단자를 소정의 전위를 갖는 제 1 라인에 접속함과 동시에 상기 제 1 축전소자에 있어서의 다른 쪽 단자를 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하도록 제어되고
    제 2 과정에 있어서, 제 2 축전소자에 있어서의 한쪽 단자를 상기 제 2 라인으로 전환하고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽 단자를 상기 제 1 라인에 접속함과 동시에 상기 제 1 축전소자에 있어서의 한쪽 단자를 상기 제 2 축전소자에 있어서의 다른 쪽 단자로 전환하여 접속하도록 제어되며
    상기 제 2 과정과 배타적으로 행해지는 제 3 과정에 있어서
    상기 제 2 축전소자에 있어서의 한쪽 단자를 상기 제 1 라인에 접속함과 동시에 다른 쪽 단자를 상기 제 2 라인에 접속하도록 제어되고
    제 4 과정에 있어서, 상기 제 2 축전소자에 있어서의 한쪽 단자를 상기 제 1 축전소자에 있어서의 다른 쪽 단자로 전환함과 동시에 상기 제 2 축전소자에 있어서의 다른 쪽 단자를 출력 라인으로 전환하여 접속하도록 제어되고
    상기 제 2 과정을 포함하는 승압 동작과 상기 제 3 과정을 포함하는 승압 동작을 시분할로 행하도록 제어되는 것을 특징으로 하는, 승압 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 축전소자에 있어서의 한쪽 단자를 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽 단자를 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 과정과, 제 2 축전소자에 있어서의 한쪽 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 한쪽 단자를 상기 제 2 라인으로 전환하고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽 단자를 상기 제 2 축전소자에 있어서의 다른 쪽 단자로 전환하여 접속하는 제 2 과정과, 제 m(m은, 3≤m≤n을 만족하는 정수) 축전소자에 있어서의 한쪽 단자를 상기 제 1 라인에 접속함과 동시에, 상기 제 (m-1) 축전소자에 있어서의 한쪽 단자를 상기 제 (m-2) 축전소자에 있어서의 다른 쪽 단자로 전환하고, 또한, 상기 제 (m-1) 축전소자에 있어서의 다른 쪽 단자를 상기 제 m 축전소자에 있어서의 다른 쪽 단자로 전환하여 접속하는 제 3 으로부터 제 n 까지의 접속과정과, 제 n 축전소자에 있어서의 한쪽 단자를 제 (n-1) 축전소자에 있어서의 다른 쪽 단자로 전환함과 동시에, 상기 제 n 축전소자에 있어서의 다른 쪽 단자를 출력 라인으로 전환하여 접속하는 제 (n+1) 과정을 구비하는 2n 배의 승압 전압 발생공정과,
    제 m'(m'은, 3≤m'≤n'을 만족하는 정수) 축전소자에 있어서의 한쪽 단자를 상기 제 1 라인에 접속함과 동시에 상기 제 (m'-1) 축전소자에 있어서의 한쪽 단자를 상기 제 (m'-2) 축전소자에 있어서의 다른 쪽 단자로 전환하고, 또한, 상기 제 (m'-1) 축전소자에 있어서의 다른 쪽 단자를 상기 제 m' 축전소자에 있어서의 다른 쪽 단자로 전환하여 접속하는 제 3 으로부터 제 n' 까지의 접속과정과, 제 n' 축전소자에 있어서의 한쪽 단자를 제 (n'-1) 축전소자에 있어서의 다른 쪽 단자로 전환함과 동시에, 상기 제 n' 축전소자에 있어서의 다른 쪽 단자를 출력 라인으로 전환하여 접속하는 제 (n'+1) 과정을 구비하는 2n' 배의 승압 전압 발생공정을 포함하며
    상기 2n 배의 승압 전압 발생공정과 상기 2n' 배의 승압 전압 발생공정을 시분할로 행함으로써, 2n 배와 2n' 배의 중간 승압 전압을 발생시키는 것을 특징으로 하는 승압 방법.
  9. 제 1 축전소자에 있어서의 한쪽 단자를 소정의 전위를 갖는 제 1 라인에 접속함과 동시에, 상기 제 1 축전소자에 있어서의 다른 쪽 단자를 상기 제 1 라인과는 다른 전위를 갖는 제 2 라인에 접속하는 제 1 과정과
    제 2 축전소자에 있어서의 한쪽 단자를 상기 제 1 라인에 접속함과 동시에 상기 제 1 축전소자에 있어서의 한쪽 단자를 상기 제 2 라인으로 전환하고, 또한, 상기 제 1 축전소자에 있어서의 다른 쪽 단자를 상기 제 2 축전 소자에 있어서의 다른 쪽 단자로 전환하여 접속하는 제 2 과정과
    상기 제 2 과정과 배타적으로 행해지고, 상기 제 2 축전소자에 있어서의 한쪽 단자를 상기 제 1 라인에 접속함과 동시에 다른 쪽 단자를 상기 제 2 라인에 접속하는 제 3 과정과
    상기 제 2 축전소자에 있어서의 한 쪽단자를 상기 제 1 축전소자에 있어서 의 다른 쪽 단자로 전환함과 동시에, 상기 제 2 축전소자에 있어서의 다른 쪽 단자를 출력 라인으로 전환하여 접속하는 제 4 과정을 포함하고
    상기 제 2 과정을 포함하는 승압 동작과 상기 제 3 과정을 포함하는 승압 동작을 시분할로 행하는 것을 특징으로 하는 승압 방법.
  10. 제 9 항에 있어서,
    상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 보다 절대치로 보아 작은 경우에, 상기 제 2 과정에 의한 상기 제 2 축전소자의 접속기간을 상기 제 3 과정에 의한 상기 제 2 축전소자의 접속기간보다 길어지도록 제어하는 것을 특징으로 하는 승압 방법.
  11. 삭제
  12. 삭제
  13. 제 9 항 또는 제 10 항에 있어서,
    제 2 내지 제 3 과정과 배타적으로 행해지며, 상기 제 1 축전소자에 있어서 의 한쪽 단자가 상기 제 2 라인에 접속된 상태에서 상기 제 1 축전소자에 있어서의 다른 쪽 단자를 상기 출력 라인에 접속하는 제 5 과정을 포함하고
    상기 제 2 또는 제 3 과정을 포함하는 승압 동작과 상기 제 5 과정을 포함하는 승압 동작을 시분할로 행하는 것을 특징으로 하는 승압 방법,
  14. 제 13 항에 있어서,
    상기 제 2 라인의 전위 또는 상기 출력 라인에 기초하는 전위가 소정의 값보다 절대치로 보아 작은 경우에, 상기 제 2 또는 상기 제 3 과정에 의한 상기 제 2 축전소자의 접속기간을 상기 제 5 과정의 접속기간보다 길어지도록 제어하는 것을 특징으로 하는 승압 방법
  15. 제 9 항에 있어서,
    상기 제 2 라인을 상기 출력 라인에 접속하는 제 6 접속과정을 포함하고,
    상기 제 2, 제 3 또는 제 5 과정을 포함하는 승압 동작과 상기 제 6 과정에 의한 승압 동작을 시분할로 행하는 것을 특징으로 하는 승압 방법.
  16. 제 15 항에 있어서,
    상기 제 2 라인의 전위 또는 상기 출력라인에 기초하는 전위가 소정의 값보다 절대치로 보아 작은 경우에, 상기 제 2 또는 제 3 과정에 의한 상기 제 2 축전소자의 접속기간 또는 상기 제 5 과정에 의한 접속기간을, 상기 제 6 접속과정의 접속기간보다도 길어지도록 제어하는 것을 특징으로 하는 승압 방법.
  17. 제 8 항, 제 9 항, 제 10 항, 제 15항 또는 제 16항 중 어느 하나의 항에 기재된 승압 방법에 의한 승압 동작을 행하는 전원회로를 포함하는 것을 특징으로 하는 전자기기.
KR1020000011995A 1999-03-11 2000-03-10 승압 회로, 승압 방법 및 전자기기 KR100615837B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-65217 1999-03-11
JP06521799A JP3316468B2 (ja) 1999-03-11 1999-03-11 昇圧回路、昇圧方法および電子機器

Publications (2)

Publication Number Publication Date
KR20010014560A KR20010014560A (ko) 2001-02-26
KR100615837B1 true KR100615837B1 (ko) 2006-08-25

Family

ID=13280537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011995A KR100615837B1 (ko) 1999-03-11 2000-03-10 승압 회로, 승압 방법 및 전자기기

Country Status (7)

Country Link
US (1) US6556064B1 (ko)
EP (1) EP1037367B1 (ko)
JP (1) JP3316468B2 (ko)
KR (1) KR100615837B1 (ko)
CN (1) CN1267120A (ko)
DE (1) DE60023775T2 (ko)
TW (1) TW527500B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10050496B4 (de) 2000-10-11 2015-04-02 Texas Instruments Deutschland Gmbh Gleichspannungswandler
JP2004064937A (ja) * 2002-07-31 2004-02-26 Nec Corp チャージポンプ型昇圧回路
EP1537645A1 (en) * 2002-08-28 2005-06-08 Koninklijke Philips Electronics N.V. Voltage doubler circuit
US6861894B2 (en) * 2002-09-27 2005-03-01 Sandisk Corporation Charge pump with Fibonacci number multiplication
US6985024B2 (en) * 2003-08-21 2006-01-10 Analog Devices, Inc. Voltage multiplier
JP3846478B2 (ja) 2004-01-15 2006-11-15 セイコーエプソン株式会社 昇圧回路、電源回路及び液晶駆動装置
JP3841083B2 (ja) * 2004-01-20 2006-11-01 セイコーエプソン株式会社 昇圧回路、電源回路及び液晶駆動装置
JP4352937B2 (ja) * 2004-03-03 2009-10-28 セイコーエプソン株式会社 電源回路、電気光学装置および電子機器
JP2004248497A (ja) * 2004-03-08 2004-09-02 Seiko Epson Corp 電源回路、液晶装置及び電子機器
JP3904579B2 (ja) * 2004-12-03 2007-04-11 ローム株式会社 電源装置およびそれを用いた発光装置、電子機器
JP4024814B2 (ja) * 2005-02-24 2007-12-19 シャープ株式会社 チャージポンプ方式ｄｃ／ｄｃコンバータ回路
US20060250177A1 (en) * 2005-05-09 2006-11-09 Thorp Tyler J Methods and apparatus for dynamically reconfiguring a charge pump during output transients
US7236046B2 (en) * 2005-11-01 2007-06-26 Catalyst Semiconductor, Inc. LED bias current control using adaptive fractional charge pump
US7602232B2 (en) * 2005-11-01 2009-10-13 Semiconductor Components Industries, L.L.C. Programmable fractional charge pump for DC-DC converter
US7557641B2 (en) * 2005-11-01 2009-07-07 Catalyst Semiconductor, Inc. Fractional charge pump for step-down DC-DC converter
JP2007259519A (ja) * 2006-03-20 2007-10-04 Rohm Co Ltd チャージポンプ回路、ｌｃｄドライバｉｃ、液晶表示装置
JP2008125145A (ja) * 2006-11-08 2008-05-29 Mcm Japan Kk 昇圧回路及び降圧回路
JP2008125269A (ja) * 2006-11-14 2008-05-29 Mcm Japan Kk 昇圧回路及び降圧回路
DE102006060011A1 (de) * 2006-12-19 2008-07-03 Austriamicrosystems Ag Spannungskonverter und Verfahren zur Spannungskonversion
US8068356B2 (en) * 2008-05-28 2011-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Low power one-shot boost circuit
JP5600881B2 (ja) * 2009-03-06 2014-10-08 セイコーエプソン株式会社 Ｄｃ−ｄｃコンバータ回路、電気光学装置及び電子機器
JP2011083141A (ja) * 2009-10-08 2011-04-21 Renesas Electronics Corp 昇圧電源回路
KR101315143B1 (ko) * 2012-08-22 2013-10-14 전북대학교산학협력단 높은 승압 비를 갖는 고효율 ｄｃ/ｄｃ 컨버터
US8693224B1 (en) * 2012-11-26 2014-04-08 Arctic Sand Technologies Inc. Pump capacitor configuration for switched capacitor circuits
JP5995940B2 (ja) * 2014-11-13 2016-09-21 ラピスセミコンダクタ株式会社 昇圧方法
US10396776B2 (en) * 2017-06-29 2019-08-27 Apple Inc. Drive voltage booster
KR102695525B1 (ko) * 2019-05-30 2024-08-14 삼성전자주식회사 부스트 컨버터 및 부스트 컨버터에 적용되는 셀

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62277066A (ja) * 1986-05-23 1987-12-01 Nec Corp 倍電圧器
JPS63157667A (ja) * 1986-12-15 1988-06-30 マキシム・インテイグレイテイド・プロダクツ・インコ−ポレイテツド パワダウン特性とｒｓ−２３２送信機／受信機とを含む集積二重電荷ポンプ電源回路
JPH04229071A (ja) * 1990-06-13 1992-08-18 Philips Gloeilampenfab:Nv 直流／直流電圧倍増器
JPH05336734A (ja) * 1992-03-30 1993-12-17 Sumitomo Metal Ind Ltd Ｄｃ−ｄｃコンバータ
US5870295A (en) * 1996-05-22 1999-02-09 Nec Corporation Simple charge-pump circuit with variable conduction path for changing boosting ratio and step-up circuit using the same
JP2000047624A (ja) * 1998-07-27 2000-02-18 Denso Corp 表示装置用駆動回路
JP2000262044A (ja) * 1999-03-09 2000-09-22 Mitsubishi Electric Corp 半導体集積回路装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1364618A (en) 1971-12-03 1974-08-21 Seiko Instr & Electronics Voltage boosters
US5051882A (en) 1989-01-27 1991-09-24 Teledyne Industries Three reservoir capacitor charge pump circuit
JP2963914B2 (ja) 1990-08-05 1999-10-18 新日本無線株式会社 昇圧回路
EP0513920B1 (en) * 1991-05-15 1995-11-08 Matsushita Electric Works, Ltd. Apparatus for operating discharge lamps
JPH06327236A (ja) 1991-11-01 1994-11-25 Seiko Epson Corp 昇圧方法
JPH05268763A (ja) 1992-03-17 1993-10-15 Nec Corp Ｄｃ／ｄｃコンバータ回路およびそれを用いたｒｓ−２３２インタフェース回路
JPH0828965B2 (ja) * 1992-09-02 1996-03-21 日本電気株式会社 電圧変換回路
US5606491A (en) * 1995-06-05 1997-02-25 Analog Devices, Inc. Multiplying and inverting charge pump
US5668710A (en) * 1996-07-03 1997-09-16 Telcom Semiconductor, Inc. Charge pump circuit having independent inverted and non-inverted terminals

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62277066A (ja) * 1986-05-23 1987-12-01 Nec Corp 倍電圧器
JPS63157667A (ja) * 1986-12-15 1988-06-30 マキシム・インテイグレイテイド・プロダクツ・インコ−ポレイテツド パワダウン特性とｒｓ−２３２送信機／受信機とを含む集積二重電荷ポンプ電源回路
JPH04229071A (ja) * 1990-06-13 1992-08-18 Philips Gloeilampenfab:Nv 直流／直流電圧倍増器
JPH05336734A (ja) * 1992-03-30 1993-12-17 Sumitomo Metal Ind Ltd Ｄｃ−ｄｃコンバータ
US5870295A (en) * 1996-05-22 1999-02-09 Nec Corporation Simple charge-pump circuit with variable conduction path for changing boosting ratio and step-up circuit using the same
JP2000047624A (ja) * 1998-07-27 2000-02-18 Denso Corp 表示装置用駆動回路
JP2000262044A (ja) * 1999-03-09 2000-09-22 Mitsubishi Electric Corp 半導体集積回路装置

Also Published As

Publication number Publication date
EP1037367A3 (en) 2000-11-02
DE60023775T2 (de) 2006-06-29
US6556064B1 (en) 2003-04-29
TW527500B (en) 2003-04-11
EP1037367A2 (en) 2000-09-20
CN1267120A (zh) 2000-09-20
EP1037367B1 (en) 2005-11-09
JP3316468B2 (ja) 2002-08-19
KR20010014560A (ko) 2001-02-26
JP2000262045A (ja) 2000-09-22
DE60023775D1 (de) 2005-12-15

Similar Documents

Publication Publication Date Title
KR100615837B1 (ko) 승압 회로, 승압 방법 및 전자기기
US6960955B2 (en) Charge pump-type booster circuit
US6717458B1 (en) Method and apparatus for a DC-DC charge pump voltage converter-regulator circuit
US6998900B2 (en) Booster circuit, semiconductor device, and display device
US7336273B2 (en) Power supply voltage converting circuit, control method thereof, display apparatus, and portable terminal
US7116156B2 (en) Charge pump circuit
US7072193B2 (en) Integrated charge pump DC/DC conversion circuits using thin film transistors
US6794923B2 (en) Low ripple charge pump for charging parasitic capacitances
US20100245327A1 (en) Power supply circuit and display device including the same
KR20080036607A (ko) 차지 펌프 회로, ｌｃｄ 드라이버 ｉｃ, 및 전자 기기
US6753623B2 (en) Switched capacitor array circuits having universal rest state and method
US20080291191A1 (en) Power source circuits for driving liquid crystal displays
US6400210B2 (en) Charge-pump circuit for boosting voltage stepwise
JP2004140892A (ja) 昇圧回路
US20070063762A1 (en) Semiconductor device with charge pump booster circuit
US8379009B2 (en) Booster power supply circuit that boosts input voltage
US7088356B2 (en) Power source circuit
US7295198B2 (en) Voltage booster circuit, power supply circuit, and liquid crystal driver
US7538763B2 (en) Semiconductor device and display device
US10152937B2 (en) Semiconductor device, power supply circuit, and liquid crystal display device
US7099166B2 (en) Voltage boosting circuit and method
JP3702741B2 (ja) 電源回路および液晶表示装置
US8350840B2 (en) Switching circuit, DC-DC converter and display driver integrated circuit including the same
CN116683760A (zh) 电荷泵电路、存储器及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 12