[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100615307B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100615307B1
KR100615307B1 KR1020050011560A KR20050011560A KR100615307B1 KR 100615307 B1 KR100615307 B1 KR 100615307B1 KR 1020050011560 A KR1020050011560 A KR 1020050011560A KR 20050011560 A KR20050011560 A KR 20050011560A KR 100615307 B1 KR100615307 B1 KR 100615307B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
ramp
discharge
address
Prior art date
Application number
KR1020050011560A
Other languages
English (en)
Other versions
KR20060090867A (ko
Inventor
김용진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050011560A priority Critical patent/KR100615307B1/ko
Publication of KR20060090867A publication Critical patent/KR20060090867A/ko
Application granted granted Critical
Publication of KR100615307B1 publication Critical patent/KR100615307B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B3/00—Apparatus for testing the eyes; Instruments for examining the eyes
    • A61B3/0083—Apparatus for testing the eyes; Instruments for examining the eyes provided with means for patient positioning
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B3/00—Apparatus for testing the eyes; Instruments for examining the eyes
    • A61B3/10—Objective types, i.e. instruments for examining the eyes independent of the patients' perceptions or reactions

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Biophysics (AREA)
  • Ophthalmology & Optometry (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 ALiS 구조의 플라즈마 디스플레이 패널의 구동방법에 관한 것이다. 본 발명에 의한 플라즈마 디스플레이 패널 구동방법은, X 전극과 Y 전극이 교대로 나란히 배열되어 표시 라인을 형성하고, 서로 이웃하는 표시 라인들에서 하나의 Y 전극이 공통으로 사용되고, 표시 라인들과 어드레스 전극이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 주기로서의 프레임마다 시분할 계조 디스플레이를 위한 복수의 서브-필드들이 존재하고, 각각의 서브-필드마다 리셋 단계, 어드레스 단계, 및 유지방전 단계들이 존재하여 구동한다. 서브-필드 내에는 Y 전극에 기울기를 갖는 램프 펄스 파형의 전압을 인가하는 램프전압 인가구간이 존재하고, 상기 램프전압 인가구간에는 Y 전극과 방전을 일으키지 아니하는 X 전극에 Y 전극에 인가되는 램프 펄스 파형과 동일한 극성을 갖는 램프 펄스 파형의 전압을 인가한다. 본 발명에 따르면, 제1 전극에 램프 펄스 전압을 인가하는 경우, 제1 전극과 방전을 일으키지 아니하는 제2 전극에 대하여 제1 전극에 플로팅 되는 전압을 인가하여, 방전을 일으키지 아니하는 전극 사이의 오방전을 방지할 수 있다.

Description

플라즈마 디스플레이 패널의 구동방법{Method for driving plasma display panel}
도 1은 본 발명에 의한 플라즈마 디스플레이 패널 구동방법이 적용되는 일 실시예로서, ALiS 구조의 플라즈마 디스플레이 패널의 내부 구조를 개략적으로 도시한 내부 사시도이다.
도 2는 도 1의 ALiS 구조의 플라즈마 디스플레이 패널에서 방전셀이 형성되는 구조를 개략적으로 도시한 개념도이다.
도 3은 본 발명에 의한 플라즈마 디스플레이 패널 구동방법이 적용되는 일 실시예로서, 플라즈마 디스플레이 패널의 구동장치를 개략적으로 도시한 블록도이다.
도 4는 본 발명에 의한 플라즈마 디스플레이 패널 구동방법에 의한 것으로, 단위 프레임을 복수개의 서브필드들로 구성하여 구동하는 플라즈마 디스플레이 패널의 구동방법을 도시한 타이밍도이다.
도 5는 본 발명에 의한 플라즈마 디스플레이 패널 구동방법의 바람직한 일 실시예로서, 단위 서브-필드들에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호를 도시한 타이밍도들이다.
도 6은 본 발명에 의한 플라즈마 디스플레이 패널 구동방법의 바람직한 다른 실시예로서, 연속되는 단위 서브-필드들에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호를 도시한 타이밍도들이다.
<도면의 주요 부분에 대한 부호의 설명>
X1∼Xn+1: X 전극 라인, Y1∼Yn: Y 전극 라인,
A1∼Am: 어드레스 전극 라인, TR: 리셋 단계,
TA: 어드레스 단계, TS: 유지방전 단계.
본 발명은 플라즈마 디스플레이 패널 구동방법에 관한 것으로서, 보다 상세하게는 X 전극 라인들과 Y 전극 라인들이 교대로 나란히 배열되어 표시 라인을 형성하고, 서로 이웃하는 표시 라인들에서 하나의 Y 전극 라인이 공통으로 사용되고, 상기 표시 라인들과 어드레스 전극 라인들이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
평판 디스플레이 장치로서 대형 패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel, PDP)이 주목받고 있다. 플라즈마 디스플레이 패널은 방전현상을 이용하여 화상을 표현하는 디스플레이 장치인데, 일반적으로 플라즈마 디스플레이 패널은 구동 전압의 형태에 따라서 직류형과 교류형으로 나눌 수 있으며, 직류형의 경우 방전시간의 지연시간이 긴 단점으로 인하여 교류형 플라즈마 디 스플레이 패널의 개발이 많이 이루어지고 있다.
교류형 플라즈마 디스플레이 패널로는 3전극을 구비하고 교류 전압에 의하여 구동되는 3전극 교류 면방전 방식의 플라즈마 디스플레이 패널이 대표적이다. 일반적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널은 다층의 판으로 이루어져 있으며, 종래의 화면표시장치인 음극선관(CRT)에 비하여 두께가 얇고 가벼우면서도 넓은 화면을 제공할 수 있기에 공간적으로 유리하다.
통상의 플라즈마 디스플레이 패널의 일 예로서, 3-전극 면방전 방식의 플라즈마 디스플레이 패널과 그 구동장치, 및 구동방법이 본 출원인의 미국 특허 제6,744,218호(명칭: Method of driving a plasma display panel in which the width of display sustain pulse varies)에 개시되어 있다.
플라즈마 디스플레이 패널은 다수개의 디스플레이 셀들을 구비하며, 하나의 디스플레이 셀은 세 개(적색, 녹색, 청색)의 방전셀들로 구성되며, 상기 방전셀들의 방전 상태를 조절함에 따라 화상의 계조를 표현한다.
플라즈마 디스플레이 패널의 계조를 표현하기 위하여 플라즈마 디스플레이 패널에 인가되는 하나의 프레임을 발광 횟수가 다른 8개의 서브필드들로 구성하여 256 계조를 표현할 수가 있다. 즉, 256 계조로 화상을 표시하고자하는 경우에 1/60초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어진다.
서브필드들은 각각 방전을 균일하게 일으키기 위한 리셋 주기, 디스플레이 셀을 선택하기 위한 어드레스 주기, 및 방전 횟수에 따라 계조를 표현하는 유지방전 주기로 구분된다.
리셋 주기와 어드레스 주기를 합친 기간의 길이는 서브필드들에서 모두 동일하며, 유지방전 주기는 서브필드들마다 기간의 길이가 다르다. 서브필드들의 유지방전 주기에서 발생하는 방전 펄스 수는 1,2,4,8,16,32,128개의 순으로 증가한다. 상기 방전 펄스들의 수에 따라 방전셀들의 방전 횟수가 결정된다. 이와 같이, 서브필드들에서 유지방전 주기에서의 방전 횟수를 조절함으로써 256 단계의 계조를 표현할 수가 있게 된다.
통상의 플라즈마 디스플레이 패널에서는 Y 전극 라인과 X 전극 라인이 하나의 표시 라인을 형성하고, 표시 라인의 수만큼의 Y 전극 라인들과 X 전극 라인들이 사용된다. 따라서, 패널에서 상하 방향으로 방전셀들을 고밀도화시키는 데 한계가 있다.
또한, 이러한 한계점을 극복하는 일 예로서 ALiS(Alternate Lighting of Surface) 구조의 플라즈마 디스플레이 패널이 사용될 수 있는데, 점등하고자 하는 방전셀을 선택하기 위한 어드레스 방전을 위하여, 홀수 행의 표시 라인과 짝수 행의 표시 라인에서 1개의 스캔 전극이 공용된다. 따라서, 그 구동을 위한 일반적인 형식은 인터레이스(interlace) 방식이 적용되는데, 인터레이스 방식은 통상의 플라즈마 디스플레이 패널의 구동방법에서의 프로그레시브(progressive) 방식에 비하여 표시 품질이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 제1 전극에 램프 펄스 전압을 인가하는 경우, 제1 전극과 방전을 일으키지 아니하는 제2 전극에 대하 여 제1 전극에 플로팅 되는 전압을 인가하여, 오방전을 방지할 수 있는 플라즈마 디스플레이 패널 구동방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 플라즈마 디스플레이 패널 구동방법은, X 전극과 Y 전극이 교대로 나란히 배열되어 표시 라인을 형성하고, 서로 이웃하는 표시 라인들에서 하나의 Y 전극이 공통으로 사용되고, 표시 라인들과 어드레스 전극이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 주기로서의 프레임마다 시분할 계조 디스플레이를 위한 복수의 서브-필드들이 존재하고, 각각의 서브-필드마다 리셋 단계, 어드레스 단계, 및 유지방전 단계들이 존재하여 구동한다. 서브-필드 내에는 Y 전극에 기울기를 갖는 램프 펄스 파형의 전압을 인가하는 램프전압 인가구간이 존재하고, 상기 램프전압 인가구간에는 Y 전극과 방전을 일으키지 아니하는 X 전극에 Y 전극에 인가되는 램프 펄스 파형과 동일한 극성을 갖는 램프 펄스 파형의 전압을 인가한다.
본 발명의 다른 측면에 따른 플라즈마 디스플레이 패널 구동방법은, X 전극과 Y 전극이 교대로 나란히 배열되어 표시 라인을 형성하고, 서로 이웃하는 표시 라인들에서 하나의 Y 전극이 공통으로 사용되고, 표시 라인들과 어드레스 전극이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 주기로서의 프레임마다 시분할 계조 디스플레이를 위한 복수의 서브-필드들이 존재하고, 각각의 서브-필드마다 리셋 단계, 어드레스 단계, 및 유지방전 단계들이 존재하여 구동한다. 상기 프레임은 제1 서브-필드 및 제2 서브-필드를 구비한다. 상기 제1 서브-필드는, 1개의 Y 전극 라인이 공용되는 2행의 표시 라인 중에서, 한쪽의 제1 표시 라인에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 제1 리셋단계, 및 제1 표시 라인에 대하여 다른 한쪽의 제2 표시 라인에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 제2 리셋단계를 구비한다. 상기 제2 서브-필드는, 제2 표시 라인에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 제1 리셋단계, 및 제1 표시 라인에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 제2 리셋단계를 구비한다. 상기 제1 서브-필드 및 제2 서브-필드 내에는 Y 전극에 기울기를 갖는 램프 펄스 파형의 전압을 인가하는 램프전압 인가구간이 존재하고, 상기 램프전압 인가구간에는 Y 전극과 방전을 일으키지 아니하는 X 전극에 Y 전극에 인가되는 램프 펄스 파형과 동일한 극성을 갖는 램프 펄스 파형의 전압을 인가한다.
본 발명에 따르면, 제1 전극에 램프 펄스 전압을 인가하는 경우, 제1 전극과 방전을 일으키지 아니하는 제2 전극에 대하여 제1 전극에 플로팅 되는 전압을 인가하여, 방전을 일으키지 아니하는 전극 사이의 오방전을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명에 의한 플라즈마 디스플레이 패널 구동방법이 적용되는 일 실시예로서, ALiS 구조의 플라즈마 디스플레이 패널의 내부 구조를 개략적으로 도시한 내부 사시도이다. 도 2는 도 1의 ALiS 구조의 플라즈마 디스플레이 패널에서 방전셀이 형성되는 구조를 개략적으로 도시한 개념도이다.
도면을 참조하면, 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(A1∼Am), 유전층(11, 15), Y 전극 라인들(Y1∼Yn), X 전극 라인들(X1∼Xn+1), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(A1∼Am)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(A1∼Am)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(A1∼Am)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀(14)의 방전 영역을 구획하고 각 방전셀(14) 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 뒤쪽 글라스 기판(13)위에 형성되는 아래쪽 유전층(15)과 격벽(17)들 사이에 형성되는 공간의 내면에 형성된다.
X 전극 라인들(X1∼Xn+1)과 Y 전극 라인들(Y1∼Yn)은 어드레스 전극 라인들(A1 ∼Am)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀(14)을 설정한다. 각 X 전극 라인(X1∼Xn+1)과 각 Y 전극 라인(Y1 ∼Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(Xia, Yia)과 전도도를 높이기 위한 금속 전극 라인(Xib, Yib)이 결합되어 형성된다. 여기서, X 전극 라인들(X1∼Xn+1)은 각각의 방전셀(14)에서 공통 유지 전극(X 전 극)이 되고, Y 전극 라인들(Y1 ∼Yn)은 각각의 방전셀(14)에서 스캔 전극(Y 전극)이 되고, 어드레스 전극 라인들(A1∼Am) 각각의 방전셀(14)에서 어드레스 전극이 된다.
특히, 본 발명에 의한 플라즈마 디스플레이 패널의 구동방법이 적용되는 ALiS 구조의 플라즈마 디스플레이 패널에서는 X 전극 라인(Xi, Xi+1)과 Y 전극 라인들(Yi)이 교대로 나란히 배열되어 표시 라인(L2i-1, L2i)을 형성하고, 서로 이웃하는 표시 라인들(L2i-1, L2i)에서 하나의 Y 전극 라인(Yi)이 공통으로 사용되고, 표시 라인들과 어드레스 전극 라인들이 교차되는 영역에 방전셀들이 형성된다. 즉, 도2에 도시된 바와 같이, X 전극 라인(Xi, Xi+1) 및 Y 전극 라인들(Yi)과 교차되는 어드레스 전극 라인들(Aj, Aj+1)에 의하여 방전셀들이 C(2i-1, j), C(2i-1, j+1), C(2i, j), C(2i, j+1)와 같이 형성된다.
즉, ALiS 구조의 플라즈마 디스플레이 패널에 의하면, 통상의 플라즈마 디스플레이 패널과 비교하여 X 전극 라인(Xi+1)을 하나 더 형성하여, 2배의 표시 라인들을 형성할 수 있다. 따라서, 동일한 크기의 통상의 플라즈마 디스플레이 패널에 비하여 고밀도 영상을 표현할 수 있게 된다.
도 3은 본 발명에 의한 플라즈마 디스플레이 패널 구동방법이 적용되는 일 실시예로서, 플라즈마 디스플레이 패널의 구동장치를 개략적으로 도시한 블록도이다.
도면을 참조하면, 플라즈마 표시 패널(1)의 구동 장치(2)는 영상 처리부 (26), 논리 제어부(22), 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25)를 포함한다. 영상 처리부(26)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(22)는 영상 처리부(26)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다.
이때, 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25) 등의 구동부에서 상기 구동 제어 신호들(SA, SY, SX)로부터 입력받아 각각의 구동 신호들을 발생시키고, 발생된 구동 신호를 각각의 전극 라인들에 인가한다.
즉, 어드레스 구동부(23)는, 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(24)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(25)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 4는 본 발명에 의한 플라즈마 디스플레이 패널 구동방법에 의한 것으로, 단위 프레임을 복수개의 서브필드들로 구성하여 구동하는 플라즈마 디스플레이 패 널의 구동방법을 도시한 타이밍도이다.
도면을 참조하면, 단위 프레임(FR)은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1∼SF8)로 분할된다. 또한, 각 서브필드(SF1∼SF8)는 리셋 주기(R1∼R8), 어드레스 주기(A1∼A8), 및 유지방전 주기(S1∼S8)로 분할된다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1∼S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 주기(S1∼S8)의 길이는 255T(T는 단위 시간)이다. 이때, 제n 서브필드(SFn)의 유지방전 주기(Sn)에는 2n에 상응하는 시간이 각각 설정된다. 이에 따라, 8 개의 서브필드들 중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있다.
도 5는 본 발명에 의한 플라즈마 디스플레이 패널 구동방법의 바람직한 일 실시예로서, 단위 서브-필드들에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호를 도시한 타이밍도들이다.
도면을 참조하면, 플라즈마 디스플레이 패널 구동방법에서는 서브-필드 내에 Y 전극(도 2의 Yi)에 기울기를 갖는 램프 펄스 파형의 전압을 인가하는 램프전압 인가구간(TR1b, TR2b)이 존재하고, 램프전압 인가구간(TR1b, TR2b)에 Y 전극(도 2의 Yi)과 방전을 일으키지 아니하는 X 전극(TR1b에서의 Xi+1, TR2b에서의 Xi)에 Y 전극(도 2의 Yi)에 인가되는 램프 펄스 파형과 동일한 극성을 갖는 램프 펄스 파형의 전압이 인가된다.
이에 따라, Y 전극과 Y 전극의 전위차가 크기가 동일한 크기의 사각 펄스를 인가하는 경우에 비해 작아져, 리셋 동작에서 오방전을 방지할 수 있으며, 그에 따라 콘트라스트를 향상시킬 수 있다.
이때, 상기 서브-필드는, 1개의 Y 전극(Yi)이 공용되는 2행의 표시 라인(L2i-1, L2i) 중에서 한쪽의 제1 표시 라인(L2i-1)에서만 어드레스 방전을 일으키는 제1 단계와, 상기 1개의 Y 전극(Yi)이 공용되는 2행의 표시 라인(L2i-1, L2i) 중에서 다른 한쪽의 제2 표시 라인(L2i)에서만 어드레스 방전을 일으키는 제2 단계, 및 제1 표시 라인(L2i-1) 및 제2 표시 라인(L2i)의 선택된 방전셀에서 동시에 유지방전을 일으키는 공통 유지방전 단계(TS)를 구비하는 것이 바람직하다.
상기 제1 단계는, Y 전극(Yi)에 제1레벨로부터 일정한 기울기를 가지며 제2레벨까지 지속적으로 상승하는 상승 램프 펄스 파형의 전압이 인가되고, 제2 표시 라인(L2i)의 X 전극(Xi+1)에 상기 상승 램프 펄스 파형에 동기되는 상승 램프 펄스 파형의 전압이 인가되는 제1 리셋주기(TR1b)와, 상기 제1 표시 라인(L2i-1)에서만 선택된 방전셀에서 어드레스 방전을 일으키는 제1 어드레스 주기(TA1)를 구비한다.
상기 제2 단계는, Y 전극(Yi)에 제1레벨로부터 일정한 기울기를 가지며 제2레벨까지 지속적으로 상승하는 상승 램프 펄스 파형의 전압이 인가되고, 제1 표시 라인(L2i-1)의 X 전극(Xi)에 상기 상승 램프 펄스 파형에 동기되는 상승 램프 펄스 파형의 전압이 인가되는 제2 리셋주기(TR2b)와, 상기 제2 표시 라인(L2i)에서만 선택된 방전셀에서 어드레스 방전을 일으키는 제2 어드레스 주기(TA2)를 구비한다.
상기 제1 리셋단계(TR1b) 및 제2 리셋단계(TR2b)에 선행하여, 어드레스 전극 라인들(A1~Am) 및 Y 전극 라인들(Y1~Yn)에 각각 다음에 이어지는 어드레스 단계에서와 동일한 극성의 어드레스 펄스 및 스캔 펄스를 인가하는 어드레스 비활성화 단계(TR1a, TR2a)를 구비하는 것이 바람직하다.
상기 제1 리셋단계(TR1b)에 선행하는 제1 어드레스 비활성화 단계(TR1a)에서는 전체 어드레스 전극 라인들(A1~Am)에 어드레스 펄스와 동일한 극성 및 크기의 전압을 인가하고, Y 전극 라인들(Y1~Yn)에 어드레스 펄스와 동일한 극성 및 크기를 갖는 하강 램프 펄스 파형의 전압을 인가하여, 어드레스 전극(A1~Am)으로부터 Y 전극(Y1~Yn)을 향하여 방전을 발생시킨다. 이에 따라, Y 전극(Y1~Yn) 상에는 벽전하가 형성되고, 제1 표시 라인 상의 X 전극(Xi)과 Y 전극(Yi) 사이와 제2 표시 라인 상의 X 전극(Xi+1)과 Y 전극(Yi) 사이에서 초기화를 위한 방전을 일으키지 아니하는 한, 다음 어드레스 단계에서 방전이 발생하지 아니하는 전하 상태가 된다.
다음으로, 제1 리셋단계(TR1b)의 리셋 방전 단계가 수행되어, 제1 표시 라인(L2i-1)만 초기화되고, 그 표시 라인을 어드레스 가능한 상태로 만든다. 다음으로 어드레스 단계(TA1)에 있어서, 제1 표시 라인 측의 X 전극(Xi)과 Y 전극(Yi) 사이에 방전을 발생시키고, Y 전극(Yi)에 대하여 제1 표시라인(L2i-1)의 어드레싱을 수행한다.
상기 제2 리셋단계(TR2b)에 선행하는 제2 어드레스 비활성화 단계(TR2a)에서는 전체 어드레스 전극 라인들(A1~Am)에 어드레스 펄스와 동일한 극성 및 크기의 전압을 인가하고, Y 전극 라인들(Y1~Yn)에 어드레스 펄스와 동일한 극성 및 크기를 갖는 하강 램프 펄스 파형의 전압을 인가하여, 어드레스 전극(A1~Am)으로부터 Y 전극(Y1~Yn)을 향하여 방전을 발생시킨다. 이에 따라, Y 전극(Y1~Yn) 상에는 벽전하가 형성되고, 제1 표시 라인 상의 X 전극(Xi)과 Y 전극(Yi) 사이와 제2 표시 라인 상의 X 전극(Xi+1)과 Y 전극(Yi) 사이에서 초기화를 위한 방전을 일으키지 아니하는 한, 다음 어드레스 단계에서 방전이 발생하지 아니하는 전하 상태가 된다.
Y 전극(Y1~Yn)에 램프 펄스 전압이 인가되는 구간(TR1b, TR2b)에, X 전극(X1~Xn) 및 Y 전극(Y1~Yn) 각각에 인가되는 램프 펄스 파형을 갖는 전압의 기울기가 동일한 것이 바람직하다. 하지만, 기울기가 다르더라도 X 전극과 Y 전극의 전위차가 동일한 크기의 사각 펄스를 인가하는 경우보다는 작아져, 리셋 동작에서 오방전을 방지할 수 있으며, 그에 따라 콘트라스트를 향상시킬 수 있다.
이때, Y 전극(Y1~Yn)에 램프 펄스 전압이 인가되는 구간(TR1b, TR2b)에, X 전극에 인가되는 램프 파형의 시작점이 상기 Y 전극에 인가되는 램프 파형의 시작 점과 동일한 것이 바람직하다.
하지만, 실시예에 따라서는 Y 전극(Y1~Yn)에 램프 펄스 전압이 인가되는 구간(TR1b, TR2b)에, X 전극을 Y 전극에 대하여 플로팅 시켜 X 전극에 상기 램프 파형의 전압이 인가되도록 할 수 있다. 즉, X 전극과 전원 및 그라운드와의 접속을 끊어, X 전극에 인가되는 전압이 Y 전극에 인가되는 전압을 따를 수 있도록 할 수 있다.
또 다른 실시예로서, Y 전극과 X 전극 사이의 전위차가 일정하게 유지되는 플로팅 전압이 설정되고, Y 전극(Y1~Yn)에 램프 펄스 전압이 인가되는 구간(TR1b, TR2b)에 Y 전극과 X 전극 사이의 전위차가 플로팅 전압에 이르는 시점에서 X 전극을 Y 전극에 대하여 플로팅 시켜, X 전극에 Y 전극에 인가되는 램프 파형을 따르는 전압이 인가되도록 할 수도 있다.
여기서, 도 5에 도시된 실시예에서의 타이밍도에 따른 구동방법에 관하여, 도 6에 도시된 타이밍도에 따른 구동방법과 동일한 파형에 따른 동일한 구동은 이를 참조하고 자세한 설명은 생략한다.
도 6은 본 발명에 의한 플라즈마 디스플레이 패널 구동방법의 바람직한 다른 실시예로서, 연속되는 단위 서브-필드들에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호를 도시한 타이밍도들이다.
도면을 참조하면, 플라즈마 디스플레이 패널의 구동방법에서는, 각각의 서브-필드(SF)가, 리셋 방전에 의하여 방전셀들을 어드레스 방전을 위한 벽전하 상태로 만드는 제1 리셋단계(TR11)와, 제1 리셋단계에 후행하면서 제1 리셋단계의 리셋 방전보다 강한 리셋 방전에 의하여 방전셀들을 어드레스 방전을 위한 벽전하 상태로 만드는 제2 리셋 단계(TR12)를 구비한다.
서브-필드들 중의 하나인 제1 서브-필드(홀수 SF)에서는, 제1 리셋단계(TR11)에서 1개의 Y 전극 라인(도 2의 Yi)이 공용되는 2행의 표시 라인(도 2의 L2i-1, L2i) 중에서, 한쪽의 제1 표시 라인(L2i-1)에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성한다. 또한, 제1 서브-필드(홀수 SF)의 제2 리셋단계(TR12)에서 제1 표시 라인(L2i-1)에 대하여 다른 한쪽의 제2 표시 라인(L2i)에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성한다.
또한, 제1 서브-필드(홀수 SF)에 이어지는 제2 서브-필드(짝수 SF)에서는, 제1 리셋단계(TR21)에서 제2 표시 라인(L2i)에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성한다. 또한, 제2 서브-필드(짝수 SF)의 제2 리셋단계(TR22)에서 제1 표시 라인(L2i-1)에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성한다.
어드레스 단계(TA11, TA12, TA21, TA22)에서는, 표시 라인들(L2i-1, L2i)에 해당하는 Y 전극 라인들(Yi)에 순차적으로 스캔 펄스(PS1, PS2)가 인가되고, 표시 라인들(L2i-1, L2i)에 대하여 유지방전을 하기 위하여 선택하는 방전셀을 형성하는 어드레 스 전극 라인들(Aj, Aj+1)에 스캔 펄스(PS1, PS2)에 동기되는 어드레스 펄스(PA1, PA2)가 인가된다.
상기 제1 리셋단계(TR11, TR21) 및 상기 제2 리셋단계(TR12, TR22)는 리셋방전 단계와 전하조정 단계를 구비한다. 상기 리셋방전 단계는 Y 전극 라인들과 표시 라인들 중에서 어드레스 방전을 일으킬 표시 라인에 해당하는 X 전극 라인들 사이에 리셋 방전을 일으킨다. 상기 전하조정 단계에서는 방전셀 내부에 형성된 전하 상태를 조절한다.
이때, 상기 전하조정 단계에서는 소정의 기울기를 갖는 하강 램프 파형의 부극성의 램프 펄스가 인가되어, 상기 리셋방전 단계에서의 방전 후의 전하 상태를 조정하여 어드레스 방전에 맞도록 전하를 조정한다. 또한, 이전 서브-필드에서 표시 방전한 방전셀은 표시 방전으로 축적된 전하를 조정함으로써, 어드레싱이 가능한 방전셀이 될 수 있다.
즉, 이러한 전하 조정에서는 어드레스 전극과 Y 전극 사이에 생기는 벽전압을 어드레스 전극과 Y 전극 사이의 방전 개시 전압으로부터 어드레스 시의 어드레스 전극과 Y 전극 사이의 인가 전압을 감한 값 이상으로 하고, X 전극과 Y 전극 사이에 생기는 벽전압을 X 전극과 Y 전극 사이의 방전 개시 전압으로부터 표시 방전 시의 X 전극과 Y 전극 사이의 인가 전압을 감한 값 이하로 할 수 있다.
이러한 전하의 조정을 행함으로써, 이전 서브-필드에서 표시 방전한 방전셀이 어드레싱 가능한 방전셀이 되기 때문에, 이전 서브-필드의 후반에 어드레스 한 표시 라인을 다음 서브-필드의 전반에 어드레스하면, 전반의 초기화는 전하의 조정만으로 대용할 수 있고, 초기화는 후반만으로 충분하다.
이 때문에, 본 실시예에서는 서브 필드마다, 전반에 어드레스 하는 표시 라인(전반의 어드레스 라인)과 후반에 어드레스 하는 표시 라인(후반의 어드레스 라인)을 교체하도록 하고 있다.
상기 제1 리셋단계(TR11, TR21)에서의 리셋방전 단계에서는, Y 전극 라인들(Yi)에 정극성의 펄스 전압이 인가되고, 표시 라인들(L2i-1, L2i) 중에서 어드레스 방전을 일으킬 표시 라인에 해당하는 X 전극 라인들(홀수번째 SF에서의 Xi, 짝수번째 SF에서의 Xi+1)에 상기 Y 전극 라인들(Yi)과의 사이에 상기 리셋 방전을 일으킬 수 있는 전위차를 가질 수 있는 레벨의 전압이 인가되는 것이 바람직하다.
또한, 표시 라인들(L2i-1, L2i) 중에서 어드레스 방전을 일으키지 않을 표시 라인에 해당하는 X 전극 라인들(홀수번째 SF에서의 Xi+1, 짝수번째 SF에서의 Xi)에 Y 전극 라인들(Yi)과의 사이에 리셋 방전을 일으키지 않는 전위차를 가질 수 있는 레벨의 전압이 인가되는 것이 바람직하다.
본 실시예의 경우, 제1 리셋단계(TR11, TR21)에서의 리셋방전 단계에서는, Y 전극 라인들(Yi)에 정극성의 제3레벨의 펄스 전압이 인가되고, 표시 라인들(L2i-1, L2i) 중에서 어드레스 방전을 일으킬 표시 라인에 해당하는 홀수번째 서브-필드에서 의 X 전극 라인(Xi)과 짝수번째 서브-필드에서의 X 전극 라인(Xi+1)에는 그라운드 레벨의 전압(VG)이 인가되고, 홀수번째 서브-필드에서의 X 전극 라인(Xi+1)과 짝수번째 서브-필드에서의 X 전극 라인(Xi)에는 Y 전극 라인들(Yi)에 인가되는 정극성의 펄스 전압과 동일한 레벨의 전압이 인가된다.
이에 따라, Y전극 라인(Yi)과 리셋 방전을 일으키는 X 전극 라인(홀수번째 SF에서의 Xi, 짝수번째 SF에서의 Xi+1) 사이에는 정극성의 펄스 전압에 의한 전위차가 형성되어 리셋 방전을 일으키고, Y전극 라인(Yi)과 리셋 방전을 일으키지 아니하는 X 전극 라인(홀수번째 SF에서의 Xi+1, 짝수번째 SF에서의 Xi) 사이에는 전위차가 형성되지 아니하여 리셋 방전을 일으키지 아니한다.
상기 제2 리셋단계(TR12, TR22)에서의 리셋방전 단계에는, Y 전극 라인(Yi)에 소정의 기울기를 갖는 정극성의 램프펄스 전압이 인가되고, 표시 라인들(L2i-1, L2i) 중에서 어드레스 방전을 일으킬 표시 라인에 해당하는 X 전극 라인들(홀수번째 SF에서의 Xi+1, 짝수번째 SF에서의 Xi)에 Y 전극 라인(Yi)과의 사이에 리셋 방전을 일으킬 수 있는 전위차를 가질 수 있는 레벨의 전압이 인가되는 것이 바람직하다.
즉, 제1 서브-필드(홀수 SF)의 제2 리셋단계(TR12)에 Y 전극(Yi)에 제4레벨로부터 일정한 기울기를 가지며 제5레벨까지 지속적으로 상승하는 상승 램프 펄스 파형의 전압이 인가되고, 제1 표시 라인(L2i-1)의 X 전극(Xi)에 상기 상승 램프 펄스 파형에 동기되는 상승 램프 펄스 파형의 전압이 인가된다. 또한, 제2 서브-필드(짝수 SF)의 제2 리셋단계(TR22)에 Y 전극(Yi)에 제4레벨로부터 일정한 기울기를 가지며 제5레벨까지 지속적으로 상승하는 상승 램프 펄스 파형의 전압이 인가되고, 제2 표시 라인(L2i)의 X 전극(Xi)에 상기 상승 램프 펄스 파형에 동기되는 상승 램프 펄스 파형의 전압이 인가된다.
이에 따라, X 전극과 Y 전극의 전위차가 동일한 크기의 사각 펄스를 인가하는 경우보다는 작아져, 리셋 동작에서 오방전을 방지할 수 있으며, 그에 따라 콘트라스트를 향상시킬 수 있다.
또한, 상기 표시 라인들(L2i-1, L2i) 중에서 어드레스 방전을 일으키지 않을 표시 라인에 해당하는 X 전극 라인들(홀수번째 SF에서의 Xi, 짝수번째 SF에서의 Xi+1)에 Y 전극 라인(Yi)과의 사이에 리셋 방전을 일으키지 않는 전위차를 가질 수 있는 레벨의 전압이 인가되는 것이 바람직하다.
본 실시예의 경우, 제2 리셋단계(TR12, TR22)에서의 리셋방전 단계에는, Y 전극 라인(Y1~Yn)에 소정의 기울기를 갖는 정극성의 램프펄스 전압이 인가되고, 표시 라인들(L2i-1, L2i) 중에서 어드레스 방전을 일으킬 표시 라인에 해당하는 X 전극 라인들(홀수번째 SF에서의 Xi+1, 짝수번째 SF에서의 Xi)에는 부극성의 하강 램프 펄 스 전압이 인가되고, 표시 라인들(L2i-1, L2i) 중에서 어드레스 방전을 일으키지 않을 표시 라인에 해당하는 X 전극 라인들(홀수번째 SF에서의 Xi, 짝수번째 SF에서의 Xi+1)은 Y 전극 라인에 인가되는 전압과 동일한 레벨로 유지된다.
이에 따라, 표시 라인들(L2i-1, L2i) 중에서 어드레스 방전을 일으킬 표시 라인에 해당하는 X 전극 라인들(홀수번째 SF에서의 Xi+1, 짝수번째 SF에서의 Xi)과 Y 전극 라인(Y1~Yn) 사이에 리셋 방전을 일으키고, 표시 라인들(L2i-1, L2i) 중에서 어드레스 방전을 일으키지 않을 표시 라인에 해당하는 X 전극 라인들(홀수번째 SF에서의 Xi, 짝수번째 SF에서의 Xi+1)과 Y 전극 라인(Y1~Yn) 사이에는 리셋 방전을 일으키지 아니한다.
상기 제1 리셋단계(TR11, TR21) 및 제2 리셋단계(TR12, TR22)에 선행하여, 어드레스 전극 라인들(A1~Am) 및 Y 전극 라인들(Y1~Yn)에 각각 다음에 이어지는 어드레스 단계에서와 동일한 극성의 어드레스 펄스 및 스캔 펄스를 인가하는 어드레스 비활성화 단계(TRi1, TRi2)를 구비하는 것이 바람직하다.
다음으로, 제1 리셋단계(TR11)의 리셋 방전 단계가 수행되어, 제1 표시 라인만 초기화되고, 그 표시 라인을 어드레스 가능한 상태로 만든다. 다음으로 제1 어드레스 단계(TA11)에 있어서, 제1 표시 라인 측의 X 전극(Xi)과 Y 전극 사이에 방전을 발생시키고, Y 전극(Yi)에 대하여 제1 표시라인의 어드레스를 수행한다.
여기서, 본 실시예의 경우에는 제1 어드레스 비활성화 단계 및 제1 리셋단계(TR11, TR21)의 리셋 방전 단계는 반드시 필요하지 아니하여 생략 가능하고, 전하의 조정만으로 대용할 수 있다. 그 이유는 이전 서브-필드에서 후반에 어드레싱한 표시 라인에서는 이전 서브-필드에서 표시 방전하지 않은 방전셀(즉, 어드레싱 하지 아니한 방전셀)은 그대로 어드레싱이 가능하고, 초기화가 필요없기 때문이다.
상기 제2 리셋단계(TR12)에 선행하는 제2 어드레스 비활성화 단계(TRi1)에서는 전체 어드레스 전극 라인들(A1~Am)에 어드레스 펄스와 동일한 극성 및 크기의 전압을 인가하고, Y 전극 라인들(Y1~Yn)에 어드레스 펄스와 동일한 극성 및 크기를 갖는 하강 램프 펄스 파형의 전압을 인가하여, 어드레스 전극으로부터 Y 전극을 향하여 방전을 발생시킨다. 이에 따라, Y 전극 상에는 벽전하가 형성되고, 제1 표시 라인 상의 X 전극(Xi)과 Y 전극(Y1~Yn) 사이와 제2 표시 라인 상의 X 전극(Xi+1)과 Y 전극(Y1~Yn) 사이에서 초기화를 위한 방전을 일으키지 아니하는 한, 다음 어드레스 단계에서 방전이 발생하지 아니하는 전하 상태가 된다.
다음으로, 제2 리셋단계(TR12)의 리셋 방전 단계가 수행되어, 제2 표시 라인만 초기화되고, 그 표시 라인을 어드레스 가능한 상태로 만든다. 다음으로 제2 어드레스 단계(TA12)에 있어서, 제2 표시 라인 측의 X 전극(Xi+1)과 Y 전극 사이에 방전을 발생시키고, Y 전극(Yi)에 대하여 제2 표시라인의 어드레스를 수행한다.
이러한, 일련의 과정은 다음 서브-필드에서는 제1 리셋단계 및 제2 리셋단계 에 대하여 각각 제2 표시 라인의 어드레싱 준비 및 제1 표시라인의 어드레싱 준비의 순서로 바뀌고, 이러한 변경은 계속되는 서브-필드에서 순환적으로 반복된다. 이들에 대하여 각각의 서브-필드 단위로 살펴보면 다음과 같다.
상기 프레임은, 제1 서브-필드 및 상기 제2 서브-필드가 교대로 반복하여 형성되는 것이 바람직하다. 본 실시예에서는 하나의 프레임이, 상기 제1 서브-필드가 홀수 번째의 서브-필드를 형성하고, 상기 제2 서브-필드가 짝수 번째의 서브-필드를 형성한다.
상기 제1 서브-필드(도 5의 실시예의 경우 홀수 번째 서브필드, 홀수 SF)가, 제1 리셋단계(TR11), 제1 어드레스 단계(TA11), 제2 어드레스 비활성화 단계(TRi1), 제2 리셋단계(TR12), 제2 어드레스 단계(TA12), 공통 유지방전단계(TS1)를 구비하여 이루어진다.
상기 제1 리셋단계(TR11)는 제1 표시 라인(L2i-1)에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 것으로, 리셋 방전에 의하여 방전셀들을 어드레스 방전이 가능한 벽전하 상태로 만든다.
상기 제1 어드레스 단계(TA11)는 제2 표시 라인(L2i)에서는 어드레스 방전을 일으키지 아니하고, 상기 제1 표시 라인(L2i-1)에서만 어드레스 방전을 일으킨다.
상기 어드레스 비활성화 단계(TRi1)는 어드레스 전극 라인들 및 상기 Y 전극 라인들에 각각 상기 어드레스 단계에서와 동일한 극성의 상기 어드레스 펄스 및 상기 스캔 펄스를 인가한다.
상기 제2 리셋단계(TR12)는 제2 표시 라인(L2i)에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 것으로, 상기 리셋 방전보다 강한 방전에 의하여 방전셀들을 어드레스 방전이 가능한 벽전하 상태로 만든다.
상기 제2 어드레스 단계(TA12)는 제1 표시 라인(L2i-1)에서는 어드레스 방전을 일으키지 아니하고, 제2 표시 라인(L2i)에서만 어드레스 방전을 일으킨다.
상기 공통 유지방전단계(TS1)는 제1 표시 라인(L2i-1) 및 상기 제2 표시 라인(L2i)의 선택된 방전셀에서 동시에 유지방전을 일으킨다.
상기 제2 서브-필드(도 5의 실시예의 경우 짝수 번째 서브필드, 짝수 SF)가, 제1 리셋단계(TR21), 제1 어드레스 단계(TA21), 제2 어드레스 비활성화 단계(TRi2), 제2 리셋단계(TR22), 제2 어드레스 단계(TA22), 공통 유지방전단계(TS2)를 구비하여 이루어진다.
상기 제1 리셋단계(TR21)는 제2 표시 라인(L2i)에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 것으로, 리셋 방전에 의하여 방전셀들을 어드레스 방전이 가능한 벽전하 상태로 만든다.
상기 제1 어드레스 단계(TA21)는 제1 표시 라인(L2i-1)에서는 어드레스 방전을 일으키지 아니하고, 상기 제2 표시 라인(L2i)에서만 어드레스 방전을 일으킨다.
상기 어드레스 비활성화 단계(TRi2)는 어드레스 전극 라인들 및 상기 Y 전극 라인들에 각각 상기 어드레스 단계에서와 동일한 극성의 상기 어드레스 펄스 및 상 기 스캔 펄스를 인가한다.
상기 제2 리셋단계(TR22)는 제1 표시 라인(L2i-1)에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 것으로, 상기 리셋 방전보다 강한 방전에 의하여 방전셀들을 어드레스 방전이 가능한 벽전하 상태로 만든다.
상기 제2 어드레스 단계(TA22)는 제2 표시 라인(L2i)에서는 어드레스 방전을 일으키지 아니하고, 제1 표시 라인(L2i-1)에서만 어드레스 방전을 일으킨다.
상기 공통 유지방전단계(TS2)는 제1 표시 라인(L2i-1) 및 상기 제2 표시 라인(L2i)의 선택된 방전셀에서 동시에 유지방전을 일으킨다.
즉, 홀수번째 서브-필드에서 전반에 제1 표시 라인의 X 전극(Xi)과 Y 전극(Yi) 사이를 어드레싱하고, 후반에 제2 표시 라인의 X 전극(Xi+1)과 Y 전극(Yi) 사이를 어드레싱한다. 또한, 짝수번째 서브-필드에서 전반에 제2 표시 라인의 X 전극(Xi+1)과 Y 전극(Yi) 사이를 어드레싱하고, 후반에 제1 표시 라인의 X 전극(Xi)과 Y 전극(Yi) 사이를 어드레싱한다.
짝수번째 서브-필드에서는, 제1 표시 라인의 X 전극(Xi)과 Y 전극(Yi) 사이에는 제1 리셋 단계(TR21)에 이전 서브-필드(홀수번째 서브-필드)의 표시 방전 시에 제1 표시 라인의 X 전극(Xi)이 양극인 상태로 종단되어 있기 때문에, 이전 서브-필드에서 점등한 방전셀은 어드레싱 시에 반응하지 않는 전하 상태가 된다. 한편, 이전 서브-필드에서 점등하지 않은 방전셀은 이전 서브-필드의 제2 리셋단계(TR12)에서 어드레싱이 되지 않은 전하 상태가 되고, 이 상태가 지속된다. 따라서, 제1 표시 라인의 X 전극(Xi)과 Y 전극(Yi) 사이는 항상 어드레싱이 되지 않은 전하 상태가 된다.
또한, 제2 표시 라인의 X 전극(Xi+1)과 Y 전극(Yi) 사이에는 제1 리셋 단계(TR21)에 이전 서브-필드의 표시 방전 시에 제2 표시 라인의 X 전극(Xi+1)이 음극인 상태로 종단되어 있기 때문에, 이전 서브-필드에서 점등한 방전셀은 어드레싱 시에 반응하는 전하 상태가 된다. 다만, 이 상태에서는 제1 어드레스 단계(TA21)에서 어드레스 방전이 발생하지 아니하여도 표시 방전이 가능한 정도의 전하가 축적되어 있기 때문에, 본 실시예에서와 같이 램프 펄스로 전하를 감해줌으로써, 전하의 조정을 행할 필요가 있다.
한편, 이전 서브-필드에서 점등하지 않은 방전셀은 이전 서브-필드의 제2 리셋 단계(TR12)에서 어드레싱이 가능한 전하 상태가 되고, 이 상태가 지속되고 있다. 따라서, 제1 표시 라인의 X 전극(Xi)과 Y 전극(Yi) 사이는 항상 어드레싱이 가능한 상태로 되어 있다.
본 발명에 따른 플라즈마 디스플레이 패널 구동방법에 의하면, 제1 전극에 램프 펄스 전압을 인가하는 경우, 제1 전극과 방전을 일으키지 아니하는 제2 전극에 대하여 제1 전극에 플로팅 되는 전압을 인가하여, 방전을 일으키지 아니하는 전 극 사이의 오방전을 방지할 수 있다.
또한, 리셋 단계에 인가되는 램프 펄스 전압에 의한 오방전을 방지하여, 유지방전에 의하여 표시하고자 하는 휘도에 기여하지 아니하는 발광을 억제하여, 콘트라스트를 향상시킬 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (15)

  1. X 전극과 Y 전극이 교대로 나란히 배열되어 표시 라인을 형성하고, 서로 이웃하는 표시 라인들에서 하나의 Y 전극이 공통으로 사용되고, 상기 표시 라인들과 어드레스 전극이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 주기로서의 프레임마다 시분할 계조 디스플레이를 위한 복수의 서브-필드들이 존재하고, 상기 각각의 서브-필드마다 리셋 단계, 어드레스 단계, 및 유지방전 단계들이 존재하여 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 서브-필드 내에 상기 Y 전극에 기울기를 갖는 램프 펄스 파형의 전압을 인가하는 램프전압 인가구간이 존재하고, 상기 램프전압 인가구간에, 상기 Y 전극 과 방전을 일으키지 아니하는 X 전극에 상기 Y 전극에 인가되는 램프 펄스 파형과 동일한 극성을 갖는 램프 펄스 파형의 전압을 인가하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제1항에 있어서,
    상기 서브-필드가, 1개의 Y 전극이 공용되는 2행의 표시 라인 중에서, 한쪽의 제1 표시 라인에서만 어드레스 방전을 일으키는 제1 단계, 상기 1개의 Y 전극이 공용되는 2행의 표시 라인 중에서, 다른 한쪽의 제2 표시 라인에서만 어드레스 방전을 일으키는 제2 단계, 상기 제1 표시 라인 및 제2 표시 라인의 선택된 방전셀에서 동시에 유지방전을 일으키는 공통 유지방전 단계를 구비하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제2항에 있어서,
    상기 제1 단계가, 상기 Y 전극에 제1레벨로부터 일정한 기울기를 가지며 제2레벨까지 지속적으로 상승하는 상승 램프 펄스 파형의 전압이 인가되고, 상기 제2 표시 라인의 X 전극에 상기 상승 램프 펄스 파형에 동기되는 상승 램프 펄스 파형의 전압이 인가되는 제1 리셋주기와, 상기 제1 표시 라인에서만 선택된 방전셀에서 어드레스 방전을 일으키는 제1 어드레스 주기를 구비하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제2항에 있어서,
    상기 제2 단계가, 상기 Y 전극에 제1레벨로부터 일정한 기울기를 가지며 제2레벨까지 지속적으로 상승하는 상승 램프 펄스 파형의 전압이 인가되고, 상기 제1 표시 라인의 X 전극에 상기 상승 램프 펄스 파형에 동기되는 상승 램프 펄스 파형의 전압이 인가되는 제2 리셋주기와, 상기 제2 표시 라인에서만 선택된 방전셀에서 어드레스 방전을 일으키는 제2 어드레스 주기를 구비하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제1항에 있어서,
    상기 램프전압 인가구간에, 상기 X 전극 및 상기 Y 전극 각각에 인가되는 램프 펄스 파형을 갖는 전압의 기울기가 동일한 플라즈마 디스플레이 패널의 구동방법.
  6. 제1항에 있어서,
    상기 램프전압 인가구간에, 상기 X 전극에 인가되는 램프 파형의 시작점이 상기 Y 전극에 인가되는 램프 파형의 시작점과 동일한 플라즈마 디스플레이 패널의 구동방법.
  7. 제1항에 있어서,
    상기 램프전압 인가구간에, 상기 X 전극을 상기 Y 전극에 대하여 플로팅 시 켜 상기 X 전극에 상기 램프 파형의 전압이 인가되도록 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제7항에 있어서,
    상기 Y 전극과 상기 X 전극 사이의 전위차가 일정하게 유지되는 플로팅 전압이 설정되고, 상기 램프전압 인가구간에, 상기 Y 전극과 상기 X 전극 사이의 전위차가 상기 플로팅 전압에 이르는 시점에서 상기 X 전극을 상기 Y 전극에 대하여 플로팅 시켜, 상기 X 전극에 상기 램프 파형의 전압이 인가되도록 하는 플라즈마 디스플레이 패널의 구동방법.
  9. X 전극 라인들과 Y 전극 라인들이 교대로 나란히 배열되어 표시 라인을 형성하고, 서로 이웃하는 표시 라인들에서 하나의 Y 전극 라인이 공통으로 사용되고, 상기 표시 라인들과 어드레스 전극 라인들이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 주기로서의 프레임마다 시분할 계조 디스플레이를 위한 복수의 서브-필드들이 존재하고, 상기 각각의 서브-필드마다 리셋 단계, 어드레스 단계, 및 유지방전 단계들이 존재하여 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 프레임이 제1 서브-필드 및 제2 서브-필드를 구비하고;
    상기 제1 서브-필드가, 1개의 Y 전극 라인이 공용되는 2행의 표시 라인 중에서, 한쪽의 제1 표시 라인에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 제1 리셋단계, 및 상기 제1 표시 라인에 대하여 다른 한쪽의 제2 표시 라인에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 제2 리셋단계를 구비하고;
    상기 제2 서브-필드가, 상기 제2 표시 라인에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 제1 리셋단계, 및 상기 제1 표시 라인에서만 어드레스 방전을 일으킬 수 있는 벽전하 상태를 형성하는 제2 리셋단계를 구비하고;
    상기 제1 서브-필드 및 제2 서브-필드 내에 상기 Y 전극에 기울기를 갖는 램프 펄스 파형의 전압을 인가하는 램프전압 인가구간이 존재하고, 상기 램프전압 인가구간에, 상기 Y 전극과 방전을 일으키지 아니하는 X 전극에 상기 Y 전극에 인가되는 램프 펄스 파형과 동일한 극성을 갖는 램프 펄스 파형의 전압을 인가하는 플라즈마 디스플레이 패널의 구동방법.
  10. 제9항에 있어서,
    상기 제1 서브-필드에서, 상기 제1 리셋주기에 상기 Y 전극에 제3레벨의 펄스 전압이 인가되고, 상기 제2 리셋주기에 상기 Y 전극에 제4레벨로부터 일정한 기울기를 가지며 제5레벨까지 지속적으로 상승하는 상승 램프 펄스 파형의 전압이 인가되고, 상기 제1 표시 라인의 X 전극에 상기 상승 램프 펄스 파형에 동기되는 상승 램프 펄스 파형의 전압이 인가되는 플라즈마 디스플레이 패널의 구동방법.
  11. 제9항에 있어서,
    상기 제2 서브-필드에서, 상기 제1 리셋주기에 상기 Y 전극에 제3레벨의 펄스 전압이 인가되고, 상기 제2 리셋주기에 상기 Y 전극에 제4레벨로부터 일정한 기울기를 가지며 제5레벨까지 지속적으로 상승하는 상승 램프 펄스 파형의 전압이 인가되고, 상기 제2 표시 라인의 X 전극에 상기 상승 램프 펄스 파형에 동기되는 상승 램프 펄스 파형의 전압이 인가되는 플라즈마 디스플레이 패널의 구동방법.
  12. 제9항에 있어서,
    상기 램프전압 인가구간에, 상기 X 전극 및 상기 Y 전극 각각에 인가되는 램프 펄스 파형을 갖는 전압의 기울기가 동일한 플라즈마 디스플레이 패널의 구동방법.
  13. 제9항에 있어서,
    상기 램프전압 인가구간에, 상기 X 전극에 인가되는 램프 파형의 시작점이 상기 Y 전극에 인가되는 램프 파형의 시작점과 동일한 플라즈마 디스플레이 패널의 구동방법.
  14. 제9항에 있어서,
    상기 램프전압 인가구간에, 상기 X 전극을 상기 Y 전극에 대하여 플로팅 시켜 상기 X 전극에 상기 램프 파형의 전압이 인가되도록 하는 플라즈마 디스플레이 패널의 구동방법.
  15. 제12항에 있어서,
    상기 Y 전극과 상기 X 전극 사이의 전위차가 일정하게 유지되는 플로팅 전압이 설정되고, 상기 램프전압 인가구간에, 상기 Y 전극과 상기 X 전극 사이의 전위차가 상기 플로팅 전압에 이르는 시점에서 상기 X 전극을 상기 Y 전극에 대하여 플로팅 시켜, 상기 X 전극에 상기 램프 파형의 전압이 인가되도록 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020050011560A 2005-02-11 2005-02-11 플라즈마 디스플레이 패널의 구동방법 KR100615307B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050011560A KR100615307B1 (ko) 2005-02-11 2005-02-11 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011560A KR100615307B1 (ko) 2005-02-11 2005-02-11 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20060090867A KR20060090867A (ko) 2006-08-17
KR100615307B1 true KR100615307B1 (ko) 2006-08-25

Family

ID=37592861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011560A KR100615307B1 (ko) 2005-02-11 2005-02-11 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100615307B1 (ko)

Also Published As

Publication number Publication date
KR20060090867A (ko) 2006-08-17

Similar Documents

Publication Publication Date Title
KR100807488B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
JPH11352925A (ja) Ｐｄｐの駆動方法
JP4068089B2 (ja) アドレス−ディスプレイ混合による放電ディスプレイパネルの駆動方法
KR100822215B1 (ko) 디스플레이 패널의 구동장치
JPH11265163A (ja) Ａｃ型ｐｄｐの駆動方法
KR100484113B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100615307B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647689B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100603321B1 (ko) 고주파 중첩 유지구동 플라즈마 디스플레이 패널 구동방법
KR100884801B1 (ko) 디스플레이 패널의 구동장치 및 그 구동방법
KR100581964B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100751335B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100581877B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100603307B1 (ko) 개선된 동작 시퀀스를 가진 방전 표시 장치
KR100626081B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100647678B1 (ko) 플라즈마 디스플레이 패널 구동장치
KR100637247B1 (ko) 디스플레이 패널의 구동방법
KR100647679B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100615312B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR20070097199A (ko) 디스플레이 패널의 구동장치 및 그 구동방법
KR100581962B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR100615311B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100626057B1 (ko) 중간 전극 라인들을 갖는 플라즈마 디스플레이 장치의구동 방법
KR100719581B1 (ko) 디스플레이 패널의 구동방법
KR100647674B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee