[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100615288B1 - Plasma Display Panel - Google Patents

Plasma Display Panel Download PDF

Info

Publication number
KR100615288B1
KR100615288B1 KR1020040096161A KR20040096161A KR100615288B1 KR 100615288 B1 KR100615288 B1 KR 100615288B1 KR 1020040096161 A KR1020040096161 A KR 1020040096161A KR 20040096161 A KR20040096161 A KR 20040096161A KR 100615288 B1 KR100615288 B1 KR 100615288B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
substrate
gap
display panel
plasma display
Prior art date
Application number
KR1020040096161A
Other languages
Korean (ko)
Other versions
KR20060057100A (en
Inventor
이성용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040096161A priority Critical patent/KR100615288B1/en
Publication of KR20060057100A publication Critical patent/KR20060057100A/en
Application granted granted Critical
Publication of KR100615288B1 publication Critical patent/KR100615288B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/26Address electrodes
    • H01J2211/265Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널은, 배면기판, 상기 배면기판의 상측에 배치되는 유지전극쌍들, 상기 유지전극쌍들을 덮고 있는 하측유전체층, 상기 하측유전체층을 덮고 있는 보호층, 상기 배면기판과 평행하게 배치된 전면기판, 상기 전면기판의 하측에 배치되고 상기 유지전극쌍과 교차하도록 연장된 소정의 형상의 어드레스전극들, 상기 어드레스전극들을 덮는 상측유전체층 및 상기 상측유전체층의 하측에 형성되어 방전셀을 구획하는 다수의 격벽을 포함하며, 상기 방전셀 구간의 유지전극쌍들 사이에는 하측유전체층이 식각된 갭이 형성되어 배면기판의 상면의 상기 갭에 형광체층이 도포된 것을 특징으로 한다. According to a preferred embodiment of the present invention, a plasma display panel includes a rear substrate, sustain electrode pairs disposed above the rear substrate, a lower dielectric layer covering the sustain electrode pairs, a protective layer covering the lower dielectric layer, and the back surface. A front substrate disposed in parallel with the substrate, address electrodes having a predetermined shape disposed below the front substrate and extending to cross the sustain electrode pair, an upper dielectric layer covering the address electrodes, and a lower side of the upper dielectric layer; It includes a plurality of partition walls for partitioning the discharge cell, characterized in that the gap between the sustain electrode pairs of the discharge cell section is formed a etched phosphor layer on the gap of the upper surface of the back substrate is formed a gap.

Description

플라즈마 디스플레이 패널 {Plasma Display Panel}Plasma Display Panel {Plasma Display Panel}

도 1은 종래의 릿지 구조의 상판을 구비한 플라즈마 디스플레이 패널의 분리 사시도이다.1 is an exploded perspective view of a plasma display panel having a top plate of a conventional ridge structure.

도 2는 도 1의 플라즈마 디스플레이 패널의 수직 분해 단면도이다. FIG. 2 is a vertical exploded cross-sectional view of the plasma display panel of FIG. 1.

도 3은 본 발명의 바람직한 제 1 실시예에 따른 릿지 구조의 하판을 구비한 플라즈마 디스플레이 패널의 분리 사시도이다. 3 is an exploded perspective view of a plasma display panel having a lower plate of a ridge structure according to a first embodiment of the present invention.

도 4는 도 3의 플라즈마 디스플레이 패널의 수직 분해 단면도이다. 4 is a vertical exploded cross-sectional view of the plasma display panel of FIG. 3.

도 5는 도 4의 I-I' 선을 따라 절취한 단면에서 바라본 하판의 투과도이다.FIG. 5 is a transmission of the lower plate viewed from a cross section taken along the line II ′ of FIG. 4.

도 6은 도 4의 II-II' 선을 따라 절취한 단면에서 바라본 상판의 투과도이다. FIG. 6 is a transmission of the upper plate viewed from a cross section taken along the line II-II ′ of FIG. 4.

도 7은 본 발명의 바람직한 제 2 실시예에 따른 릿지 구조의 하판을 구비한 플라즈마 디스플레이 패널의 분리 사시도이다. 7 is an exploded perspective view of a plasma display panel having a lower plate of a ridge structure according to a second preferred embodiment of the present invention.

도 8은 도 7의 플라즈마 디스플레이 패널의 수직 분해 단면도이다. 8 is a vertical exploded cross-sectional view of the plasma display panel of FIG. 7.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110 : 전면기판 111 : 어드레스 전극110: front substrate 111: address electrode

112 : 상측유전체층 113 : 격벽112: upper dielectric layer 113: partition wall

115, 116 : 형광체층 120 : 배면기판115, 116: phosphor layer 120: back substrate

121a, 121b : 유지전극 123 : 하측유전체층121a and 121b sustain electrode 123 lower dielectric layer

124 : 보호층 130 : 갭124: protective layer 130: gap

132 : 홈 111a :링부132 groove 111a ring part

111b : 어드레스 라인 134 : 개구 111b: address line 134: opening

본 발명은 릿지(ridge) 구조의 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 릿지 구조를 배면기판과 그 적층물로 이루어진 하판에 형성하고 전면기판에 형성된 어드레스 전극은 가시광선의 투과를 방해하지 않도록 고리형상을 하여 휘도를 향상시킨 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel having a ridge structure, and more particularly, to form a ridge structure on a lower plate made of a back substrate and a stack thereof, and an address electrode formed on the front substrate does not interfere with transmission of visible light. The present invention relates to a plasma display panel in which a shape is improved to improve luminance.

전기적 방전을 이용하여 화상을 형성하는 플라즈마 디스플레이 패널(Plasma display panel; PDP)은 휘도나 시야각 등의 표시 성능이 우수하여 그 사용이 날로 증대되고 있다. 이러한 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이에 있는 가스에서 방전이 일어나고, 가스방전 과정에서 수반되는 자외선의 방사에 의하여 형광체가 여기되어 가시광을 발산하게 된다.Plasma display panels (PDPs), which form images using electrical discharges, have excellent display performance, such as brightness and viewing angle, and their use is increasing day by day. In the plasma display panel, a discharge occurs in a gas between the electrodes by a direct current or an alternating voltage applied to the electrode, and phosphors are excited by the radiation of ultraviolet rays accompanying the gas discharge process to emit visible light.

도 1과 도 2에는 종래의 릿지 구조의 플라즈마 디스플레이 패널의 일 예가 도시되어 있다. 도 2에서는 플라즈마 디스플레이 패널의 내부 구조를 보다 알기 쉽게 보여주기 위해 전면기판만 90°회전된 상태로 도시되어 있다. 본원에서 "전면"이란 화상이 표시되는 방향을 의미한다.1 and 2 illustrate an example of a conventional plasma display panel having a ridge structure. In FIG. 2, only the front substrate is rotated by 90 ° to more clearly show the internal structure of the plasma display panel. As used herein, "front" means the direction in which the image is displayed.

도 1과 도 2를 함께 참조하면, 종래의 릿지 구조 플라즈마 디스플레이 패널은 상호 대면하는 배면기판(10)과 전면기판(20)을 구비하고 있다. 1 and 2 together, the conventional ridge structure plasma display panel includes a rear substrate 10 and a front substrate 20 facing each other.

상기 배면기판(10)의 상면에는 다수의 어드레스 전극(11)이 스트라이프(stripe) 형태로 배열되어 있으며, 상기 어드레스 전극들(11)은 백색의 하측유전체층(12)에 의해 매립되어 있다. 그리고, 하측유전체층(12)의 상면에는 방전셀들간의 전기적, 광학적 간섭을 방지하기 위한 다수의 격벽(13)이 서로 소정 간격을 두고 형성되어 있다. 이 격벽들(13)에 의해 구획된 방전셀들의 내면에는 각각 적색(R), 녹색(G), 청색(B)의 형광체층(15)이 소정 두께 도포되어 있으며, 이 방전셀들 내에 Ne, Xe 또는 이들이 혼합된 방전가스가 주입된다. A plurality of address electrodes 11 are arranged in a stripe shape on the top surface of the back substrate 10, and the address electrodes 11 are embedded by a white lower dielectric layer 12. In addition, a plurality of partitions 13 are formed on the upper surface of the lower dielectric layer 12 at predetermined intervals to prevent electrical and optical interference between the discharge cells. On the inner surface of the discharge cells partitioned by the partitions 13, phosphor layers 15 of red (R), green (G), and blue (B) are respectively coated with a predetermined thickness, and Ne, Xe or a discharge gas mixed with these is injected.

상기 전면기판(20)은 가시광이 투과될 수 있는 투명기판으로서 주로 유리로 만들어지며, 격벽(13)이 마련된 배면기판(10)에 결합된다. 전면기판(20)의 저면에는 상기 어드레스 전극들(11)과 직교하는 스트라이프 형태의 유지전극들(sustaining electrode, 21a, 21b)이 쌍을 이루며 형성되어 있다. 상기 유지전극들(21a, 21b)은 가시광이 투과될 수 있도록 주로 ITO(Indium Tin Oxide)와 같은 투명한 도전성 재료로 이루어진다. 그리고, 상기 유지전극들(21a, 21b)의 라인 저항을 줄이기 위하여, 유지전극들(21a, 21b) 각각의 저면에는 금속재로 이루어진 버스전극들(22a, 22b)이 유지전극들(21a, 21b)보다 폭을 좁게 하여 형성되어 있다. 이러한 유지전극들(21a, 21b)과 버스전극들(22a, 22b)은 투명한 상측유전체층(23)에 의해 매립되어 있으며, 상측유전체층(23)의 저면에는 보호층(24)이 형성되어 있다. The front substrate 20 is a transparent substrate through which visible light can be transmitted and is mainly made of glass, and is coupled to the rear substrate 10 provided with the partition wall 13. On the bottom surface of the front substrate 20, stripe-shaped sustaining electrodes 21a and 21b orthogonal to the address electrodes 11 are formed in pairs. The sustain electrodes 21a and 21b are mainly made of a transparent conductive material such as indium tin oxide (ITO) to transmit visible light. In order to reduce the line resistance of the sustain electrodes 21a and 21b, bus electrodes 22a and 22b made of metal are formed on the bottom of each of the sustain electrodes 21a and 21b. The width is made narrower. The sustain electrodes 21a and 21b and the bus electrodes 22a and 22b are embedded by a transparent upper dielectric layer 23, and a protective layer 24 is formed on the bottom of the upper dielectric layer 23.

이러한 구조에서, 저전압과 효율의 향상을 위하여, 전면 기판을 중심으로하 여 유지전극들, 상측유전체층, 보호층으로 구성된 적층구조를 이룬 상판에는 릿지 형식으로 유전체가 형성된다. 즉 방전셀 내부에서 쌍을 이루는 유지전극들(21a, 21b) 사이의 공간에 있는 상측유전체층의 일부가 식각되어 제거됨으로써 하나의 방전셀 내부의 유지전극간에 갭(30)이 형성되어 상기 갭에서는 전면기판의 하면이 노출되어 있는 구조이다. In this structure, in order to improve low voltage and efficiency, a dielectric is formed on the top plate having a laminated structure composed of sustain electrodes, an upper dielectric layer, and a protective layer around the front substrate. That is, a part of the upper dielectric layer in the space between the pair of sustain electrodes 21a and 21b is etched away in the discharge cell, thereby forming a gap 30 between the sustain electrodes in one discharge cell. The lower surface of the substrate is exposed.

그러나, 이와 같은 종래의 릿지 구조의 플라즈마 디스플레이 패널에서는 형광체층이 격벽으로 둘러싸인 방전셀 내부, 즉 배면 기판과 그 적층물로 이루어진 하판에만 형성되어 있고, 유지전극쌍이 전면기판에 배치되며 유지전극쌍의 하면에 버스전극이 형성됨으로써 가시광선의 진행경로를 일부 차단하여 휘도가 낮은 문제점이 있었다. However, in the conventional plasma display panel of the ridge structure, the phosphor layer is formed only inside the discharge cell surrounded by the partition wall, that is, the lower plate made of the back substrate and its stack, and the sustain electrode pair is disposed on the front substrate, Since the bus electrode is formed on the lower surface, there is a problem that the luminance is lowered by partially blocking the traveling path of visible light.

본 발명은 상기와 같은 문제점을 해결하기 위하여, 릿지 구조의 플라즈마 디스플레이 패널에서 유지전극을 배면기판에 배치하고 배면기판의 하측유전체층이 식각된 갭에 형광체층을 형성함으로써 유지전극의 위치 선택에 의한 휘도 저하를 방지하고, 전면기판에 형성된 어드레스 전극이 가시광선의 진행 경로를 가리지 않도록 광이 투과할 수 있는 고리형상의 링부를 구비하여 휘도 및 효율 향상을 이룰 수 있는 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.In order to solve the above problems, in the ridge type plasma display panel, the sustain electrode is disposed on the rear substrate, and the phosphor layer is formed in the gap where the lower dielectric layer of the rear substrate is etched, thereby resulting in luminance due to the position selection of the sustain electrode. It is an object of the present invention to provide a plasma display panel which can prevent brightness degradation and improve the brightness and efficiency by providing a ring-shaped ring portion through which light can pass, so that the address electrode formed on the front substrate does not block the path of visible light. .

상기와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 제 1 실시예에 따 른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to the first embodiment of the present invention,

배면기판;Back substrate;

상기 배면기판의 상측에 배치되는 유지전극쌍들;Sustain electrode pairs disposed above the rear substrate;

상기 유지전극쌍들을 덮고 있는 하측유전체층;A lower dielectric layer covering the sustain electrode pairs;

상기 하측유전체층을 덮고 있는 보호층;A protective layer covering the lower dielectric layer;

상기 배면기판과 평행하게 배치된 전면기판; A front substrate disposed in parallel with the rear substrate;

상기 전면기판의 하측에 배치되고 상기 유지전극쌍과 교차하도록 연장된 소정의 형상의 어드레스전극들;Address electrodes having a predetermined shape disposed under the front substrate and extending to cross the sustain electrode pair;

상기 어드레스전극들을 덮는 상측유전체층; 및An upper dielectric layer covering the address electrodes; And

상기 상측유전체층의 하측에 형성되어 방전셀을 구획하는 다수의 격벽;을 포함하며,And a plurality of partition walls formed under the upper dielectric layer to partition discharge cells.

상기 방전셀 구간의 유지전극쌍 사이에는 하측유전층이 식각된 갭이 형성되어 배면기판의 상면의 상기 갭에 형광체층이 도포된 것을 특징으로 한다. A gap in which a lower dielectric layer is etched is formed between the sustain electrode pairs of the discharge cell section, and a phosphor layer is coated on the gap on the upper surface of the rear substrate.

여기서, 어드레스 전극들은 고리형의 링부와 어드레스 라인을 구비하게 된다.Here, the address electrodes have an annular ring portion and an address line.

상기 링부는 방전셀에 대응하는 위치에 형성된다. The ring portion is formed at a position corresponding to the discharge cell.

상기 고리형 링부의 내측은 비어있는 구조이다. The inner side of the annular ring portion is an empty structure.

한편, 갭에 형성된 상기 형광체층은 하측유전체층이 식각되어 상기 배면기판의 상면의 노출된 표면에 도포된다. On the other hand, the phosphor layer formed in the gap is applied to the exposed surface of the upper surface of the lower dielectric layer is etched.

상기 배면기판의 상면이 노출된 표면에는 형광체를 도포하기 위한 홈이 추가 로 형성된다. Grooves for applying the phosphor are further formed on the exposed surface of the back substrate.

상기 홈은 상기 방전셀의 구간 내부에 위치된다. The groove is located inside a section of the discharge cell.

상기 형광체층은 상기 홈 내부에 도포되게 된다. The phosphor layer is applied to the inside of the groove.

본 발명의 바람직한 제 2 실시예에 따른 플라즈마 디스플레이 패널은, 상기의 구조를 구비함과 동시에 격벽에 의해 구획된 상측유전체층의 하면 및 격벽으로 둘러싸인 방전셀에 형광체층이 추가적으로 도포될 수 있다. In the plasma display panel according to the second exemplary embodiment of the present invention, the phosphor layer may be additionally applied to the discharge cell surrounded by the bottom surface and the partition wall of the upper dielectric layer partitioned by the partition wall.

이어서, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 분리 사시도이며, 도 4는 도 3의 플라즈마 디스플레이 패널의 분해 단면도이다. 도 4에서는 플라즈마 디스플레이 패널의 내부 구조를 보다 알기 쉽게 보여주기 위해 도 3에 도시된 플라즈마 디스플레이 패널을 비스듬하게 우측에서 바라본 단면도가 도시되고 있다. 도 3에서는 설명의 편의를 위하여 전면기판의 일부가 절개된 상태로 도시되어 있다. 3 is an exploded perspective view of a plasma display panel according to a preferred embodiment of the present invention, Figure 4 is an exploded cross-sectional view of the plasma display panel of FIG. 4 is a cross-sectional view of the plasma display panel shown in FIG. 3 viewed obliquely from the right side to more clearly show the internal structure of the plasma display panel. In FIG. 3, a portion of the front substrate is cut away for convenience of description.

도 3 및 도 4를 함께 참고하면, 본 발명의 바람직한 제 1 실시예에 따른 플라즈마 디스플레이 패널은, 전면기판(110)과, 상기 전면기판(110)의 하면에서 소정의 형상으로 형성되는 복수의 어드레스 전극(111)과, 상기 전면기판(110)의 하면에서 상기 어드레스 전극(111)을 매립하도록 형성되는 상측유전체층(112)을 포함한다. 또한 상기 상측유전체층(112)의 하부에는 방전 공간인 방전셀을 구획하여 방전셀간의 전기적, 광학적 간섭을 방지하는 격벽(113)이 설치된다. 3 and 4 together, the plasma display panel according to the first embodiment of the present invention includes a plurality of addresses formed in a predetermined shape on the front substrate 110 and on the bottom surface of the front substrate 110. An electrode 111 and an upper dielectric layer 112 formed to bury the address electrode 111 at a lower surface of the front substrate 110. In addition, a partition wall 113 is formed below the upper dielectric layer 112 to prevent electrical and optical interference between the discharge cells by dividing the discharge cells as discharge spaces.

상기 격벽(113)의 하방에는 상기 전면기판(110)과 결합되어 방전셀을 형성하는 배면기판(120)과, 상기 배면기판(120)의 상면에 형성되며 상기 어드레스 전극(111)과 교차하도록 소정각도를 이루면서 스트라이프 형태로 이루어진 유지전극들(121a, 121b)이 쌍을 이루며 형성되어 있다. 따라서, 하나의 방전셀에는 두 개의 유지전극이 쌍을 이루며 통과하여 연장되도록 배치되게 된다. The rear substrate 120 is coupled to the front substrate 110 to form a discharge cell below the barrier rib 113, and is formed on an upper surface of the rear substrate 120 so as to intersect the address electrode 111. At an angle, the sustain electrodes 121a and 121b having a stripe shape are formed in pairs. Therefore, two sustain electrodes are disposed in pair to extend through the discharge cells.

상기 어드레스 전극들(111)은 가시광이 투과될 수 있도록 주로 ITO(Indium Tin Oxide)와 같은 투명한 도전성 재료로 이루어진다. 한편, 상기 유지전극쌍은 전기적 저항성이 낮은 금속성 소재의 전극으로 구성되는 것이 바람직하다. 왜냐하면, 유지전극쌍은 영상이 투과되는 전면기판이 아닌 배면기판에 형성되므로 광투과성을 고려할 필요가 없기 때문이다. 따라서, 유지전극쌍을 금속성 소재로 구성하면 종래기술에서 사용된 것과 같은 별도의 버스전극이 불필요하다. The address electrodes 111 are mainly made of a transparent conductive material such as indium tin oxide (ITO) to transmit visible light. On the other hand, the sustain electrode pair is preferably composed of a metal material of low electrical resistance. This is because the sustain electrode pair is formed on the rear substrate rather than the front substrate through which the image is transmitted, so it is not necessary to consider the light transmittance. Therefore, if the sustain electrode pair is made of a metallic material, a separate bus electrode as used in the prior art is unnecessary.

한편, 하측유전체층(123)의 일부는 식각되어 제거됨으로써 배면기판(120)과 그 적층물로 이루어진 하판은 릿지(ridge) 구조를 지니게 된다. 식각되는 형태는 반드시 하측유전체층을 수직하게 식각할 필요는 없으나 하측유전체층중 식각되지 않은 면이 식각된 부분에 비하여 상대적으로 돌출하게 되면서 릿지 형상을 이루는 것으로 충분하다. 구체적으로 설명하면, 쌍을 이루는 유지전극들(121a, 121b) 사이에서 충진되어 있는 하측유전체층(123)의 일부가 식각되어 제거됨으로써 유전체층이 제거된 부분에는 배면기판(120)의 상측 표면이 노출되도록 갭(130)이 형성된다.On the other hand, a portion of the lower dielectric layer 123 is etched and removed so that the lower plate made of the back substrate 120 and the laminate has a ridge structure. The etched form does not necessarily need to etch the lower dielectric layer vertically, but it is sufficient to form a ridge shape as the unetched surface of the lower dielectric layer protrudes relatively to the etched portion. Specifically, a portion of the lower dielectric layer 123 filled between the pair of sustain electrodes 121a and 121b is etched and removed to expose the upper surface of the back substrate 120 to the portion where the dielectric layer is removed. The gap 130 is formed.

이러한 갭(130)이 형성됨으로써 배면기판(120)의 상측 표면 중 하측유전체층 (123)이 제거된 부분에는 각각 적, 청, 녹색의 형광체층(115)이 도포되어지게 된다. 특히, 형광체층(115)이 도포되는 별도의 구간으로서 갭(130)에 노출된 배면기판(120)의 상측 표면은 오목한 홈(132)으로 형성되는데 그 형상은 정방형의 홈 형상인 것이 바람직하다. As the gap 130 is formed, red, blue, and green phosphor layers 115 are applied to portions of the upper surface of the rear substrate 120 from which the lower dielectric layer 123 is removed. In particular, the upper surface of the back substrate 120 exposed to the gap 130 is formed as a concave groove 132 as a separate section in which the phosphor layer 115 is applied, and the shape is preferably a square groove shape.

상기 홈(132)은 방전셀의 구간 내부에 대응되는 위치에 놓이는 것이 바람직하다. 또한, 상기 홈(132)의 내부에는 형광체층(115)이 도포되므로 소정의 두께로 형광체층이 도포될 수 있을 정도의 깊이로 홈이 형성되어야 한다. The groove 132 is preferably placed at a position corresponding to the inside of the section of the discharge cell. In addition, since the phosphor layer 115 is coated inside the groove 132, the groove should be formed to a depth enough to apply the phosphor layer to a predetermined thickness.

뿐만 아니라 형광체층이 홈 내부의 바닥면과 측면에 모두 도포되었을 때에 홈 내부의 측면에 도포되는 형광체층도 소정의 높이를 형성할 수 있을 정도로 홈의 크기가 설정되는 것이 바람직하다. 나아가, 홈(132)의 내부 바닥면 뿐만 아니라 홈의 내부 측면에도 형광체층(115)이 일체로 형성되는 것이 바람직하다.In addition, when the phosphor layer is applied to both the bottom surface and the side surface of the groove, it is preferable that the size of the groove is set so that the phosphor layer applied to the side surface of the groove can also form a predetermined height. Further, it is preferable that the phosphor layer 115 is integrally formed not only on the inner bottom surface of the groove 132 but also on the inner side surface of the groove.

한편, 하측 유전체층(123)은 보호층(124)에 의해 덮이게 되는데, 하측유전체층(123)이 식각되어 제거된 갭(130)에서는 하측유전체층(123)의 일부 표면이 노출될 수 있으므로 하측유전체층(123) 중 갭에서 노출된 표면, 즉 식각되어 제거되어 나간 하측유전체층의 표면에도 보호층(124)이 형성된다. 상기 보호층(124)은 플라즈마 입자의 스퍼터링에 의한 하측유전체층(123)의 손상을 방지하고, 2차 전자를 방출하여 방전전압과 유지전압을 낮추어 주는 역할을 하는 것으로, 일반적으로 산화마그네슘(MgO)으로 이루어진다.On the other hand, the lower dielectric layer 123 is covered by the protective layer 124, a portion of the lower dielectric layer 123 may be exposed in the gap 130, the lower dielectric layer 123 is removed by etching the lower dielectric layer ( A protective layer 124 is also formed on the surface exposed in the gap, that is, the surface of the lower dielectric layer etched away. The protective layer 124 prevents damage to the lower dielectric layer 123 due to the sputtering of plasma particles and lowers the discharge voltage and the sustain voltage by emitting secondary electrons. In general, magnesium oxide (MgO) Is done.

격벽(113)으로 둘러싸여서 갭(130)에 이르는 구간이 모두 방전 공간이 되며, 이러한 방전 공간에는 Xe, Ne 또는 그 혼합물로 이루어진 방전가스가 주입된다.Surrounded by the partition wall 113 to reach the gap 130 is all the discharge space, the discharge gas made of Xe, Ne or a mixture thereof is injected into the discharge space.

한편, 전면기판의 저면에 형성된 어드레스 전극은 유지전극과는 달리 단순한 스트라이프 형상이 아니다. 이에 대하여 자세히 설명하면, 어드레스 전극(111)은 고리형의 링부(111a)와 스트라이프 형상의 어드레스 라인(111b)을 번갈아 구비한 구조를 지니고 있다. 또한 고리형의 링부(111a)의 내측에는 개구(134)가 형성되어 개구(134)에는 상측유전체층(112)이 채워지지 않고 비워져 있을 수도 있다. On the other hand, unlike the sustain electrode, the address electrode formed on the bottom surface of the front substrate is not a simple stripe shape. In detail, the address electrode 111 has a structure in which an annular ring portion 111a and a stripe address line 111b are alternately provided. In addition, an opening 134 may be formed inside the annular ring portion 111a, and the opening 134 may be empty without filling the upper dielectric layer 112.

도 5는 도 4의 I-I'선을 따라서 본 단면의 투과도이다. 따라서, 도 5에서는 하나의 방전셀에 대해서만 그 상부에서 바라본 투과도이다. FIG. 5 is a transmission of a cross section taken along line II ′ of FIG. 4. Therefore, in FIG. 5, only one discharge cell is seen from above.

도 5를 참조하면, 격벽(113)으로 둘러싸인 방전공간에서 나란하게 연장되어 쌍을 이루는 복수개의 유지전극들(121a, 121b)이 형성되어 있다. 유지전극들(121a, 121b)의 사이에는 갭(130 : 도 4)이 형성되고 갭에 노출된 배면기판의 상면에 형성된 홈(132 : 도 4) 내부에 형광체층(115)이 도포되어 있는 구조이다.Referring to FIG. 5, a plurality of pairs of sustain electrodes 121a and 121b are formed to extend in parallel in a discharge space surrounded by the partition wall 113. A gap 130 (FIG. 4) is formed between the sustain electrodes 121a and 121b, and the phosphor layer 115 is coated inside the groove 132 (FIG. 4) formed on the upper surface of the back substrate exposed to the gap. to be.

형광체층(115)은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색발광 서브픽셀에 형성된 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색발광 서브픽셀에 형성된 형광체층은 Zn2SiO4:Mn, YBO3:Tb 등과 같은 형광체를 포함하며, 청색발광 서브픽셀에 형성된 형광체층은 BAM:Eu 등과 같은 형광체를 포함하는 것이 바람직하다. The phosphor layer 115 has a component for generating visible light by receiving ultraviolet rays. The phosphor layer formed on the red light emitting subpixel includes phosphors such as Y (V, P) O4: Eu, and is formed on the green light emitting subpixel. The phosphor layer includes phosphors such as Zn 2 SiO 4: Mn, YBO 3: Tb, and the phosphor layer formed on the blue light emitting subpixel preferably includes phosphors such as BAM: Eu.

도 6은 도 4의 II-II' 선을 따라 절개한 단면의 투시도로서, 어드레스 전극의 형상이 도시된다. FIG. 6 is a perspective view of a cross section taken along the line II-II ′ of FIG. 4, showing the shape of the address electrode.

도 6을 참조하면, 어드레스 전극(111)은 스트라이프 형태의 어드레스 라인(111b)과 이러한 어드레스 라인에 연결되는 고리형상의 링부(111a)를 구비하며, 링 부(111a)와 어드레스 라인(111b)은 번갈아 반복되어 형성된다. 상기 링부(111a)는 격벽(113)으로 구획된 방전셀의 내부에서 최대한 어드레스 전극(111)의 어드레스 라인(111b)이 방전셀과 오버랩되지 않도록 격벽의 테두리에 대응되면서 방전셀 내부에서의 어드레스 방전 성능은 저하하지 않도록 형성되는 것이 바람직하다. Referring to FIG. 6, the address electrode 111 includes a stripe-shaped address line 111b and a ring-shaped ring portion 111a connected to the address line, and the ring portion 111a and the address line 111b may be formed. Alternatingly formed. The ring portion 111a corresponds to the edge of the partition wall so that the address line 111b of the address electrode 111 is not overlapped with the discharge cell as much as possible within the discharge cell partitioned by the partition wall 113. It is preferable to form so that performance may not fall.

도 6에서, 어드레스 전극(111)의 링부(111a)는 격벽과 유사한 사각형 형상의 고리모양인데 반드시 이에 한정되는 것은 아니며, 상기 링부(111a)는 방전셀에 대응하는 위치에서 가시광선의 진로를 가로막지 않는 형상이라면 어떠한 형상도 가능하다. In FIG. 6, the ring portion 111a of the address electrode 111 has a rectangular ring shape similar to a partition wall, but is not necessarily limited thereto. The ring portion 111a may not block the path of visible light at a position corresponding to the discharge cell. Any shape can be used as long as it is not.

또한, 고리형 링부(111a)의 내측에는 비어있는 개구(134)가 형성되며 개구를 통하여 가시광선이 투과하게 된다. 이러한 어드레스 전극(111)은 방전셀과 대응되는 구간마다 링부(111a)를 구비하여 각각의 링부와 링부 사이의 구간에서는 스트라이프 형태의 어드레스 라인(111b)을 구비한다. In addition, an empty opening 134 is formed inside the annular ring portion 111a and visible light is transmitted through the opening. The address electrode 111 has a ring portion 111a in each section corresponding to the discharge cell, and has a stripe-shaped address line 111b in the section between the ring portion and the ring portion.

여기서, 전면기판에 형성된 어드레스 전극(111)의 링부(111a)의 내부, 즉 고리형상의 내측(130)과 대응되는 위치에 정렬된 상측 유전체층(112)은 식각되어 제거되지 않아도 된다. 그러나, 광투과성을 위하여 상측유전체층(112)은 광투과성이 우수한 재료로 형성되는 것이 바람직하다. Here, the upper dielectric layer 112 aligned at a position corresponding to the inside of the ring portion 111a of the address electrode 111 formed on the front substrate, that is, the annular inner side 130 may not be etched and removed. However, the upper dielectric layer 112 is preferably formed of a material having excellent light transmittance for light transmittance.

상기와 같은 구성을 갖는 본 발명의 바람직한 일실시예에 따른 플라즈마 디스플레이 패널에 있어서는, 어드레스전극(111)과 유지전극들(121a, 121b) 중 어느 하나의 전극인 Y전극 간에 어드레스전압이 인가됨으로써 어드레스방전이 일어나고, 이 어드레스방전의 결과로 다수의 방전셀중에서 유지방전이 일어날 방전셀이 선택 된다. In the plasma display panel according to the preferred embodiment of the present invention, the address voltage is applied between the address electrode 111 and the Y electrode which is one of the sustain electrodes 121a and 121b. A discharge occurs, and as a result of this address discharge, a discharge cell in which sustain discharge is to be selected from among a plurality of discharge cells is selected.

그 후 상기 선택된 방전셀의 Y전극과 유지전극쌍중 나머지 하나인 X전극 사이에 교류인 유지방전전압이 인가되면, X전극과 Y전극 간에 유지방전이 일어난다. 이 유지방전에 의하여 여기된 방전가스의 에너지 준위가 낮아지면서 자외선이 방출된다. 그리고 이 자외선이 방전셀의 갭(130) 내부에 형성된 홈(132)의 내부에 도포된 형광체층(115)을 여기시키는데, 이러한 여기된 형광체층(115)의 에너지준위가 낮아지면서 가시광이 방출되게 되고, 이와 같은 과정으로 방출된 가시광이 화상을 구성하게 된다.Thereafter, when a sustain discharge voltage, which is an alternating current, is applied between the Y electrode and the other X electrode of the sustain electrode pair of the selected discharge cell, sustain discharge occurs between the X electrode and the Y electrode. Ultraviolet rays are emitted while the energy level of the discharged gas excited by this sustain discharge is lowered. The ultraviolet rays excite the phosphor layer 115 applied to the inside of the groove 132 formed in the gap 130 of the discharge cell. The energy level of the excited phosphor layer 115 is lowered so that visible light is emitted. Then, the visible light emitted by this process constitutes an image.

한편, 도 7 및 도 8은 본 발명의 바람직한 제 2 실시예에 따른 플라즈마 디스플레이 패널이 도시된다. 도 7은 본 발명의 바람직한 제 2 실시예에 따른 플라즈마 디스플레이 패널의 분리 사시도이며, 도 8은 도 7의 플라즈마 디스플레이 패널의 분해 단면도이다. 도 8에서는 플라즈마 디스플레이 패널의 내부 구조를 보다 알기 쉽게 보여주기 위해 도 7에 도시된 플라즈마 디스플레이 패널을 비스듬하게 우측에서 바라본 단면도가 도시되고 있다. 도 7에서는 설명의 편의를 위하여 전면기판의 일부가 절개된 상태로 도시되어 있다. 또한, 도 7 및 도 8에서는, 설명의 편의를 위하여 제 1 실시예의 플라즈마 디스플레이 패널을 이루는 구성요소와 동일한 구성요소에는 동일한 도면부호를 사용하였다. 7 and 8 illustrate a plasma display panel according to a second preferred embodiment of the present invention. 7 is an exploded perspective view of a plasma display panel according to a second exemplary embodiment of the present invention, and FIG. 8 is an exploded cross-sectional view of the plasma display panel of FIG. 7. FIG. 8 is a cross-sectional view of the plasma display panel shown in FIG. 7 viewed obliquely from the right side to more clearly show the internal structure of the plasma display panel. In FIG. 7, a portion of the front substrate is cut away for convenience of description. 7 and 8, the same reference numerals are used for the same components as those constituting the plasma display panel of the first embodiment.

도 7 및 도 8을 함께 참고하면, 본 발명의 바람직한 제 2 실시예에 따른 플라즈마 디스플레이 패널은, 전면기판(110)과, 상기 전면기판(110)의 하면에서 소정의 형상으로 형성되는 복수의 어드레스 전극(111)과, 상기 전면기판(110)의 하면에 서 상기 어드레스 전극(111)을 매립하도록 형성되는 상측유전체층(112)을 포함한다. 또한 상기 상측유전체층(112)의 하부에는 방전 공간인 방전셀을 구획하여 방전셀간의 전기적, 광학적 간섭을 방지하는 격벽(113)이 설치된다.Referring to FIGS. 7 and 8, the plasma display panel according to the second exemplary embodiment of the present invention includes a plurality of addresses formed in a predetermined shape on the front substrate 110 and a lower surface of the front substrate 110. An electrode 111 and an upper dielectric layer 112 formed to bury the address electrode 111 on the lower surface of the front substrate 110. In addition, a partition wall 113 is formed below the upper dielectric layer 112 to prevent electrical and optical interference between the discharge cells by dividing the discharge cells as discharge spaces.

한편, 제 1 실시예와는 달리, 상기 격벽(113)에 의해 구획된 상측유전체층(112)의 하면 및 격벽(113)으로 둘러싸인 방전공간에도 형광체층(116)이 도포된다. On the other hand, unlike the first embodiment, the phosphor layer 116 is also applied to the lower surface of the upper dielectric layer 112 partitioned by the partition wall 113 and the discharge space surrounded by the partition wall 113.

상기 격벽(113)의 하방에는 상기 전면기판(110)과 결합되어 방전셀을 형성하는 배면기판(120)과, 상기 배면기판(120)의 상면에 형성되며 상기 어드레스 전극(111)과 교차하도록 소정각도를 이루면서 스트라이프 형태로 이루어진 유지전극들(121a, 121b)이 쌍을 이루며 형성되어 있다. 따라서, 하나의 방전셀에는 두 개의 유지전극이 쌍을 이루며 통과하여 연장되도록 배치되게 된다. The rear substrate 120 is coupled to the front substrate 110 to form a discharge cell below the barrier rib 113, and is formed on an upper surface of the rear substrate 120 so as to intersect the address electrode 111. At an angle, the sustain electrodes 121a and 121b having a stripe shape are formed in pairs. Therefore, two sustain electrodes are disposed in pair to extend through the discharge cells.

상기 어드레스 전극들(111)은 가시광이 투과될 수 있도록 주로 ITO(Indium Tin Oxide)와 같은 투명한 도전성 재료로 이루어진다. 한편, 상기 유지전극쌍은 전기적 저항성이 낮은 금속성 소재의 전극으로 구성되는 것이 바람직하다. 왜냐하면, 유지전극쌍은 영상이 투과되는 전면기판이 아닌 배면기판에 형성되므로 광투과성을 고려할 필요가 없기 때문이다. 따라서, 유지전극쌍을 금속성 소재로 구성하면 종래기술에서 사용된 것과 같은 별도의 버스전극이 불필요하다. The address electrodes 111 are mainly made of a transparent conductive material such as indium tin oxide (ITO) to transmit visible light. On the other hand, the sustain electrode pair is preferably composed of a metal material of low electrical resistance. This is because the sustain electrode pair is formed on the rear substrate rather than the front substrate through which the image is transmitted, so it is not necessary to consider the light transmittance. Therefore, if the sustain electrode pair is made of a metallic material, a separate bus electrode as used in the prior art is unnecessary.

한편, 하측유전체층(123)의 일부는 식각되어 제거됨으로써 배면기판(120)과 그 적층물로 이루어진 하판은 릿지(ridge) 구조를 지니게 된다. 식각되는 형태는 반드시 하측유전체층을 수직하게 식각할 필요는 없으나 하측유전체층중 식각되지 않은 면이 식각된 부분에 비하여 상대적으로 돌출하게 되면서 릿지 형상을 이루는 것으로 충분하다. 구체적으로 설명하면, 쌍을 이루는 유지전극들(121a, 121b) 사이에서 충진되어 있는 하측유전체층(123)의 일부가 식각되어 제거됨으로써 유전체층이 제거된 부분에는 배면기판(120)의 상측 표면이 노출되도록 갭(130)이 형성된다.On the other hand, a portion of the lower dielectric layer 123 is etched and removed so that the lower plate made of the back substrate 120 and the laminate has a ridge structure. The etched form does not necessarily need to etch the lower dielectric layer vertically, but it is sufficient to form a ridge shape as the unetched surface of the lower dielectric layer protrudes relatively to the etched portion. Specifically, a portion of the lower dielectric layer 123 filled between the pair of sustain electrodes 121a and 121b is etched and removed to expose the upper surface of the back substrate 120 to the portion where the dielectric layer is removed. The gap 130 is formed.

이러한 갭(130)이 형성됨으로써 배면기판(120)의 상측 표면 중 하측유전체층(123)이 제거된 부분에는 각각 적, 청, 녹색의 형광체층(115)이 도포되어지게 된다. 특히, 하판에 형광체층이 도포되는 별도의 구간으로서 갭(130)에 노출된 배면기판(120)의 상측 표면은 오목한 홈(132)으로 형성되는데 그 형상은 정방형의 홈 형상인 것이 바람직하다. Since the gap 130 is formed, red, blue, and green phosphor layers 115 are applied to portions of the upper surface of the rear substrate 120 from which the lower dielectric layer 123 is removed. In particular, the upper surface of the back substrate 120 exposed to the gap 130 as a separate section in which the phosphor layer is applied to the lower plate is formed as a concave groove 132, the shape is preferably a square groove shape.

상기 홈(132)은 방전셀의 구간 내부에 대응되는 위치에 놓이는 것이 바람직하다. 또한, 상기 홈(132)의 내부에는 형광체층(115)이 도포되므로 소정의 두께로 형광체층이 도포될 수 있을 정도의 깊이로 홈이 형성되어야 한다. The groove 132 is preferably placed at a position corresponding to the inside of the section of the discharge cell. In addition, since the phosphor layer 115 is coated inside the groove 132, the groove should be formed to a depth enough to apply the phosphor layer to a predetermined thickness.

뿐만 아니라 형광체층이 홈 내부의 바닥면과 측면에 모두 도포되었을때에 홈 내부의 측면에 도포되는 형광체층도 소정의 높이를 형성할 수 있을 정도로 홈의 크기가 설정되는 것이 바람직하다. 나아가, 홈(132)의 내부 바닥면 뿐만 아니라 홈의 내부 측면에도 형광체층(115)이 일체로 형성되는 것이 바람직하다.In addition, when the phosphor layer is applied to both the bottom surface and the side of the inside of the groove, it is preferable that the size of the groove is set so that the phosphor layer applied to the side of the inside of the groove can also form a predetermined height. Further, it is preferable that the phosphor layer 115 is integrally formed not only on the inner bottom surface of the groove 132 but also on the inner side surface of the groove.

한편, 하측 유전체층(123)은 보호층(124)에 의해 덮이게 되는데, 하측유전체층(123)이 식각되어 제거된 갭(130)에서는 하측유전체층(123)의 일부 표면이 노출될 수 있으므로 하측유전체층(123) 중 갭에서 노출된 표면, 즉 식각되어 제거되어 나간 하측유전체층의 표면에도 보호층(124)이 형성된다. 상기 보호층(124)은 플라 즈마 입자의 스퍼터링에 의한 하측유전체층(123)의 손상을 방지하고, 2차 전자를 방출하여 방전전압과 유지전압을 낮추어 주는 역할을 하는 것으로, 일반적으로 산화마그네슘(MgO)으로 이루어진다.On the other hand, the lower dielectric layer 123 is covered by the protective layer 124, a portion of the lower dielectric layer 123 may be exposed in the gap 130, the lower dielectric layer 123 is removed by etching the lower dielectric layer ( A protective layer 124 is also formed on the surface exposed in the gap, that is, the surface of the lower dielectric layer etched away. The protective layer 124 serves to prevent damage to the lower dielectric layer 123 due to the sputtering of plasma particles, and to discharge secondary electrons to lower the discharge voltage and the sustain voltage. In general, magnesium oxide (MgO) )

격벽(113)으로 둘러싸여서 갭(130)에 이르는 구간이 모두 방전 공간이 되며, 이러한 방전 공간에는 Xe, Ne 또는 그 혼합물로 이루어진 방전가스가 주입된다.Surrounded by the partition wall 113 to reach the gap 130 is all the discharge space, the discharge gas made of Xe, Ne or a mixture thereof is injected into the discharge space.

한편, 전면기판의 저면에 형성된 어드레스 전극은 유지전극과는 달리 단순한 스트라이프 형상이 아니다. 이에 대하여 자세히 설명하면, 어드레스 전극(111)은 고리형의 링부(111a)와 스트라이프 형상의 어드레스 라인(111b)을 번갈아 구비한 구조를 지니고 있다. 또한 고리형의 링부(111a)의 내측에는 개구(134)가 형성되어 개구(134)에는 상측유전체층(112)이 채워지지 않고 비워져 있을 수도 있다. On the other hand, unlike the sustain electrode, the address electrode formed on the bottom surface of the front substrate is not a simple stripe shape. In detail, the address electrode 111 has a structure in which an annular ring portion 111a and a stripe address line 111b are alternately provided. In addition, an opening 134 may be formed inside the annular ring portion 111a, and the opening 134 may be empty without filling the upper dielectric layer 112.

제 1 실시예에 설명한 바와 마찬가지로, 도 8의 III-III'선을 따라서 본 단면의 투사도가 도 5에 도시된다. 따라서, 도 5에서는 하나의 방전셀에 대해서만 그 상부에서 바라본 투사도이다. As described in the first embodiment, a projection view of the cross section taken along the line III-III 'of FIG. 8 is shown in FIG. Therefore, in FIG. 5, only one discharge cell is the projection view seen from the top.

다시, 도 5를 참조하면, 격벽(113)으로 둘러싸인 방전공간에서 나란하게 연장되어 쌍을 이루는 복수개의 유지전극들(121a, 121b)이 형성되어 있다. 유지전극들(121a, 121b)의 사이에는 갭(130 : 도 8)이 형성되고 갭에 노출된 배면기판의 상면에 형성된 홈(132 : 도 8) 내부에 형광체층(115)이 도포되어 있는 구조이다.Referring again to FIG. 5, a plurality of sustain electrodes 121a and 121b extending in parallel in a discharge space surrounded by the partition wall 113 are formed. The gap 130 is formed between the sustain electrodes 121a and 121b and the phosphor layer 115 is coated inside the groove 132 formed on the upper surface of the rear substrate exposed to the gap. to be.

형광체층(115)은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색발광 서브픽셀에 형성된 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색발광 서브픽셀에 형성된 형광체층은 Zn2SiO4:Mn, YBO3:Tb 등과 같은 형광체를 포 함하며, 청색발광 서브픽셀에 형성된 형광체층은 BAM:Eu 등과 같은 형광체를 포함하는 것이 바람직하다. The phosphor layer 115 has a component for generating visible light by receiving ultraviolet rays. The phosphor layer formed on the red light emitting subpixel includes phosphors such as Y (V, P) O4: Eu, and is formed on the green light emitting subpixel. The phosphor layer includes phosphors such as Zn 2 SiO 4: Mn, YBO 3: Tb, and the phosphor layer formed on the blue light emitting subpixel preferably includes phosphors such as BAM: Eu.

도 8의 IV-IV' 선을 따라 절개한 단면의 투시도가 도 6에 도시되는데, 어드레스 전극의 형상이 도시된다. A perspective view of a cross section taken along the line IV-IV 'of FIG. 8 is shown in FIG. 6, showing the shape of the address electrode.

도 6을 참조하면, 어드레스 전극(111)은 스트라이프 형태의 어드레스 라인(111b)과 이러한 어드레스 라인에 연결되는 고리형상의 링부(111a)를 구비하며, 링부(111a)와 어드레스 라인(111b)은 번갈아 반복되어 형성된다. 상기 링부(111a)는 격벽(113)으로 구획된 방전셀의 내부에서 최대한 어드레스 전극(111)의 어드레스 라인(111b)이 방전셀과 오버랩되지 않도록 격벽의 테두리에 대응되면서 방전셀 내부에서의 어드레스 방전 성능은 저하하지 않도록 형성되는 것이 바람직하다. Referring to FIG. 6, the address electrode 111 includes a stripe-shaped address line 111b and an annular ring portion 111a connected to the address line, and the ring portion 111a and the address line 111b alternately. It is formed repeatedly. The ring portion 111a corresponds to the edge of the partition wall so that the address line 111b of the address electrode 111 is not overlapped with the discharge cell as much as possible within the discharge cell partitioned by the partition wall 113. It is preferable to form so that performance may not fall.

도 6에서, 어드레스 전극(111)의 링부(111a)는 격벽과 유사한 사각형 형상의 고리모양인데 반드시 이에 한정되는 것은 아니며, 상기 링부(111a)는 방전셀에 대응하는 위치에서 가시광선의 진로를 가로막지 않는 형상이라면 어떠한 형상도 가능하다. In FIG. 6, the ring portion 111a of the address electrode 111 has a rectangular ring shape similar to a partition wall, but is not necessarily limited thereto. The ring portion 111a may not block the path of visible light at a position corresponding to the discharge cell. Any shape can be used as long as it is not.

또한, 고리형 링부(111a)의 내측에는 비어있는 개구(134)가 형성되며 개구를 통하여 가시광선이 투과하게 된다. 이러한 어드레스 전극(111)은 방전셀과 대응되는 구간마다 링부(111a)를 구비하여 각각의 링부와 링부 사이의 구간에서는 스트라이프 형태의 어드레스 라인(111b)을 구비한다. In addition, an empty opening 134 is formed inside the annular ring portion 111a and visible light is transmitted through the opening. The address electrode 111 has a ring portion 111a in each section corresponding to the discharge cell, and has a stripe-shaped address line 111b in the section between the ring portion and the ring portion.

여기서, 전면기판에 형성된 어드레스 전극(111)의 링부(111a)의 내부, 즉 고리형상의 내측(130)과 대응되는 위치에 정렬된 상측 유전체층(112)은 식각되어 제 거되지 않아도 된다. 그러나, 광투과성을 위하여 상측유전체층(112)은 광투과성이 우수한 재료로 형성되는 것이 바람직하다. Here, the upper dielectric layer 112 aligned at a position corresponding to the inside of the ring portion 111a of the address electrode 111 formed on the front substrate, that is, the annular inner side 130 may not be etched and removed. However, the upper dielectric layer 112 is preferably formed of a material having excellent light transmittance for light transmittance.

전술한 본 발명의 바람직한 제 2 실시예에 따른 플라즈마 디스플레이 패널에서는 제 1 실시예와 달리 형광체층이 홈(132)의 내부에만 형성되는 것이 아니라, 전면기판에서 격벽(113)에 의해 구획된 방전공간에도 형성되어, 형광체층이 도포되는 면적이 증가되도록 구성된다. In the plasma display panel according to the second embodiment of the present invention described above, unlike the first embodiment, the phosphor layer is not formed only in the groove 132, but the discharge space partitioned by the partition wall 113 on the front substrate. It is also formed so that the area on which the phosphor layer is applied is increased.

본 발명에 따른 바람직한 실시예와 같은 상기 구조의 플라즈마 디스플레이 패널은 다음과 같은 효과를 나타낸다. The plasma display panel having the above structure as a preferred embodiment according to the present invention has the following effects.

첫째, 릿지 구조의 플라즈마 디스플레이 패널에서 유지전극쌍이 배면기판에 배치되므로 유지전극쌍을 전지전도성이 우수한 재료로 형성할 수 있다,First, since the sustain electrode pair is disposed on the rear substrate in the plasma display panel having a ridge structure, the sustain electrode pair can be formed of a material having excellent battery conductivity.

둘째, 상판에 형성되는 어드레스 전극에서 방전셀 구간에 대응되는 위치에는 고리형상의 링부가 형성되어 휘도가 향상된다. Second, an annular ring portion is formed at a position corresponding to the discharge cell section in the address electrode formed on the upper plate, thereby improving luminance.

셋째, 형광체층이 배면기판에 형성된 홈의 내부와 전면기판의 격벽에 의해 구획된 방전공간에 동시에 형성되는 경우, 형광체층이 도포될 수 있는 선택적 표면적이 증가되므로 추가적으로 형광체층을 형성하는 것이 가능하다.Third, when the phosphor layer is formed at the same time in the discharge space partitioned by the inside of the groove formed in the rear substrate and the partition of the front substrate, it is possible to further form the phosphor layer because the selective surface area to which the phosphor layer can be applied is increased. .

넷째, 상판과 하판 중 어느 한 곳에만 형광체가 도포된 플라즈마 디스플레이 패널에 비하여 같은 전류 및 전력 조건하에서 휘도가 증가되고 이와 함께 효율도 증가된다. Fourth, as compared with the plasma display panel in which only one of the upper and lower plates is coated with phosphor, the luminance is increased under the same current and power conditions, and the efficiency is also increased.

다섯째, 유지전극 사이에 형성된 갭을 통해 면방전이 일어나므로 방전 전압을 낮출 수 있다. Fifth, since the surface discharge occurs through the gap formed between the sustain electrodes, the discharge voltage can be lowered.                     

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (9)

배면기판;Back substrate; 상기 배면기판의 상측에 배치되는 유지전극쌍들;Sustain electrode pairs disposed above the rear substrate; 상기 유지전극쌍들을 덮고 있는 하측유전체층;A lower dielectric layer covering the sustain electrode pairs; 상기 하측유전체층을 덮고 있는 보호층;A protective layer covering the lower dielectric layer; 상기 배면기판과 평행하게 배치된 전면기판; A front substrate disposed in parallel with the rear substrate; 상기 전면기판의 하측에 배치되고 상기 유지전극쌍과 교차하도록 연장된 소정의 형상의 어드레스전극들;Address electrodes having a predetermined shape disposed under the front substrate and extending to cross the sustain electrode pair; 상기 어드레스전극들을 덮는 상측유전체층; 및An upper dielectric layer covering the address electrodes; And 상기 상측유전체층의 하측에 형성되어 방전셀을 구획하는 다수의 격벽;을 포함하며,And a plurality of partition walls formed under the upper dielectric layer to partition discharge cells. 상기 방전셀 구간의 유지전극쌍 사이에는 하측유전체층이 식각된 갭이 형성되어 배면기판의 상면의 상기 갭에 형광체층이 도포된 것을 특징으로 하는 플라즈마 디스플레이 패널.And a gap in which a lower dielectric layer is etched between the sustain electrode pairs of the discharge cell section, and a phosphor layer is coated on the gap on the upper surface of the rear substrate. 제 1 항에 있어서, The method of claim 1, 어드레스 전극들은 고리형의 링부와 어드레스 라인을 구비하는 것을 특징을 하는 플라즈마 디스플레이 패널.And the address electrodes have an annular ring portion and an address line. 제 2 항에 있어서,The method of claim 2, 상기 링부는 방전셀에 대응하는 위치에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the ring portion is formed at a position corresponding to the discharge cell. 제 3 항에 있어서, The method of claim 3, wherein 상기 고리형 링부의 내측은 비어있는 것을 특징으로 하는 플라즈마 디스플레이 패널.And an inner side of the annular ring portion is empty. 제 4 항에 있어서, The method of claim 4, wherein 갭에 형성된 상기 형광체층은 하측유전체층이 식각되어 상기 배면기판의 상면의 노출된 표면에 도포되는 것을 특징으로 하는 플라즈마 디스플레이 패널. The phosphor layer formed in the gap is a plasma display panel, characterized in that the lower dielectric layer is etched and applied to the exposed surface of the upper surface of the back substrate. 제 5 항에 있어서, The method of claim 5, wherein 상기 배면기판의 상면의 노출된 표면에는 형광체를 도포하기 위한 홈이 추가로 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a groove for applying a phosphor is further formed on the exposed surface of the top surface of the back substrate. 제 6 항에 있어서,The method of claim 6, 상기 홈은 상기 방전셀의 구간 내부에 위치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the groove is located inside a section of the discharge cell. 제 7 항에 있어서, The method of claim 7, wherein 상기 형광체층은 상기 홈 내부에 도포되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the phosphor layer is coated inside the groove. 삭제delete
KR1020040096161A 2004-11-23 2004-11-23 Plasma Display Panel KR100615288B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040096161A KR100615288B1 (en) 2004-11-23 2004-11-23 Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040096161A KR100615288B1 (en) 2004-11-23 2004-11-23 Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20060057100A KR20060057100A (en) 2006-05-26
KR100615288B1 true KR100615288B1 (en) 2006-08-25

Family

ID=37152577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040096161A KR100615288B1 (en) 2004-11-23 2004-11-23 Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100615288B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683775B1 (en) * 2005-05-16 2007-02-20 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR20060057100A (en) 2006-05-26

Similar Documents

Publication Publication Date Title
KR20020026040A (en) Substrate and PDP utilizing the same
KR20050099242A (en) Plasma display panel
KR100615288B1 (en) Plasma Display Panel
KR100615289B1 (en) Plasma display panel
KR100768187B1 (en) Plasma Display Panel
KR100927618B1 (en) Plasma display panel
KR100751369B1 (en) Plasma display panel
KR100730116B1 (en) Plasma Display Panel
KR100670262B1 (en) Plasma display panel
KR100759549B1 (en) Plasma Display Panel
KR100927615B1 (en) Plasma display panel
KR100696476B1 (en) Plasma display panel
KR100670298B1 (en) Plasma display panel
KR100670299B1 (en) Plasma Display Panel
KR100592314B1 (en) Plasma display panel
KR100777730B1 (en) Plasma display panel
KR100647596B1 (en) Plasma display panel
KR20060036765A (en) Plasma display panel
KR100846604B1 (en) Plasma display panel
KR100852120B1 (en) Plasma display panel
KR100683782B1 (en) Plasma display panel
KR100626028B1 (en) Plasma display panel
KR100647601B1 (en) Plasma display panel
KR100659074B1 (en) Plasma display panel
KR20080071325A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee