[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100603370B1 - Driving method of plasma display panel - Google Patents

Driving method of plasma display panel Download PDF

Info

Publication number
KR100603370B1
KR100603370B1 KR1020040075093A KR20040075093A KR100603370B1 KR 100603370 B1 KR100603370 B1 KR 100603370B1 KR 1020040075093 A KR1020040075093 A KR 1020040075093A KR 20040075093 A KR20040075093 A KR 20040075093A KR 100603370 B1 KR100603370 B1 KR 100603370B1
Authority
KR
South Korea
Prior art keywords
electrode lines
voltage
address
pulse
sustain
Prior art date
Application number
KR1020040075093A
Other languages
Korean (ko)
Other versions
KR20060026242A (en
Inventor
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040075093A priority Critical patent/KR100603370B1/en
Publication of KR20060026242A publication Critical patent/KR20060026242A/en
Application granted granted Critical
Publication of KR100603370B1 publication Critical patent/KR100603370B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 형광체 특성에 따라 어드레스 방전특성이 차별화 되지 않도록, 플라즈마 디스플레이 패널을 구동하는 것을 목적으로 한다.An object of the present invention is to drive a plasma display panel so that address discharge characteristics are not differentiated according to phosphor characteristics.

이와 같은 목적을 달성하기 위하여, 본 발명은, 적색, 녹색 및 청색 형광체에 따른 어드레스 전극 라인들과, 어드레스 전극 라인들에 교차하는 주사전극 라인들 및 유지전극 라인들을 구비하는 플라즈마 디스플레이 패널에 대하여, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 서브필드들 각각에서 리셋, 어드레스, 및 유지방전 단계들이 수행되는 플라즈마 디스플레이 패널의 구동 방법에 있어서,In order to achieve the above object, the present invention provides a plasma display panel including address electrode lines corresponding to red, green and blue phosphors, and scan electrode lines and sustain electrode lines intersecting the address electrode lines. A method of driving a plasma display panel in which a unit frame is divided into a plurality of subfields for time division gray scale display, and reset, address, and sustain discharge steps are performed in each of the subfields.

리셋 단계에서, 주사전극 라인들에 제 1 전압에서 상승 램프 신호가 인가된 후, 제 1 전압에서 하강 램프 신호가 인가되고, 하강 램프 신호가 인가되는 동안에, 유지전극 라인들에 제 2 전압이 인가되고,In the reset step, after the rising ramp signal is applied at the first voltage to the scan electrode lines, the falling ramp signal is applied at the first voltage, and the second voltage is applied to the sustain electrode lines while the falling ramp signal is applied. Become,

상승 램프 신호가 인가되는 동안에, 어드레스 전극 라인들 중 적색 및 청색 형광체에 따른 어드레스 전극 라인들에 부극성의 제 3 전압을 갖는 제 1 펄스가 인가되고, 어드레스 전극 라인들 중 녹색 형광체에 따른 어드레스 전극 라인들에 제 3 전압을 갖는 제 2 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.While the rising ramp signal is applied, a first pulse having a negative third voltage is applied to the address electrode lines corresponding to the red and blue phosphors among the address electrode lines, and the address electrode corresponding to the green phosphor among the address electrode lines. A method of driving a plasma display panel is characterized in that a second pulse having a third voltage is applied to lines.

Description

플라즈마 디스플레이 패널의 구동방법{Driving method of plasma display panel}Driving method of plasma display panel {Driving method of plasma display panel}

도 1은 플라즈마 디스플레이 패널의 전극 배치를 간략히 보여주는 도면이다.1 is a view schematically showing an electrode arrangement of a plasma display panel.

도 2는 도 1에 플라즈마 디스플레이 패널 각각의 전극에 인가되는 종래 구동 신호의 일예를 설명하기 위한 타이밍도이다.FIG. 2 is a timing diagram illustrating an example of a conventional driving signal applied to each electrode of the plasma display panel in FIG. 1.

도 3은 본 발명의 플라즈마 디스플레이 패널의 구동방법을 실현하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.3 is Fig. 1 is a block diagram briefly showing a driving device of the plasma display panel for realizing the driving method of the plasma display panel of the present invention.

도 4는 본 발명의 플라즈마 디스플레이 패널의 구동방법으로서, 플라즈마 디스플레이 패널 각각의 전극에 인가되는 구동신호를 설명하기 위한 타이밍도이다.4 is a timing diagram for describing a driving signal applied to an electrode of each plasma display panel as a driving method of the plasma display panel of the present invention.

도 5는 도 4의 구동신호 중 리셋 기간에서의 유지전극과 어드레스 전극에 인가되는 구동신호를 상세히 설명하기 위한 타이밍도이다.FIG. 5 is a timing diagram for describing in detail a driving signal applied to the sustain electrode and the address electrode in the reset period among the driving signals of FIG. 4.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

Ce...방전셀, SF...서브필드,Ce ... discharge cell, SF ... subfield,

PR...리셋 기간, PA...어드레스 기간,PR ... reset period, PA ... address period,

PS...유지방전 기간, Vg...그라운드 전압, PS ... dielectric zone, Vg ... ground voltage,

1...플라즈마 표시 패널, 300...영상처리부,1 ... plasma display panel, 300 ...

302...논리제어부, 304...Y 구동부,302 ... logic control section, 304 ... Y driving section,

306...어드레스 구동부, 308...X 구동부,306 ... address drive, 308 ... X drives,

Vs...제 1 전압 또는 유지방전 전압,Vs ... first voltage or sustain discharge voltage,

Vb...제 2 전압 또는 바이어스 전압, Vset+Vs...상승 최고 전압,Vb ... second voltage or bias voltage, Vset + Vs ... rising maximum voltage,

Vnf...하강 최저 전압, Vn...제 3 전압,Vnf ... lowest falling voltage, Vn ... third voltage,

Vsch...제 4 전압 또는 스캔 하이 전압, Vsch ... 4th voltage or scan high voltage,

Vscl...제 5 전압 또는 스캔 로우 전압.Vscl ... fifth voltage or scan low voltage.

Va...제 6 전압 또는 어드레스 전압,Va ... sixth voltage or address voltage,

400...제 1 펄스, 410...제 2 펄스,400 ... 1st pulse, 410 ... 2nd pulse,

PW1...제 1 펄스의 펄스폭, PW2...제 2 펄스의 펄스폭.PW1 ... pulse width of the first pulse, PW2 ... pulse width of the second pulse.

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로서, 더 상세하게는 형광체 특성에 따라 어드레스 방전특성이 차별화 되지 않도록, 플라즈마 디스플레이 패널을 구동시키는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a driving method of a plasma display panel, and more particularly, to a driving method of a plasma display panel for driving a plasma display panel so that address discharge characteristics are not differentiated according to phosphor characteristics.

도 1은 플라즈마 디스플레이 패널의 전극 배치를 간략히 보여주는 도면이다.1 is a view schematically showing an electrode arrangement of a plasma display panel.

도 1을 참조하여 설명하면, 플라즈마 디스플레이 패널은 전극 구조는 패널의 수평방향에 평행하게 배치되는 주사전극 라인들(Y1, ...,Yn)과 유지전극 라인들(X1, ...,Xn)이 있으며, 상기 주사전극 라인들(Y1, ...,Yn) 및 유지전극 라인들(X1, ...,Xn)에 수직으로 교차하게 배치되는 어드레스 전극 라인들(A1r,... ,Amb) 이 있다. 상기 어드레스 전극 라인들(A1r,... ,Amb)은 플라즈마 디스플레이 패널내부의 형광체에 따라, 적색 형광체에 해당하는 어드레스 전극라인들(A1r,... ,Amr), 녹색 형광체에 해당하는 어드레스 전극 라인들(A1g,... ,Amg) 및 청색 형광체에 해당하는 어드레스 전극 라인들(A1b,... ,Amb)로 구분된다. 상기 주사전극 라인, 유지전극 라인 및 적색, 녹색, 청색 어드레스 전극 라인이 교차하는 부분은 방전셀(Ce)을 구획하며, 상기 방전셀(Ce)은 플라즈마 디스플레이 패널의 한 화소로서의 역할을 한다. 방전셀(Ce)의 공간내에는 적색(R), 녹색(G) 및 청색(B) 형광체와 플라즈마 형성용 가스가 있으며, 상기 주사전극, 유지전극 및 어드레스 전극 각각에 인가되는 전압에 의해, 방전셀(Ce) 내부에 벽전하가 생성된다. 상기 벽전하에 의해 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 방전셀(Ce)들의 형광체가 여기되어 빛이 발생하게 된다.Referring to FIG. 1, in the plasma display panel, the electrode structures of the scan electrode lines Y1,..., Yn and the sustain electrode lines X1,..., Xn are arranged in parallel to the horizontal direction of the panel. ) And address electrode lines A1r, ..., arranged perpendicularly to the scan electrode lines Y1, ..., Yn and sustain electrode lines X1, ..., Xn. Amb) The address electrode lines A1r, ..., Amb are address electrode lines A1r, ..., Amr corresponding to a red phosphor, and address electrodes corresponding to a green phosphor according to a phosphor inside a plasma display panel. Lines A1g, ..., Amg and address electrode lines A1b, ..., Amb corresponding to blue phosphors are divided. A portion where the scan electrode line, the sustain electrode line, and the red, green, and blue address electrode lines cross each other defines a discharge cell Ce, and the discharge cell Ce serves as a pixel of the plasma display panel. There are red (R), green (G), and blue (B) phosphors and a plasma forming gas in the space of the discharge cell Ce, and discharged by voltages applied to the scan electrodes, sustain electrodes, and address electrodes, respectively. Wall charges are generated inside the cell Ce. Plasma is formed from the plasma forming gas by the wall charge, and phosphors of the discharge cells Ce are excited by ultraviolet radiation from the plasma to generate light.

도 2는 도 1에 플라즈마 디스플레이 패널의 각각의 전극에 인가되는 종래 구동 신호의 일예를 설명하기 위한 타이밍도이다.FIG. 2 is a timing diagram illustrating an example of a conventional driving signal applied to each electrode of the plasma display panel in FIG. 1.

플라즈마 디스플레이 패널(1)의 구동방법으로, 주로 사용되는 어드레스-디스플레이 분리 구동방법이 미국특허 제 5541618호에 개시되어 있다. 즉, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정개수 예컨대 8개의 서브필드들로 분할될 수 있으며, 각 서브필드는 리셋 구간과, 어드레스 구간 및, 유지방전 구간으로 분할된다.As a driving method of the plasma display panel 1, an address-display separation driving method which is mainly used is disclosed in US Pat. No. 5,541,618. That is, the unit frame may be divided into a predetermined number, for example, eight subfields to realize time division gray scale display, and each subfield is divided into a reset period, an address period, and a sustain discharge period.

도 1 및 도 2를 참조하여 설명하면, 한 서브필드(SF)는 리셋 기간(PR), 어드레스 기간(PA) 및 유지방전 기간(PS)을 구비하고, 어드레스전극(A), 유지전극(X) 및 주사전극(Y1~Yn)에 각각 구동신호가 인가된다.Referring to FIGS. 1 and 2, one subfield SF includes a reset period PR, an address period PA, and a sustain discharge period PS, and includes an address electrode A and a sustain electrode X. FIG. ) And scan electrodes Y1 to Yn, respectively.

먼저 리셋 기간(PR)은 모든 주사 전극 라인들(Y1, ... , Yn)에 대해 리셋펄스를 인가하여, 초기화 방전을 수행함으로써, 전체 방전셀(Ce)의 벽전하 상태를 초기화한다. 어드레스 기간(PA)에 들어가기 전에 리셋 기간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. First, the reset period PR initializes the wall charge state of all the discharge cells Ce by applying reset pulses to all the scan electrode lines Y1,..., And Yn and performing initialization discharge. The reset period PR is carried out before entering the address period PA, which is carried out over the entire screen, thus making it possible to create a fairly even and evenly distributed wall charge arrangement.

다음에, 어드레스 기간(PA)에는, 켜져야 할 셀을 선택하기 위해, 유지전극(X)에 바이어스 전압(Vb)이 인가되고, 주사전극(Y)에는 스캔 하이 전압(Vsch)이 인가되고, 주사전극 라인별(Y1, ...,Yn)로 스캔 로우 전압(Vscl)을 갖는 주사펄스가 인가된다. 어드레스 전극(A)에는 어드레스 전압(Va)을 갖는 표시 데이터 신호가 인가된다.Next, in the address period PA, in order to select a cell to be turned on, a bias voltage Vb is applied to the sustain electrode X, a scan high voltage Vsch is applied to the scan electrode Y, Scanning pulses having a scan low voltage Vscl are applied for each scan electrode line Y1, ..., Yn. The display data signal having the address voltage Va is applied to the address electrode A.

다음에, 유지방전 기간(PS)에는, 어드레스 기간(PA)에서 선택된 켜져야 할 셀에서 유지방전이 수행되도록, 유지전극(X)과 주사전극(Y)에 유지방전 전압(Vs)을 갖는 유지펄스를 교대로 인가한다. 이때, 유지방전을 수행하는 방전셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 방전셀들의 형광체가 여기되어 빛이 발생된다.Next, in the sustain discharge period PS, the sustain having the sustain discharge voltage Vs at the sustain electrode X and the scan electrode Y so that the sustain discharge is performed in the cell to be turned on selected in the address period PA. Apply pulses alternately. At this time, a plasma is formed from the plasma forming gas of the discharge cells performing sustain discharge, and the phosphors of the discharge cells are excited by ultraviolet radiation from the plasma to generate light.

방전셀(Ce) 내부의 벽전하 관점에서 살펴보면, 리셋 기간(PR)에서는 주사전극(Y)에 상승 램프 함수 및 하강 램프 함수가 인가되어, 리셋 방전이 수행되며, 부극성의 벽전하가 쌓이게 되고, 유지전극(X) 및 어드레스 전극(A)에는 정극성의 벽전하가 쌓이게 된다. In terms of the wall charges inside the discharge cells Ce, in the reset period PR, a rising ramp function and a falling ramp function are applied to the scan electrode Y, so that reset discharge is performed and negative wall charges are accumulated. Positive wall charges are accumulated on the sustain electrode X and the address electrode A. FIG.

어드레스 기간(PA)에서는 방전셀을 선택하기 위하여, 어드레스 방전이 수행된다. 주사전극(Y)에 부극성의 스캔 로우 전압(Vscl)이 인가되므로, 정극성의 벽전하가 쌓이며, 어드레스 전극(A)에는 정극성의 어드레스 전압(Va)이 인가되므로, 부극성의 벽전하가 쌓이게 된다. In the address period PA, in order to select a discharge cell, address discharge is performed. Since the negative scan low voltage Vscl is applied to the scan electrode Y, the positive wall charges are accumulated, and the positive address voltage Va is applied to the address electrode A. Will accumulate.

유지방전 기간(PS)에서는 유지방전이 수행된다. 먼저 주사전극(Y)에 유지방전 전압(Vs)이 인가되어, 부극성의 벽전하가 쌓이며, 유지전극(X)에 정극성의 벽전하가 쌓인다. 유지펄스가 교호적으로 인가되므로, 다음에는 주사전극(Y)에 부극성의 벽전하가 쌓이며, 유지전극(X)에 정극성의 벽전하가 쌓이게 된다. 유지 펄스가 주사전극(Y)과 유지전극(X)에 교호하게 인가됨에 따라 상기의 벽전하 상태가 계속 반복되게 된다.In the sustain discharge period PS, a sustain discharge is performed. First, the sustain discharge voltage Vs is applied to the scan electrode Y to accumulate negative wall charges, and to accumulate positive wall charges to the sustain electrode X. Since the sustain pulse is alternately applied, negative wall charges are accumulated on the scan electrode Y, and positive wall charges are accumulated on the sustain electrode X. As the sustain pulse is alternately applied to the scan electrode Y and the sustain electrode X, the wall charge state is repeated.

한편, 어드레스 기간(PA)에서 어드레스 방전이 더 효율적으로 수행되도록, 어드레스 전극(A)에 정극성의 벽전하를 더 많이 쌓으려는 노력이 시도되고 있다. 이를 위하여, 리셋 기간(PR)에서, 주사 전극(Y)에 상승 램프 신호가 인가되는 동안에, 어드레스 전극(A)에 부극성의 전압을 갖는 펄스를 인가하고 있다. 즉 적색, 녹색, 청색 형광체에 해당하는 어드레스 전극 라인들(A1r, ...,Amb)에 부극성의 전압을 갖는 동일한 펄스를 인가하여, 정극성의 벽전하를 더 많이 쌓으려는 것이다. On the other hand, efforts have been made to accumulate more positive wall charges on the address electrode A so that the address discharge is more efficiently performed in the address period PA. For this purpose, in the reset period PR, a pulse having a negative voltage is applied to the address electrode A while the rising ramp signal is applied to the scan electrode Y. In other words, the same pulse having a negative voltage is applied to the address electrode lines A1r, ..., Amb corresponding to the red, green, and blue phosphors to accumulate more positive wall charges.

그런데, 어드레스 전극(A) 상에 도포된 상기 형광체 중에서 통상적으로 채용되는 적색 형광체(예를 들어, (Y,Gd)BO3:Eu)는 양 전하를 띠는 양극(陽極)성을 가지고 청색 형광체(예를 들어, BaMgAl10O17:Eu)는 약한 양전하 특성을 가지는 반면, 녹색 형광체(예를 들어, Zn2SiO4:Mn)는 음 전하를 띠는 음극(陰極)성을 가진 다. 음전하 특성을 가진 형광체 즉, 녹색 형광체가 도포된 어드레스 전극이 지나는 방전셀의 서브픽셀에서는 음전하 특성이 없거나 양전하 특성을 가진 형광체가 도포된 어드레스 전극이 지나는 방전셀의 서브픽셀보다도 상대적으로 양전하가 충분히 축적되기 어려우므로 어드레스 방전시에 저방전이 발생할 가능성이 높다.  However, among the phosphors applied on the address electrode A, a red phosphor (for example, (Y, Gd) BO3: Eu) commonly employed has a positive polarity having a positive charge and a blue phosphor ( For example, BaMgAl10O17: Eu has weak positive charge characteristics, while green phosphors (eg, Zn2SiO4: Mn) have negative charge characteristics. In the subpixel of the discharge cell through which the address electrode coated with the green phosphor is applied, that is, the phosphor having the negative charge characteristic, the positive charge accumulates relatively more than the subpixel of the discharge cell through which the address electrode coated with the phosphor having no negative charge characteristic or passed through Since it is difficult to form, low discharge is likely to occur during address discharge.

또한, 적색, 녹색, 청색 형광체에 따른 어드레스 전극에 정극성의 벽전하가 쌓이는 시간은 각 형광체 별로 틀리기 때문에, 상기의 부극성 전압을 갖는 동일한 펄스를 인가하는 경우, 적색, 녹색, 청색 형광체에 따른 어드레스 전극에 벽전하가 서로 다르게 형성되며, 특히 적색 형광체에는 과방전이 형성되는 문제가 발생한다.Also, since the time for accumulating the positive wall charges on the address electrodes corresponding to the red, green, and blue phosphors is different for each phosphor, when the same pulse having the negative voltage is applied, the address according to the red, green, and blue phosphors is applied. Wall charges are differently formed on the electrode, and in particular, a red phosphor emits a problem of overdischarge.

본 발명은 상기와 같은 문제점을 해결하기 위하여, 형광체 특성에 따라 어드레스 방전특성이 차별화 되지 않도록 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.In order to solve the above problems, an object of the present invention is to provide a method of driving a plasma display panel for driving a plasma display panel so that address discharge characteristics are not differentiated according to phosphor characteristics.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 적색, 녹색 및 청색 형광체에 따른 어드레스 전극 라인들과, 어드레스 전극 라인들에 교차하는 주사전극 라인들 및 유지전극 라인들을 구비하는 플라즈마 디스플레이 패널에 대하여, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 서브필드들 각각에서 리셋, 어드레스, 및 유지방전 단계들이 수행되는 플라즈마 디스플레이 패널의 구동 방법에 있어서,In order to achieve the above object, the present invention provides a plasma display panel including address electrode lines corresponding to red, green and blue phosphors, and scan electrode lines and sustain electrode lines intersecting the address electrode lines. A method of driving a plasma display panel in which a unit frame is divided into a plurality of subfields for time division gray scale display, and reset, address, and sustain discharge steps are performed in each of the subfields.

리셋 단계에서, 주사전극 라인들에 제 1 전압에서 상승 램프 신호가 인가된 후, 제 1 전압에서 하강 램프 신호가 인가되고, In the reset step, after the rising ramp signal is applied at the first voltage to the scan electrode lines, the falling ramp signal is applied at the first voltage,

하강 램프 신호가 인가되는 동안에, 유지전극 라인들에 제 2 전압이 인가되고,While the falling ramp signal is applied, a second voltage is applied to the sustain electrode lines,

상승 램프 신호가 인가되는 동안에, 어드레스 전극 라인들 중 적색 및 청색 형광체에 따른 어드레스 전극 라인들에 부극성의 제 3 전압을 갖는 제 1 펄스가 인가되고, 어드레스 전극 라인들 중 녹색 형광체에 따른 어드레스 전극 라인들에 제 3 전압을 갖는 제 2 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.While the rising ramp signal is applied, a first pulse having a negative third voltage is applied to the address electrode lines corresponding to the red and blue phosphors among the address electrode lines, and the address electrode corresponding to the green phosphor among the address electrode lines. A method of driving a plasma display panel is characterized in that a second pulse having a third voltage is applied to lines.

이와 같은 본 발명의 다른 특징에 의하면, 상기 구동 방법은, 어드레스 단계에서, 주사전극 라인들에 제 4 전압이 인가되면서 순차적으로 제 5 전압을 갖는 주사펄스가 인가되고, 어드레스 전극라인들에 주사펄스에 따라, 제 6 전압을 갖는 표시 데이터 신호가 인가되고,According to another aspect of the present invention, in the driving method, a scan pulse having a fifth voltage is sequentially applied while the fourth voltage is applied to the scan electrode lines, and the scan pulse is applied to the address electrode lines. Accordingly, a display data signal having a sixth voltage is applied,

유지방전 단계에서, 주사전극 라인들 및 유지전극 라인들에는 제 1 전압과 그라운드 전압을 갖는 유지펄스가 서로 교호하게 인가될 수 있다.In the sustain discharge step, sustain pulses having a first voltage and a ground voltage may be alternately applied to the scan electrode lines and the sustain electrode lines.

본 발명의 다른 특징에 의하면, 상기 구동방법은, 제 1 펄스가 제 2 펄스보다 시간적으로 먼저 인가될 수 있다. According to another feature of the invention, the driving method, the first pulse may be applied in time before the second pulse.

본 발명의 다른 특징에 의하면, 상기 구동방법은, 제 1 펄스가 상승 램프 신호 인가 시작시점부터 인가되고, 제 2 펄스가 상승 램프 신호 인가 종료시점까지 인가될 수 있다.According to another feature of the invention, the driving method, the first pulse may be applied from the start of the rising ramp signal application, the second pulse may be applied until the end of the rising ramp signal application.

본 발명의 다른 특징에 의하면, 상기 구동방법은, 제 1 펄스의 펄스폭이 제 2 펄스의 펄스폭보다 클 수 있다.According to another feature of the invention, the driving method, the pulse width of the first pulse may be larger than the pulse width of the second pulse.

전술한 본 발명의 목적을 달성하기 위하여, 상기 구동방법 중 어느 하나의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체를 제공한다.In order to achieve the above object of the present invention, there is provided a recording medium on which a program for executing any one of the above driving methods on a computer is recorded.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

일본공개공보 1999-120924호에는 통상적인 플라즈마 디스플레이 패널의 구조가 개시되어 있다. 즉, 통상적인 플라즈마 디스플레이 패널의 앞쪽 및 뒤쪽 글라스 기판들 사이에는, 어드레스 전극 라인들, 유전층, 주사전극 라인들(Y1, ... , Yn), 유지전극 라인들(X1, ... , Xn), 형광층, 격벽 및 일산화마그네슘 (MgO) 보호층이 마련되어 있다.Japanese Laid-Open Patent Publication No. 1999-120924 discloses a structure of a conventional plasma display panel. That is, between the front and rear glass substrates of the conventional plasma display panel, the address electrode lines, the dielectric layer, the scan electrode lines (Y1, ..., Yn), the sustain electrode lines (X1, ..., Xn) ), A fluorescent layer, a partition wall, and a magnesium monoxide (MgO) protective layer.

어드레스 전극 라인들은 뒤쪽 글라스 기판의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층은 어드레스 전극 라인들의 앞쪽에 도포된다. 아래쪽 유전층의 앞쪽에는 격벽들이 어드레스 전극 라인들과 평행한 방향으로 형성된다. 이 격벽들은 각 디스플레이 셀의 방전 영역을 구획하고, 각 디스플레이 셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광층은 격벽들 사이에서 어드레스 전극 라인들 상의 유전층의 앞에 도포되며, 순차적으로 적색발광 형광층, 녹색발광 형광층, 청색발광 형광층이 배치된다.The address electrode lines are formed in a predetermined pattern on the front side of the rear glass substrate. The lower dielectric layer is applied to the front of the address electrode lines. In front of the lower dielectric layer, barrier ribs are formed in a direction parallel to the address electrode lines. These partitions partition the discharge area of each display cell and serve to prevent optical interference between each display cell. The fluorescent layer is applied in front of the dielectric layer on the address electrode lines between the partition walls, and a red light emitting fluorescent layer, a green light emitting fluorescent layer, and a blue light emitting fluorescent layer are sequentially disposed.

유지전극 라인들(X1, ... , Xn)과 주사전극 라인들(Y1, ... , Yn)은 어드레스 전극 라인들과 직교되도록 앞쪽 글라스 기판의 뒤쪽에 일정한 패턴으로 형성된 다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 유지전극 라인(X1, ... , Xn)과 각 주사전극 라인(Y1, ... , Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(Xnb, Ynb)이 결합되어 형성될 수 있다. 앞쪽 유전층은 유지전극 라인들(X1, ... , Xn)과 주사전극 라인들(Y1, ... , Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널을 보호하기 위한 보호층 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층의 뒤쪽에 전면 도포되어 형성된다. 방전 공간에는 플라즈마 형성용 가스가 밀봉된다.The sustain electrode lines X1, ..., Xn and the scan electrode lines Y1, ..., Yn are formed in a predetermined pattern on the rear side of the front glass substrate so as to be orthogonal to the address electrode lines. Each intersection sets a corresponding display cell. Each sustain electrode line (X1, ..., Xn) and each scan electrode line (Y1, ..., Yn) have conductivity and transparent electrode line (Xna, Yna) of transparent conductive material such as ITO (Indium Tin Oxide) Metal electrode lines (Xnb, Ynb) to increase the can be formed by combining. The front dielectric layer is formed by applying the entire surface to the back of the sustain electrode lines X1, ..., Xn and the scan electrode lines Y1, ..., Yn. A protective layer for protecting the panel from a strong electric field, for example, a magnesium monoxide (MgO) layer, is formed by applying the entire surface to the back of the front dielectric layer. The plasma forming gas is sealed in the discharge space.

플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 리셋, 어드레스 및 유지방전 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 리셋 단계에서는 구동될 디스플레이 셀들의 전하 상태가 균일하게 된다. 어드레스 단계에서는, 선택될 디스플레이 셀들의 전하 상태와 선택되지 않을 디스플레이 셀들의 전하 상태가 설정된다. 유지방전 단계에서는, 선택될 디스플레이 셀들에서 디스플레이 방전이 수행된다. 이때, 디스플레이 방전을 수행하는 디스플레이 셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 디스플레이 셀들의 형광층이 여기되어 빛이 발생된다.The driving method generally applied to the plasma display panel is a method in which the reset, address and sustain discharge steps are sequentially performed in the unit sub-field. In the reset step, the charge states of the display cells to be driven are made uniform. In the address step, the charge state of display cells to be selected and the charge state of display cells not to be selected are set. In the sustain discharge step, display discharge is performed in the display cells to be selected. At this time, a plasma is formed from the plasma forming gas of the display cells which perform the display discharge, and the fluorescent layers of the display cells are excited by ultraviolet radiation from the plasma to generate light.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은, 상기 구조의 플라즈마 디스플레이 패널에 한정되는 것이 아니며, 3 전극 구조의 모든 플라즈마 디스플레이 패널에 적용될 수 있음에 유의해야 한다.It should be noted that the method of driving the plasma display panel according to the present invention is not limited to the plasma display panel having the above structure, and can be applied to all plasma display panels having the three-electrode structure.

도 3은 본 발명의 플라즈마 디스플레이 패널의 구동방법을 실현하기 위한 플 라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.3 is a block diagram schematically illustrating a driving apparatus of a plasma display panel for realizing a method of driving a plasma display panel of the present invention.

도면을 참조하면, 플라즈마 디스플레이 패널을 구동하기 위한 구동장치는 영상 처리부(300), 논리 제어부(302), 어드레스 구동부(306), X 구동부(308) 및 Y 구동부(304)를 포함한다. Referring to the drawings, a driving apparatus for driving a plasma display panel includes an image processor 300, a logic controller 302, an address driver 306, an X driver 308, and a Y driver 304.

영상 처리부(300)는 외부 영상 신호를 입력 받아 영상 처리(Image processing)하여 내부 영상 신호를 출력한다. 내부 영상 신호로는 각각 8비트의 적색(R), 녹색(G), 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들이 있다. The image processor 300 receives an external image signal and performs image processing to output an internal image signal. The internal image signals include 8-bit red (R), green (G), and blue (B) image data, clock signals, and vertical and horizontal sync signals, respectively.

논리 제어부(302)는 상기 영상 처리부(300)로부터의 내부 영상 신호를 입력받아 감마 보정, APC(Automatic power control)단계 등을 거쳐 어드레스 전극 라인들, 주사전극 라인들 및 유지전극 라인들 각각에 인가되는 구동 신호들을 제어하기 위한 구동 제어 신호들(SA, SY, SX)을 출력한다.The logic controller 302 receives an internal image signal from the image processor 300 and applies it to each of the address electrode lines, the scan electrode lines, and the sustain electrode lines through a gamma correction or an automatic power control (APC) step. The driving control signals SA, SY, and SX for controlling the driving signals are output.

어드레스 구동부(306)는, 논리 제어부(302)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 입력 받아 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. The address driver 306 receives and processes the address signal SA from the driving control signals SA, SY, and SX from the logic controller 302 to generate a display data signal, and generates the display data signal. Applied to the electrode lines.

X 구동부(308)는 논리 제어부(302)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 입력 받아 처리하여 유지전극 라인들에 인가한다.The X driver 308 receives the X driving control signal SX from among the driving control signals SA, SY, and SX from the logic controller 302, and applies the X driving control signal SX to the sustain electrode lines.

Y 구동부(304)는 논리 제어부(302)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 입력 받아 처리하여 주사전극 라인들에 인가한다.The Y driver 304 receives the Y driving control signal SY from among the driving control signals SA, SY, and SX from the logic controller 302, and applies the Y driving control signal SY to the scan electrode lines.

도 4는 본 발명의 플라즈마 디스플레이 패널의 구동방법으로서, 플라즈마 디 스플레이 패널 각각의 전극에 인가되는 구동신호를 설명하기 위한 타이밍도이다.4 is a timing diagram for describing a driving signal applied to an electrode of each plasma display panel as a driving method of the plasma display panel of the present invention.

리셋 기간(PR)에서, 주사전극 라인들(Y1, ... , Yn)에 먼저 그라운드 전압(Vg)이 인가된다. 다음에, 시간 t1에서 유지방전 전압(Vs)인 제 1 전압이 급격하게 인가되며, 시간 t1부터 t2까지 상승 램프 신호가 인가되어 최고 상승 전압(Vset+Vs)에 도달한다. 급격하지 않은 기울기를 갖는 상승 램프 신호가 인가됨으로 인하여 약방전이 발생하고, 상기 약방전이 발생하면서 주사전극 라인들(Y1, ... , Yn) 부근에 음전하들이 쌓이기 시작한다.In the reset period PR, the ground voltage Vg is first applied to the scan electrode lines Y1, ..., Yn. Next, at a time t1, a first voltage, which is the sustain discharge voltage Vs, is rapidly applied, and a rising ramp signal is applied from time t1 to t2 to reach the highest rising voltage Vset + Vs. The weak discharge occurs due to the application of the rising ramp signal having an inclined slope, and the negative discharge starts to accumulate in the vicinity of the scan electrode lines Y1,..., And Yn.

다음에 시간 t2에서 제 1 전압(Vs)이 급격하게 인가되며, 시간 t2에서 t3까지 하강 램프 신호가 인가되어 최저 하강 전압(Vnf)까지 도달한다. 급격하지 않은 기울기를 갖는 하강 램프 신호가 인가됨으로 인하여 약방전이 발생하고, 상기 약방전이 발생하면서 주사전극 라인들(Y1, ... , Yn) 부근에 쌓였던 음전하들의 일부가 방출된다. 결국 주사전극 라인들(Y1, ... , Yn) 부근에는 어드레스 방전이 발생하기에 적당한 양의 음전하가 잔류하게 된다. Next, the first voltage Vs is suddenly applied at time t2, and a falling ramp signal is applied from time t2 to t3 to reach the lowest falling voltage Vnf. A weak discharge occurs due to the application of a falling ramp signal having a steep slope, and the weak discharge is generated to discharge some of the negative charges accumulated near the scan electrode lines Y1, ..., Yn. As a result, a negative amount of negative charge suitable for generating an address discharge remains in the vicinity of the scan electrode lines Y1, ..., and Yn.

유지전극 라인들(X1, ... , Xn)에는 시간 t1까지 소거펄스가 인가되고, 시간 t1부터 t2까지 그라운드 전압(Vg)이 인가되며, 시간 t2에서 제 2 전압인 바이어스 전압(Vb)이 인가된다. An erase pulse is applied to the sustain electrode lines X1, ..., Xn until a time t1, a ground voltage Vg is applied from a time t1 to a t2, and a bias voltage Vb, which is a second voltage, is provided at a time t2. Is approved.

주사전극 라인들에(Y1, ... , Yn) 상승 램프 신호가 인가되는 시간 t1에서 시간 t2까지의 시간동안에, 적색 형광체에 따른 어드레스 전극 라인들(A1r, ...,Amr) 및 청색 형광체에 따른 어드레스 전극 라인들(A1b, ...,Amb)에 부극성의 전압(Vn)을 갖는 제 1 펄스(400)가 인가되고, 녹색 형광체에 따른 어드레스 전극 라인들(A1g, ...,Amg)에 제 3 전압인 부극성의 전압(Vn)을 갖는 제 2 펄스(410)가 인가된다. 상기 제 1 펄스(400)와 제 2 펄스(410)로 인하여, 적색 형광체에 따른 어드레스 전극들(A1r, ...,Amr), 청색 형광체에 따른 어드레스 전극들(A1b, ...,Amb) 및 녹색 형광체에 따른 어드레스 전극들(A1g, ...,Amg) 부근에는 어드레스 방전을 수행하기 위한 충분한 양의 양전하가 동일하게 쌓이게 된다. 제 1 펄스(400)와 제 2 펄스(410)에 대해서는 도면 5를 참고하여 후술하기로 한다.During the period from the time t1 to the time t2 when the rising ramp signal is applied to the scan electrode lines (Y1, ..., Yn), the address electrode lines A1r, ..., Amr and the blue phosphor according to the red phosphor are applied. The first pulse 400 having the negative voltage Vn is applied to the address electrode lines A1b, ..., Amb according to the address electrode lines A1g, ..., according to the green phosphor. Amg) is applied a second pulse 410 having a negative voltage Vn which is a third voltage. Due to the first pulse 400 and the second pulse 410, the address electrodes A1r, ..., Amr corresponding to the red phosphor and the address electrodes A1b, ..., Amb corresponding to the blue phosphor In the vicinity of the address electrodes A1g, ..., Amg corresponding to the green phosphor, a sufficient amount of positive charges for performing the address discharge are equally accumulated. The first pulse 400 and the second pulse 410 will be described later with reference to FIG. 5.

어드레스 기간(PA)에는 켜져야 할 셀을 선택하기 위해, 주사전극 라인들(Y1, ... , Yn)에 먼저 제 4 전압인 스캔 하이 전압(Vsch)이 인가되다가 순차적으로 주사전극 라인별로 제 5 전압인 스캔 로우 전압(Vscl)을 갖는 주사펄스가 인가된다. 적색 형광체에 따른 어드레스 전극 라인들(A1r, ...,Amr), 청색 형광체에 따른 어드레스 전극 라인들(A1b, ...,Amb) 및 녹색 형광체에 따른 어드레스 전극 라인들(A1g, ...,Amg)에는 제 6 전압인 어드레스 전압(Va)을 갖는 표시 데이터 신호가 상기 주사펄스에 맞춰 인가된다. 유지전극 라인들(X1, ... , Xn)에는 계속해서 제 2 전압(Vb)이 인가된다. 어드레스 방전은 제 6 전압과(Va)과, 제 5 전압(Vscl)과, 주사 전극(Y) 부근의 음전하 및 어드레스 전극 부근의 양전하에 의해 수행되며, 리셋 기간(PR)에서, 적색 형광체에 따른 어드레스 전극들(A1r, ...,Amr), 청색 형광체에 따른 어드레스 전극들(A1b, ...,Amb) 및 녹색 형광체에 따른 어드레스 전극들(A1g, ...,Amg) 부근에 동일하게, 그리고 충분히 쌓인 양전하에 의해 어드레스 방전은 수월하게 수행되게 된다. In order to select a cell to be turned on in the address period PA, a scan high voltage Vsch, which is a fourth voltage, is first applied to the scan electrode lines Y1,..., And Yn. A scanning pulse having a scan low voltage Vscl of 5 voltages is applied. Address electrode lines A1r, ..., Amr corresponding to the red phosphor, address electrode lines A1b, ..., Amb corresponding to the blue phosphor, and address electrode lines A1g, ... corresponding to the green phosphor. To Amg, a display data signal having an address voltage Va as the sixth voltage is applied in accordance with the scan pulse. The second voltage Vb is continuously applied to the sustain electrode lines X1,..., Xn. The address discharge is performed by the sixth voltage Va, the fifth voltage Vscl, the negative charge near the scan electrode Y and the positive charge near the address electrode, and in the reset period PR, Similarly in the vicinity of the address electrodes A1r, ..., Amr, the address electrodes A1b, ..., Amb corresponding to the blue phosphor and the address electrodes A1g, ..., Amg corresponding to the green phosphor By the positive charges accumulated sufficiently, the address discharge can be easily performed.

상기 어드레스 방전 수행 후 주사전극(Y) 부근에는 양전하가 축적되며, 유지 전극(X) 부근에는 음전하가 축적된다.After the address discharge is performed, positive charges are accumulated near the scan electrode Y, and negative charges are accumulated near the sustain electrode X.

유지방전 기간(PS)에서, 주사전극 라인들(Y1, ... , Yn) 및 유지전극 라인들(X1, ... , Xn)에는 제 1 전압(Vs)과 그라운드 전압(Vg)을 갖는 유지펄스가 교호하게 인가된다. 상세히 설명하면, 유지방전 기간(PS) 초기에는 주사전극(Y)에 제 1 전압(Vs)이 인가되고, 동시에 유지전극(X)에 그라운드 전압(Vg)이 인가된다. 어드레스 기간(PA)에 주사전극(Y)에 쌓인 양전하와, 유지전극(Y)에 쌓인 음전하와, 주사전극(Y)에 인가된 제 1 전압(Vs) 및 유지전극(X)에 인가된 그라운드 전압(Vg)에 의해 방전개시가 되어 첫 유지방전이 수행된다. 유지방전에 의해 주사전극(Y)에는 음전하가 쌓이게 되며, 유지전극(X)에는 양전하가 쌓이게 된다.In the sustain discharge period PS, the scan electrode lines Y1, ..., Yn and the sustain electrode lines X1, ..., Xn have a first voltage Vs and a ground voltage Vg. Retention pulses are applied alternately. In detail, the first voltage Vs is applied to the scan electrode Y and the ground voltage Vg is applied to the sustain electrode X at the beginning of the sustain discharge period PS. Positive charges accumulated on the scan electrode Y, negative charges accumulated on the sustain electrode Y, and ground applied to the first voltage Vs and the sustain electrode X applied to the scan electrode Y in the address period PA. The discharge is started by the voltage Vg, and the first sustain discharge is performed. Negative charges are accumulated on the scan electrode Y, and positive charges are accumulated on the sustain electrode X by the sustain discharge.

다음에, 주사전극(Y)에 그라운드 전압(Vg)이 인가되며, 유지전극(X)에 제 1 전압(Vs)이 인가된다. 상기 유지기간(PS) 초기에 발생한 첫 유지방전에 의해 주사전극(Y)에 쌓인 음전하와, 유지전극(X)에 쌓인 양전하와, 주사전극(Y)에 인가된 그라운드 전압(Vg)과, 유지전극(X)에 인가된 제 1 전압(Vs)에 의해 방전개시가 되어 두 번째 유지방전이 수행된다. 두 번째 유지방전에 의해 주사전극(Y)에는 양전하가 쌓이게 되며, 유지전극(X)에는 음전하가 쌓이게 된다. Next, the ground voltage Vg is applied to the scan electrode Y, and the first voltage Vs is applied to the sustain electrode X. The negative charge accumulated on the scan electrode Y, the positive charge accumulated on the sustain electrode X, the ground voltage Vg applied to the scan electrode Y, and the sustain electrode due to the first sustain discharge generated at the beginning of the sustain period PS. The discharge is started by the first voltage Vs applied to (X), and the second sustain discharge is performed. Positive charges are accumulated on the scan electrode Y by the second sustain discharge, and negative charges are accumulated on the sustain electrode X.

다음에, 주사전극(Y)에 제 1 전압(Vs)이 인가되고, 유지전극(X)에 그라운드 전압(Vg)이 인가된다. 이와 같이, 유지펄스가 계속적으로 교호하게 인가됨으로써, 상기의 첫 유지방전 및 두 번째 유지방전과 같은 방전현상이 계속되게 된다.Next, the first voltage Vs is applied to the scan electrode Y, and the ground voltage Vg is applied to the sustain electrode X. In this way, the sustain pulse is continuously applied alternately, such that the discharge phenomenon such as the first sustain discharge and the second sustain discharge is continued.

도 5는 도 4의 구동신호 중 리셋 기간에서의 유지전극과 어드레스 전극에 인가되는 구동신호를 상세히 설명하기 위한 타이밍도이다.FIG. 5 is a timing diagram for describing in detail a driving signal applied to the sustain electrode and the address electrode in the reset period among the driving signals of FIG. 4.

도 4 및 도 5를 참고하여 설명한다. 본 발명의 플라즈마 디스플레이 패널의 구동방법은, 리셋 기간(PR) 중 주사전극 라인들(Y1, ... , Yn)에 상승 램프 신호가 인가되는 동안에, 즉 시간 t1에서 시간 t2까지의 시간동안에, 적색 형광체에 따른 어드레스 전극들(A1r, ...,Amr) 및 청색 형광체에 따른 어드레스 전극들(A1b, ...,Amb)에 제 3 전압인 부극성의 전압(Vn)을 갖는 제 1 펄스(400)를 인가하고, 별도로 녹색 형광체에 따른 어드레스 전극들(A1g, ...,Amg)에 제 3 전압(Vn)을 갖는 제 2 펄스(410)를 인가하는 것을 특징으로 한다. 제 3 전압(Vn)을 갖는 제 1 펄스(400)와 제 2 펄스(410)를 인가하는 것은, 리셋 기간(PR)에서 어드레스 전극들에 충분한 양의 양전하를 축적하여, 어드레스 기간(PA)에 어드레스 방전이 수월하게 발생하도록 하기 위해서이다. 다만, 적색 형광체에 따른 어드레스 전극들(A1r, ...,Amr) 및 청색 형광체에 따른 어드레스 전극들(A1b, ...,Amb)에 제 1 펄스(40)를 인가하고, 별도로, 녹색 형광체에 따른 어드레스 전극들(A1g, ...,Amg)에 제 2 펄스(410)를 인가함은 형광체의 특성에 따른 것이다. This will be described with reference to FIGS. 4 and 5. In the driving method of the plasma display panel of the present invention, while the rising ramp signal is applied to the scan electrode lines (Y1, ..., Yn) during the reset period PR, that is, during the time from time t1 to time t2, A first pulse having a negative voltage Vn as a third voltage at the address electrodes A1r, ..., Amr corresponding to the red phosphor and the address electrodes A1b, ..., Amb according to the blue phosphor 400, and a second pulse 410 having a third voltage Vn is applied to the address electrodes A1g,..., Amg according to the green phosphor. The application of the first pulse 400 and the second pulse 410 having the third voltage Vn accumulates a sufficient amount of positive charge in the address electrodes in the reset period PR, and thus in the address period PA. This is for the address discharge to occur easily. However, the first pulse 40 is applied to the address electrodes A1r, ..., Amr corresponding to the red phosphor and the address electrodes A1b, ..., Amb corresponding to the blue phosphor, and separately, the green phosphor The application of the second pulse 410 to the address electrodes A1g, ..., Amg according to the characteristics of the phosphor.

상술 하면, 어드레스 전극 상에 도포된 상기 형광체 중에서 통상적으로 채용되는 적색 형광체(예를 들어, (Y,Gd)BO3:Eu)는 양전하를 띠는 양극(陽極)성을 가지고 청색 형광체(예를 들어, BaMgAl10O17:Eu)는 약한 양전하 특성을 가지는 반면, 녹색 형광체(예를 들어, Zn2SiO4:Mn)는 음전하를 띠는 음극(陰極)성을 가진다. 따라서 어드레스 전극 라인들 모두에 제 3 전압(Vn)을 갖는 동일한 펄스를 인가한다면, 적색 형광체에 따른 어드레스 전극 라인들(A1r, ...,Amr)에는 상대적으로 다량의 양전하가 쌓이게 되며, 녹색 형광체에 따른 어드레스 전극 라인들(A1g, ...,Amg)에는, 상대적으로 양전하가 덜 쌓이게 된다. Specifically, among the phosphors applied on the address electrode, a red phosphor (for example, (Y, Gd) BO3: Eu) commonly employed has a positively charged anode and has a blue phosphor (for example , BaMgAl10O17: Eu has a weak positive charge property, whereas a green phosphor (for example, Zn2SiO4: Mn) has a negative charge property. Therefore, when the same pulse having the third voltage Vn is applied to all of the address electrode lines, a relatively large amount of positive charges are accumulated in the address electrode lines A1r, ..., Amr corresponding to the red phosphor, and the green phosphor According to the address electrode lines A1g, ..., Amg, relatively less positive charge is accumulated.

이를 방지하기 위하여, 제 1 펄스(400)가 제 2 펄스(410)보다 시간적으로 먼저 인가되는 것이 바람직하다. 제 1 펄스(400)와 제 2 펄스(410)가 인가되는 기간은 주사전극에 상승 램프 함수가 인가되는 기간으로, 주사전극(Y)에는 음전하가 점점 쌓이게 되며, 그에 따라 방전공간내에 양전하도 점점 많아지게 된다. 따라서 제 1 펄스(400)를 먼저 인가한다면, 방전공간내의 양전하가 상대적으로 적은 시점에 양전하를 축적하게 되며, 제 2 펄스(410)를 나중에 인가한다면 방전공간내의 양전하가 상대적으로 많은 시점에 양전하를 축적하게 된다. 결국, 적색 형광체에 따른 어드레스 전극들(A1r, ...,Amr), 청색 형광체에 따른 어드레스 전극들(A1b, ...,Amb) 및 녹색 형광체에 따른 어드레스 전극들(A1g, ...,Amg) 부근에는 모두 동일한 양의 양전하가 축적될 수 있다.In order to prevent this, it is preferable that the first pulse 400 is applied earlier in time than the second pulse 410. The period in which the first pulse 400 and the second pulse 410 are applied is a period in which a rising ramp function is applied to the scan electrode, and negative charges gradually accumulate in the scan electrode Y, and thus positive charges are gradually generated in the discharge space. It will increase. Therefore, if the first pulse 400 is applied first, the positive charge accumulates when the positive charge in the discharge space is relatively low, and if the second pulse 410 is applied later, the positive charge is discharged when the positive charge in the discharge space is relatively high. Accumulate. As a result, the address electrodes A1r, ..., Amr corresponding to the red phosphor, the address electrodes A1b, ..., Amb corresponding to the blue phosphor, and the address electrodes A1g, ..., corresponding to the green phosphor Amg) can all accumulate the same amount of positive charge.

한편, 제 1 펄스(400)는 상승 램프 신호 인가가 시작되는 시점부터 인가되고, 제 2 펄스(410)는 상승 램프 신호 인가가 종료되는 시점까지 인가될 수 있다.Meanwhile, the first pulse 400 may be applied from the time when the rising ramp signal application starts, and the second pulse 410 may be applied until the time when the rising ramp signal application ends.

또한, 제 1 펄스의 펄스폭(PW1)은 제 2 펄스의 펄스폭(PW2)보다 클 수 있다.In addition, the pulse width PW1 of the first pulse may be greater than the pulse width PW2 of the second pulse.

적색, 청색, 녹색 형광체의 각각의 특성에 따라 적색 형광체에 따른 어드레스 전극들(A1r, ...,Amr), 청색 형광체에 따른 어드레스 전극들(A1b, ...,Amb) 및 녹색 형광체에 따른 어드레스 전극들(A1g, ...,Amg)에 쌓이는 양전하를 동일하게 하기 위한 조건들을 이하에서 살펴본다.According to the respective characteristics of the red, blue, and green phosphors, address electrodes A1r, ..., Amr corresponding to the red phosphor, address electrodes A1b, ..., Amb corresponding to the blue phosphor, and green phosphors The conditions for equalizing the positive charges accumulated on the address electrodes A1g, ..., Amg will be described below.

시간 t1 에서 시간 t2까지의 시간을 100us라 한다면, 제 1 펄스(400)는 시간 t1에서 인가되기 시작하여 시간 t1a까지, 즉 0us에서 70us까지 인가될 수 있으며, 제 2 펄스(410)는 시간 t2a에서 시간 t2까지, 즉 30us에서 100us까지 인가될 수 있다. 즉, 제 1 펄스의 펄스폭(PW1)은 제 2 펄스의 펄스폭(PW2)보다 클 수 있다. 이와 같은 조건에서 적색 형광체에 따른 어드레스 전극들(A1r, ...,Amr), 청색 형광체에 따른 어드레스 전극들(A1b, ...,Amb) 및 녹색 형광체에 따른 어드레스 전극들(A1g, ...,Amg)에 쌓이는 양전하가 동일하게 되는 것이 실험에 의해 확인된다. If the time from the time t1 to the time t2 is 100us, the first pulse 400 may be applied at time t1 and applied until time t1a, that is, from 0us to 70us, and the second pulse 410 may be applied at time t2a. At time t2, ie from 30us to 100us. That is, the pulse width PW1 of the first pulse may be greater than the pulse width PW2 of the second pulse. Under these conditions, the address electrodes A1r, ..., Amr corresponding to the red phosphor, the address electrodes A1b, ..., Amb corresponding to the blue phosphor, and the address electrodes A1g,... Experiments confirm that the positive charges accumulated in.

한편, 전술한 본 발명에 의한 플라즈마 디스플레이 패널구동방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동하는 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.Meanwhile, the plasma display panel driving method according to the present invention described above may be embodied as computer readable codes on a computer readable recording medium. Computer-readable recording media include any type of recording device that stores programs or data that can be read by a computer system. Examples of computer-readable recording media include ROM, RAM, CD-ROM, magnetic tape, hard disk, floppy disk, flash memory, optical data storage, and the like. Here, the program stored in the recording medium refers to a series of instruction instructions used directly or indirectly in an apparatus having an information processing capability such as a computer to obtain a specific result. Therefore, the term computer is used to mean all devices having information processing capability for performing a specific function by a program including a memory, an input / output device, and an arithmetic device despite the fact that the name is actually used. Even in the case of a device for driving a panel, its use is limited to a specific field of panel driving, and in reality, it is a kind of computer.

특히, 본 발명에 의한 플라즈마 디스플레이 패널구동방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작 성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.In particular, the plasma display panel driving method according to the present invention is an integrated circuit, for example, FPGA (Field Programmable Gate), which is created on a computer by a schematic or ultra high-speed integrated circuit hardware description language (VHDL) or the like and connected to a computer. Array). The recording medium includes such a programmable integrated circuit.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiments have been disclosed in the drawings and specification above. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not used to limit the scope of the present invention as defined in the meaning or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상기한 바와 같은 본 발명의 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention as described above, the following effects can be obtained.

첫째, 주사전극에 상승 램프 함수가 인가되는 동안에, 적색 형광체 및 청색 형광체에 따른 어드레스 전극 라인들에 부극성의 전압을 갖는 제 1 펄스를, 녹색 형광체에 따른 어드레스 전극 라인들에 인가되는 제 2 펄스보다 먼저 인가하여, 형광체 특성에 관계없이 어드레스 전극 라인들에 동일한 양의 양전하가 축적되게 한다.First, while the rising ramp function is applied to the scan electrode, a first pulse having a negative voltage on the address electrode lines according to the red phosphor and the blue phosphor is applied, and a second pulse applied to the address electrode lines according to the green phosphor. It is applied earlier to allow the same amount of positive charge to accumulate in the address electrode lines regardless of the phosphor characteristics.

둘째, 동일한 양의 양전하가 충분히 축적되어, 어드레스 기간에서 적색 형광체에서의 과방전이 발생하지 않게 되며, 어드레스 방전이 안정적으로 또한 수월하게 수행된다. Second, the same amount of positive charges are sufficiently accumulated, so that overdischarge in the red phosphor does not occur in the address period, and address discharge is stably and easily performed.                     

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (6)

적색, 녹색 및 청색 형광체에 따른 어드레스 전극 라인들과, 상기 어드레스 전극 라인들에 교차하는 주사전극 라인들 및 유지전극 라인들을 구비하는 플라즈마 디스플레이 패널에 대하여, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 서브필드들 각각에서 리셋, 어드레스, 및 유지방전 단계들이 수행되는 플라즈마 디스플레이 패널의 구동 방법에 있어서,For a plasma display panel including address electrode lines corresponding to red, green and blue phosphors, and scan electrode lines and sustain electrode lines intersecting the address electrode lines, a plurality of sub-frames for time division gray scale display A method of driving a plasma display panel divided into fields, and wherein reset, address, and sustain discharge steps are performed in each of the subfields, 상기 리셋 단계에서, 상기 주사전극 라인들에 제 1 전압에서 상승 램프 신호가 인가된 후, 상기 제 1 전압에서 하강 램프 신호가 인가되고, In the reset step, after the rising ramp signal is applied at the first voltage to the scan electrode lines, the falling ramp signal is applied at the first voltage, 상기 하강 램프 신호가 인가되는 동안에, 상기 유지전극 라인들에 제 2 전압이 인가되고,While the falling ramp signal is applied, a second voltage is applied to the sustain electrode lines, 상기 상승 램프 신호가 인가되는 동안에, 상기 어드레스 전극 라인들 중 적색 및 청색 형광체에 따른 어드레스 전극 라인들에 부극성의 제 3 전압을 갖는 제 1 펄스가 인가되고, 상기 어드레스 전극 라인들 중 녹색 형광체에 따른 어드레스 전극 라인들에 상기 제 3 전압을 갖는 제 2 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.While the rising ramp signal is applied, a first pulse having a negative third voltage is applied to address electrode lines corresponding to red and blue phosphors among the address electrode lines, and to a green phosphor among the address electrode lines. And a second pulse having the third voltage is applied to the address electrode lines. 제 1 항에 있어서, The method of claim 1, 상기 어드레스 단계에서, 상기 주사전극 라인들에 제 4 전압이 인가되면서 순차적으로 제 5 전압을 갖는 주사펄스가 인가되고, 상기 어드레스 전극라인들에 상기 주사펄스에 따라, 제 6 전압을 갖는 표시 데이터 신호가 인가되고,In the address step, a scan voltage having a fifth voltage is sequentially applied while a fourth voltage is applied to the scan electrode lines, and a display data signal having a sixth voltage according to the scan pulse to the address electrode lines. Is authorized, 상기 유지방전 단계에서, 상기 주사전극 라인들 및 상기 유지전극 라인들에 상기 제 1 전압과 그라운드 전압을 갖는 유지펄스가 서로 교호하게 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And in the sustain discharge step, sustain pulses having the first voltage and the ground voltage are alternately applied to the scan electrode lines and the sustain electrode lines. 제 1 항에 있어서,The method of claim 1, 상기 제 1 펄스가 상기 제 2 펄스보다 시간적으로 먼저 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the first pulse is applied in time before the second pulse. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 펄스가 상기 상승 램프 신호 인가 시작시점부터 인가되고, 상기 제 2 펄스가 상기 상승 램프 신호 인가 종료시점까지 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the first pulse is applied from the start of the rising ramp signal application and the second pulse is applied from the start of the rising ramp signal application to the end point. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 펄스의 펄스폭이 상기 제 2 펄스의 펄스폭보다 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the pulse width of the first pulse is greater than the pulse width of the second pulse. 제 1 항 내지 제 5 항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체.A recording medium having recorded thereon a program for executing the method of any one of claims 1 to 5 on a computer.
KR1020040075093A 2004-09-20 2004-09-20 Driving method of plasma display panel KR100603370B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040075093A KR100603370B1 (en) 2004-09-20 2004-09-20 Driving method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075093A KR100603370B1 (en) 2004-09-20 2004-09-20 Driving method of plasma display panel

Publications (2)

Publication Number Publication Date
KR20060026242A KR20060026242A (en) 2006-03-23
KR100603370B1 true KR100603370B1 (en) 2006-07-20

Family

ID=37137679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075093A KR100603370B1 (en) 2004-09-20 2004-09-20 Driving method of plasma display panel

Country Status (1)

Country Link
KR (1) KR100603370B1 (en)

Also Published As

Publication number Publication date
KR20060026242A (en) 2006-03-23

Similar Documents

Publication Publication Date Title
JP2006189847A (en) Plasma display apparatus and driving method thereof
JP2005056850A (en) Plasma display panel, its driving method and device
KR100603370B1 (en) Driving method of plasma display panel
JP2006011459A (en) Plasma display apparatus and driving method thereof
JP2007249207A (en) Method of driving plasma display apparatus
KR100592305B1 (en) Plasma Display Panel Driving Method
JP2006011459A5 (en)
US7714808B2 (en) Plasma display apparatus and driving method thereof
KR100626073B1 (en) Driving method of plasma display panel
KR100647668B1 (en) Driving method of plasma display panel
KR100592306B1 (en) Plasma Display Panel Driving Method
KR100581945B1 (en) Driving method of plasma display panel
KR100615309B1 (en) Method of driving plasma display panel
KR100626069B1 (en) Method of driving plasma display panel
US7619586B2 (en) Plasma display apparatus and method for driving the same
KR100573162B1 (en) Driving method of plasma display panel
KR100522707B1 (en) Driving method for plasma display panel
EP1939843A1 (en) Plasma display apparatus and driving method thereof
KR100553933B1 (en) Plasma Display Panel and Method and Apparatus for Driving the same
KR100658328B1 (en) Plasma display apparatus
KR100658327B1 (en) Plasma display apparatus
KR100573168B1 (en) Driving method of plasma display panel
KR100603416B1 (en) Method of driving plasma display panel
KR100626068B1 (en) Method of driving plasma display panel
KR100571208B1 (en) Plasma Display Panel Driver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee