[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100603289B1 - 박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에사용되는 마스크 - Google Patents

박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에사용되는 마스크 Download PDF

Info

Publication number
KR100603289B1
KR100603289B1 KR1020030066334A KR20030066334A KR100603289B1 KR 100603289 B1 KR100603289 B1 KR 100603289B1 KR 1020030066334 A KR1020030066334 A KR 1020030066334A KR 20030066334 A KR20030066334 A KR 20030066334A KR 100603289 B1 KR100603289 B1 KR 100603289B1
Authority
KR
South Korea
Prior art keywords
laser beam
openings
longitudinal direction
mask
moving direction
Prior art date
Application number
KR1020030066334A
Other languages
English (en)
Other versions
KR20050030024A (ko
Inventor
박지용
구재본
박혜향
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030066334A priority Critical patent/KR100603289B1/ko
Publication of KR20050030024A publication Critical patent/KR20050030024A/ko
Application granted granted Critical
Publication of KR100603289B1 publication Critical patent/KR100603289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에 사용되는 마스크를 개시한다. 본 발명은 발광 소자와, 상기 발광 소자에 데이터 신호를 전달하기 위해 적어도 채널 영역을 갖는 반도체 활성층을 구비하는 박막 트랜지스터를 포함하여 이루어진 부화소들이 매트릭스 형태로 배열된 평판 표시 소자로서, 상기 채널 영역 중 중복된 레이저빔의 조사에 의해 결정의 방향이 불균일하게 형성된 불균일 채널 영역은 레이저빔의 이동 방향에 수직한 종방향으로 일직선 상에 배열되지 않는 것을 특징으로 하는 평판 표시 소자 및 이의 제작에 사용되는 마스크를 제공한다.

Description

박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에 사용되는 마스크{Flat panel display with TFT and mask for manufacturing the same}
도 1은 종래 기술에 따른 평판 표시 장치의 제작에 사용되는 마스크의 평면도,
도 2는 종래 기술에 따라 박막 트랜지스터를 형성하기 위해 레이저를 조사하는 과정을 도시한 평면도,
도 3은 레이저 펄스의 불안정성을 설명하기 위한 그래프,
도 4는 종래 기술에 따른 반도체 활성층의 결정화 방향을 도시한 도면,
도 5는 종래 기술에 따라 제작된 평판 표시 소자의 결정화 공정이 완료된 상태를 도시한 평면도,
도 6은 본 발명에 따른 평판 표시 장치 제작용 마스크의 일 실시예를 도시한 평면도,
도 7a는 도 6의 마스크를 이용하여 제작한 반도체 활성층의 결정화 방향을 도시한 도면,
도 7b는 도 7a의 A 부분의 확대도,
도 8은 본 발명에 따른 평판 표시 장치 제작용 마스크의 다른 실시예를 도시한 평면도,
도 9는 도 8의 마스크를 이용하여 제작한 반도체 활성층의 결정화 방향을 도시한 도면,
도 10은 본 발명에 따른 평판 표시 소자의 일 실시예로서 전계 발광 소자를 도시한 단면도,
도 11은 본 발명에 따른 평판 표시 소자의 다른 실시예로서 액정 표시 소자를 도시한 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
61, 81 ; 본체 62, 82 ; 개구부
72, 92 ; 중복 영역 73, 93 ; 불균일 결정립
76 ; 저장 커패시터 77 ; 불균일 채널 영역
101 ; 기판 102 ; 버퍼층
103 ; 제 1 절연층 104 ; 제 2 절연층
105 ; 제 3 절연층 106 ; 평탄화층
110 ; 박막 트랜지스터 111 ; 제 1 전극
112 ; 제 2 전극 113 ; 발광 소자
114 ; 제 2 게이트 전극 115 ; 제 2 소스 전극
116 ; 제 3 드레인 전극 120 ; 반도체 체널 영역
131 ; 제 1 기판 137 ; 제 1 배향층
138 ; 액정층 139 ; 제 2 배향층
140 ; 편광층 141 ; 칼라 필터층
142 ; 제 2 기판 144; 스페이서
본 발명은 박막 트랜지스터를 구비한 액티브 매트릭스형 평판 표시 장치 및 이의 제작에 사용되는 마스크에 관한 것으로서, 더욱 상세하게는 불균일한 채널 영역의 배열을 개선한 박막 트랜지스터를 구비한 액티브 매트릭스형 평판 표시 장치 및 이의 제작에 사용되는 마스크에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: TFT)는 각 화소의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 박막 트랜지스터는 기판 상에 고농도의 불순물로 도핑된 드레인 영역과 소스 영역 및 상기 드래인 영역과 소스 영역의 사이에 형성된 채널 영역을 갖는 반도체 활성층을 가지며, 이 반도체 활성층 상에 형성된 게이트 절연막 및 활성층의 채널영역 상부의 게이트 절연막 상에 형성된 게이트 전극으로 구성되는 데, 상기 반도체 활성층은 실리콘의 결정 상태에 따라 비정질 실리콘과 다결정질 실리콘으로 구분된다.
비정질 실리콘을 이용한 박막 트랜지스터는 저온 증착이 가능하다는 장점이 있으나, 전기적 특성과 신뢰성이 저하되고, 표시장치의 대면적화가 어려워 최근에 는 다결정질 실리콘을 많이 사용하고 있다. 다결정질 실리콘은 수십 내지 수백 ㎠/V.s의 높은 이동도를 갖고, 고주파 동작 특성 및 누설 전류치가 낮아 고정세 및 대면적의 평판표시장치에 사용하기에 매우 적합하다.
한편, 상기와 같은 박막 트랜지스터는 전술한 바와 같이, 평판 표시장치에 있어 스위칭 소자나 화소의 구동소자 등 화소부 박막 트랜지스터와 이를 구동하기 위한 회로영역의 회로부 박막 트랜지스터로 사용된다.
한편, 평판 표시장치 중 발광 소자로서 유기 전계 발광 소자(이하, "유기 EL 소자"라 함)를 사용하는 유기 전계 발광 표시장치의 유기 EL 소자는 애노우드 전극과 캐소오드 전극의 사이에 유기물로 이루어진 발광층을 갖는다. 이 유기 EL 소자는 이들 전극들에 양극 및 음극 전압이 각각 인가됨에 따라 애노우드 전극으로부터 주입된 정공(hole)이 정공 수송층을 경유하여 발광층으로 이동되고, 전자는 캐소오드 전극으로부터 전자 수송층을 경유하여 발광층으로 주입되어, 이 발광층에서 전자와 홀이 재결합하여 여기자(exiton)를 생성하고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상을 형성한다. 풀컬러 유기 전계 발광 표시장치의 경우에는 상기 유기 EL 소자로서 적(R), 녹(G), 청(B)의 삼색을 발광하는 화소를 구비토록 함으로써 풀컬러를 구현한다.
미국 특허 제 6,322,625호에는 연속 측면 결정화법(Sequential Lateral Solidification, 이하, "SLS법"이라 칭하기로 한다)에 의해 전술한 다결정 실리콘으로 이루어전 활성화층을 제작하는 방법이 개시되어 있다. 상기 SLS법은 실리콘의 결정립(Grain)이 액상과 고상의 경계면에서 그 경계면에 대하여 수직한 방향으로 성장한다는 사실을 이용한 것으로서, 마스크를 이용하여 레이저빔을 투과시켜 비정질 실리콘의 일부를 용융시키고, 이 용융된 실리콘의 부분과 용융되지 않은 실리콘의 부분의 경계로부터 용융된 실리콘의 부분으로 결정 성장이 이루어지도록 함으로써 결정화를 이루는 것이다.
도 1에는 종래의 SLS법에 이용되는 마스크의 평면도가 도시되어 있다.
도면을 참조하면, 마스크(10)는 본체(11)와, 상기 본체에 형성된 복수의 개구부(12)로 이루어져 있다. 상기 마스크(10)는 개구부(12)를 통해 레이저빔을 선별적으로 투과시키게 되며, 마스크(10)는 레이저빔과 함께 레이저빔이 이동하는 방향(도 1에서 좌우방향)으로 소정 간격 이동하며, 복수의 회수로 레이저빔을 조사시킨다. 상기 개구부(12)는 레이저빔이 이동하는 방향과 수직한 종방향(도 1에서 상하방향)으로 일직선상에 정렬된 채로 배열되어 있다.
도 2에는 도 1에 도시된 마스크를 이용하여 결정화를 수행하기 위해 레이저빔을 조사하는 과정을 도시하였다.
도면을 참조하면, 복수의 부화소(21)들이 매트릭스 형태로 배열된 부분에 실선으로 표시된 n번째 레이저빔 조사부분(22)과 점선으로 표시된 n+1번째 레이저빔 조사부분(23)이 표시되어 있다. n번째 레이저빔 조사부분(22)과 n+1번째 레이저빔 조사부분(23)은 소정의 영역에서 중복적으로 조사되며, 이를 중복 영역(24)이라 칭하기로 한다. 상기 중복 영역(24)에서는 레이저 펄스간의 불균일에 의해 다결정 실리콘 박막의 불균일을 유발할 수 있고, 이를 이용한 박막 트랜지스터의 전류 특성을 불균일하게 한다. 이러한 박막 트랜지스터의 전류 불균일은 평판 표시 장치의 휘도 불균일로 이어지게 된다.
도 3에는 레이저 펄스의 불안정성을 나타내는 그래프를 도시하였다.
그래프를 참조하면, 그래프의 횡축은 시간을 나타내며, 그래프의 종축은 레이저 펄스파를 photodiode로 측정한 시그널(전압)을 중첩하여 나타낸 것이다. 그래프상에서 레이저 펄스 시그널로 둘러싸인 면적은 레이저 펄스파의 펄스에너지와 비례하게 된다. 따라서 레이저 펄스의 시그널은 펄스마다 서로 달라지게 되며, 이는 레이저 펄스 에너지의 불균일성을 나타낸다.
도 4에는 종래의 SLS법을 이용하여 결정화를 수행한 후 발생하는 제 1 결정립계의 방향을 도시하였다.
도면을 참조하면, 제 1 결정립계의 방향은 점선(40)으로 표시하였으며, 4회의 레이저빔의 조사(41)(42)(43)(44)에 의해 형성되는 중복 영역(45)(46)(47)(48)에서 형성되는 불균일한 결정립(49)을 나타내었다. 상기 불균일한 결정립(49)은 도면에 도시된 바와 같이, 레이저 빔의 진행 방향에 수직한 종방향으로 일직선상에 위치하게 되는데, 이는 디스플레이 작동시 직선상 또는 모자이크상의 결함을 유발할 수 있다.
도 5에는 종래의 SLS법에 의해 결정화가 완료된 후의 다결정질 반도체층을 나타내었다.
도면을 참조하면, 다결정질 반도체층(51)에는 화살표로 표시된 정상적인 제 1 결정립계의 방향과는 다르게 형성되어 불균일한 부분이 존재하며 이를 불균일부(52)라 칭하기로 한다. 이러한 불균일부는 반도체 채널의 도전성에 차이를 발생시키는데, 이 때문에 부화소들에 동일한 신호가 주어져도, 불균일부를 가진 구동 박막트랜지스터를 구비한 부화소의 발광부와 불균일부가 없는 구동 박막트랜지스터를 구비한 부화소의 발광부 간에는 휘도 차이가 있게 되고, 이는 화면 상에 소정의 무늬가 생기게 하여 화상품질에 저하시킨다. 이러한 현상은 전술한 바와 같이 레이저 펄스간의 에너지의 불균일성에 의해 유발되는 것으로서, 종래의 SLS법에 의한 마스크의 형상에 의해 규칙적인 패턴으로 나타나게 되어 디스플레이 구현시 이로 인한 휘도의 불균일이 쉽게 인식될 수 있다.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로, 본 발명이 이루고자 하는 기술적 과제는 휘도의 균일성을 향상시킨 박막 트랜지스터를 구비한 평판표시 장치 및 이의 제작에 사용되는 마스크를 제공하는 데에 그 목적이 있다.
상기와 같은 기술적 과제를 달성하기 위하여, 본 발명에 따른 평판 표시 소자는 발광 소자와, 상기 발광 소자에 데이터 신호를 전달하기 위해 적어도 채널 영역을 갖는 반도체 활성층을 구비하는 박막 트랜지스터를 포함하여 이루어진 부화소들이 매트릭스 형태로 배열된 평판 표시 소자로서, 상기 채널 영역 중 중복된 레이저빔의 조사에 의해 결정의 방향이 불균일하게 형성된 불균일 채널 영역은 레이저빔의 이동 방향에 수직한 종방향으로 일직선 상에 배열되지 않는 것을 특징으로 한다.
본 발명의 상기 불균일 채널 영역은 종방향으로 규칙적인 형태를 이루며 배 열될 수 있다.
또한, 본 발명의 상기 불균일 채널 영역은 종방향으로 지그재그(zigzag)로 배열될 수 있다.
또한, 상기 불균일 채널 영역은 종방향으로 불규칙적인 형태를 이루며 배열될 수도 있다.
게다가, 상기 채널 영역은 연속 측면 결정화법에 의해 형성될 수 있다.
또한, 본 발명에 따른 평판 표시 장치 제작용 마스크는, 본체와 레이저빔의 선별적인 투과를 위하여 상기 본체에 형성되며 소정의 크기를 갖는 장방형의 복수의 개구부를 가지는 마스크로서, 상기 복수의 개구부는 레이저빔의 진행 방향에 수직한 종방향으로 일직선 상에 배열되지 않는 것을 특징으로 한다.
본 발명의 상기 개구부는 종방향으로 진행함에 따라 레이저 빔의 진행 방향으로 순차적으로 일정 간격 이동하며 배치될 수 있다.
또한, 본 발명의 상기 개구부는 종방향으로 진행함에 따라 순차적으로 레이저빔의 진행 방향으로 일정 간격 이동하며 배치되는 소정 개수의 개구부로 이루어진 개구부군이 반복적으로 배치되어 이루어질 수 있다.
상기 개구부의 레이저빔 진행 방향의 길이는 중복적인 레이저빔의 조사를 위한 이동 거리보다 큰 것이 바람직하다.
또한, 본 발명에 따른 평판 표시 장치 제작용 마스크는 본체와 레이저빔의 선별적인 투과를 위하여 상기 본체에 형성되는 장방형의 복수의 개구부를 가지는 마스크로서, 상기 복수의 개구부는 레이저빔의 진행 방향에 수직한 종방향으로 진 행함에 따라 레이저빔의 진행 방향과 평행한 길이가 서로 다른 것을 특징으로 한다.
본 발명의 상기 복수의 개구부는 레이저빔의 진행 방향에 수직한 종방향으로 일직선 상에 배열되지 않을 수 있다.
또한, 본 발명의 상기 개구부는 종방향으로 진행함에 따라 레이저 빔의 진행 방향으로 순차적으로 일정 간격 이동하며 배치될 수 있다.
또한, 본 발명의 상기 개구부는 종방향으로 진행함에 따라 순차적으로 레이저빔의 진행 방향으로 일정 간격 이동하며 배치되는 소정 개수의 개구부로 이루어진 개구부군이 반복적으로 배치되어 이루어질 수 있다.
본 발명의 상기 개구부 중 가장 짧은 레이저빔 진행 방향 길이를 갖는 개구부의 레이저빔 진행 방향의 길이는 중복적인 레이저빔의 조사를 위한 이동 거리보다 큰 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명한다.
도 6에는 본 발명에 따른 평판 표시 장치 제작용 마스크의 일 실시예의 평면도를 도시하였다.
도면을 참조하면, 마스크(60)는 본체(61)와, 레이저빔의 선별적인 투과를 위하여 상기 본체(61)에 형성되며 소정의 길이를 갖는 복수의 개구부(62)로 이루어진다. 상기 복수의 개구부(62)는 도면에 도시된 바와 같이, 레이저빔의 이동 방향(도면의 좌우 방향)에 대해 수직한 종방향(도면의 상하방향)으로 일직선상에 배열되지 않는 형태로 이루어져 있다. 이러한 개구부(62)의 배치는 레이저 빔의 중복적인 조사에 의해 결정 방향이 불균일하게 형성되는 불균일부의 위치를 종방향으로 일직선상에 놓이지 않게 하여 휘도 특성을 향상시키기 위한 것으로 개구부(62)의 위치가 일직선상에 정렬되지 않을 수 있다면 다양한 형태의 배열이 가능하다. 이러한 개구부(62)의 배치는 도시된 바와 같이, 마스크(60)의 종방향으로 진행함에 따라 레이저빔이 중복 조사를 위해 이동하는 방향으로 소정 간격 이격되는 형식으로 배치되거나, 지그재그로 배치될 수 있다. 또한, 상기 복수의 개구부(62)는 종방향으로 진행함에 따라 순차적으로 레이저빔의 이동 방향으로 소정 간격 이격되어 배치되는 소정 개수의 개구부(62)가 군을 이루어 이러한 개구부군이 반복적으로 배치되어 이루어질 수도 있다. 이외에도 다양한 방식으로 개구부(61)의 위치를 변경하는 것이 가능함을 물론이다. 또한 이러한 개구부(62)의 레이저빔의 이동 방향에 평행한 길이는 중복적인 레이저빔의 조사를 위한 단위 이동 거리 보다 큰 것이 바람직하다.
도 7a에는 도 6에 도시된 마스크에 의해 형성된 반도체층의 결정립의 방향을 도시하였다.
도면을 참조하면, SLS법을 이용하여 결정화를 수행한 후 발생하는 제 1 결정립계의 방향이 점선(70)으로 표시되어 있다. 또한 5회의 레이저빔의 조사(71a)(71b)(71c)(71d)(71e)에 의해 형성되는 중복 영역(72)에서 형성되는 불균일한 결정립(73)을 나타내었다. 상기 불균일한 결정립(73)은 도면에 도시된 바와 같이, 레이저빔의 이동 방향(도면의 좌우방향)에 수직한 종방향(도면의 상하방향)으로 일직선상에 배열되어 있지 않고, 지그재그의 형식을 이루며 배열되어 있다. 이러한 불균일한 결정립(73)은 그 위치에 구동 박박 트랜지스터(74)가 위치하면 반도체 활성층의 불균일 채널 영역을 형성하게 된다. 이러한 불균일 채널 영역은 도면에 도시된 바와 같이, 마스크의 개구부의 형상에 따라 지그재그로 배열되거나 다른 규칙성을 이루는 방식으로 배열될 수 있다. 또한, 종방향으로 일직선 상에 위치하지 않는다면, 불규칙한 형태로 배열되어도 무방하다.
도 7b에는 도 7a의 A부분의 확대도를 도시하였다.
도면을 참조하면, 불균일한 결정립(73)상에 구동 박막트랜지스터(74)가 위치하였으며, 발광부(75)와 저장커패시터(76)가 마련되어 있다. 전술한 바와 같이 불균일한 결정립 중 구동 박막 트랜지스터(74)가 놓인 곳은 불균일 채널 영역(77)을 형성한다.
도 8에는 본 발명에 따른 평판 표시 장치 제작용 마스크의 다른 실시예의 평면도를 도시하였다.
도면을 참조하면, 마스크(80)는 본체(81)와, 레이저빔의 선별적인 투과를 위하여 상기 본체(81)에 형성되며 서로 길이가 다른 복수의 개구부(82)로 이루어진다. 상기 복수의 개구부(82)는 도면에 도시된 바와 같이, 레이저빔의 이동 방향(도면의 좌우방향)에 수직한 종방향(도면의 상하방향)으로 진행함에 따라 레이저빔의 이동방향과 평행한 길이가 서로 다르게 형성되어 있다. 이러한 개구부(82)의 길이의 변화는 레이저 빔의 중복적인 조사에 의해 결정 방향이 불균일한 불균일부의 위치를 종방향으로 일직선상에 놓이지 않게 하여 휘도 특성을 향상시키기 위한 것으로, 개구부(82)의 길이가 달라지는 경우라면 개구부(82)의 길이의 다양한 변화가 가능하며, 그 길이 변화는 불균일부의 위치가 종방향으로 일직선상에 놓이지 않도록 하는 것이면 충분하다. 또한 도 6에 도시된 마스크와 도 8에 도시된 마스크의 형식을 복합적으로 적용하여 개구부의 길이를 변화시킴과 동시에 개구부의 위치를 변화시켜 마스크를 형성할 수 있다. 그리고, 길이와 위치에 있어 일정한 변화를 갖는 복수의 개구부를 군으로 한 개구부군을 복수로 배치할 수도 있음은 물론이다. 전술한 바와 같이 개구부(82)이 길이를 변화시키는 경우에 상기 복수의 개구부(82) 중 가장 짧은 레이저빔 이동 방향에 평행한 길이을 갖는 개구부(82)의 레이저빔 이동 방향의 길이는 중복적인 레이저빔의 조사를 위한 단위 이동 거리보단 큰 것이 바람직하다.
도 9에는 도 8에 도시된 마스크에 의해 형성된 반도체층의 결정립의 방향을 도시하였다.
도면을 참조하면, SLS법을 이용하여 결정화를 수행한 후 발생하는 제 1 결정립계의 방향이 점선(90)으로 표시되어 있다. 또한 5회의 레이저빔의 조사(91a)(91b)(91c)(91d)(91e)에 의해 형성되는 중복 영역(92)에서 형성되는 불균일한 결정립(93)을 나타내었다. 상기 불균일한 결정립(93)은 레이저빔의 이동 방향(도면의 좌우방향)에 수직한 종방향(도면의 상하방향)으로 일직선상에 배열되어 있지 않고, 불규칙한 형식으로 배열되어 있다. 이러한 불균일한 결정립(93)은 전술한 바와 같이 구동 박박 트랜지스터가 위치하면 반도체 활성층의 불균일 채널 영역을 형성하게 된다. 따라서, 종방향으로 일직선상에 배열되지 않는 불균일한 결정립(93)에 위치하는 불균일 채널 영역은 종방향으로 일직선상에 위치하지 않아 휘도의 불균일을 개선한다.
도 10에는 본 발명에 따른 평판표시소자의 일 실시예로서 전계 발광 소자의 단면도를 도시하였다.
도면을 참조하면, 전계 발광 소자(100)는 기판(101), 구동 박막 트랜지스터(110),제 1 도선(미도시), 제 2 도선(미도시), 제 1 전극(111), 발광소자(113), 및 제 2 전극(112)을 포함한다. 전계 발광 소자가 배면 발광형인 경우에는 상기 기판(101)이 유리와 같은 투명한 소재로 형성되고, 상기 제 2 전극은 알루미늄과 같이 반사율이 좋은 금속 소재로 형성되는 것이 바람직하다. 전계 발광 소자가 전면 발광형인 경우에는 상기 제 2 전극이 ITO와 같은 투명한 도전체로 형성되고, 제1전극은 반사율이 좋은 금속소재로 형성되는 것이 바람직하다.
상기 기판(101) 상에는 전체적으로 버퍼층(102)이 형성되고, 그 위에는 반도체층(115)이 형성되며, 그 위에는 전체적으로 제 1 절연층(103)이 형성되고, 그 위에는 제 2 게이트전극(114)이 소정 패턴으로 형성되며, 그 위에는 전체적으로 제 2절연층(104)이 형성된다. 제 2 절연층이 형성된 후에는 드라이 에칭 등의 공정에 의하여 상기 제 1 절연층과 제 2 절연층을 식각하여 상기 반도체층으로부터 반도체 채널 영역(120)을 형성하고, 이 부분은 소정의 패턴으로 형성되는 제 2 소스 전극(115) 및 제 2 드레인 전극(116)과 연결된다. 상기 제 2 소스전극(115) 및 제 2 드레인 전극(116)이 형성된 후에는 이들 위에 제 3 절연층(105)을 형성하고, 그 일부를 식각하여 제 2 드레인 전극(116)과 제 1 전극(111)과의 도전 통로를 형성한다. 상기 제 3 절연층 위에 제 1 전극을 형성한 후에는 평탄화층(106)을 형성하고, 제 1 전극에 대응하는 부분을 식각해낸다. 그 후 상기 제 1 전극 상에 발광층(113)을 형성하고, 발광층 위에 제 2 전극(112)을 형성한다.
상기 구동 박막트랜지스터(110)는 제 2 소스 전극(115), 제 2 드레인 전극(116), 제 2 게이트 전극(114), 및 반도체 채널 영역(120)을 구비하는데, 일반적으로 상기 제 2 소스 전극(115)과 제 2 드레인 전극(116)은 동일한 평면상에서 서로 간극을 두고 배치되되 상기 반도체 채널 영역(120)에 의하여 통전될 수 있도록 각각 반도체 채널 영역과 연결되며, 상기 제 2 게이트 전극(114)은 제 2 소스 전극, 제 2 드레인 전극, 및 반도체 채널 영역과 절연되되 상기 평면에 수직하고 상기 간극에 위치한 수직선상에 배치된다. 한편 박막 트랜지스터는 상기 전극들과 반도체층의 배치구조에 따라서 스태거형(staggered type), 역스태거형(inverted staggered type), 및 코플래너형(coplanar type), 역코플래너형(inverted coplanar type) 등으로 구분되는데, 본 실시예에서는 코플래너형을 예로 들어 설명하지만 본 발명이 이에 한정되는 것은 아님은 물론이다.
도 10을 참조하여 전계 발광 소자의 구조를 상세히 설명한다. 전계 발광 소자에 있어서는 상기 제1전극(111) 상에 발광 소자(113)가 형성되고, 상기 발광층 위에 제2전극(112)이 형성된다. 전계 발광 소자는 유기 전계 발광 소자와 무기 전계 발광 소자로 구분될 수 있는바, 유기 전계 발광 소자인 경우에는 상기 발광층이 크게 전자 수송층, 발광 물질층, 및 홀 수송층으로 구성되고, 무기 전계 발광 소자인 경우에는 상기 제 1 전극 및 제 2 전극 각각과 발광층 사이에 절연층이 개재된다.
유기 전계 발광 소자의 발광 물질층을 형성하는 유기물로서는, 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐- 벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3)등이 이용되는데, 상기 제 1 전극 및 제 2 전극에 전하를 공급하면 홀(hole)과 전자가 결합하여 여기자(exiton)를 생성하고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라서 상기 발광 물질층이 발광한다.
무기 전계 발광 소자의 경우에는, 상기 제 1 전극 및 제 2 전극의 내측면에 배치된 절연층들 사이의 무기물층이 발광하는데, 상기 무기물로서는 금속 황화물인 ZnS, SrS, CsS 등이 이용되며, 최근에는 CaCa2S4, SrCa2S4 등의 알카리 토류 칼륨 황화물과 금속 산화물 들도 이용되고 있다. 상기 무기물과 함께 발광층을 형성하는 발광 중심 원자들로서는 Mn, Ce, Tb, Eu, Tm, Er, Pr, Pb 등을 포함하는 천이 금속 또는 알카리 희토류 금속들이 이용된다. 상기 제 1 전극 및 제 2 전극에 전압을 가하면 전자가 가속되어 발광 중심원자와 충돌하는데, 이 때 발광 중심 원자의 전자들이 더 높은 에너지 준위로 여기 되었다가 기저 상태로 천이 되고, 이에 따라서 상기 무기물층이 발광한다.
도 11에는 본 발명에 따른 평판표시소자의 일 실시예로서 액정 표시 소자의 단면도를 도시하였다.
도면을 참조하여 액정 표시 소자를 상기 전계 발광 소자와 상이한 사항을 중심으로 설명하기로 한다. 액정 표시 소자는 제 1 기판(131), 구동 박막 트랜지스터(110), 제 1 도선(미도시), 제 2 도선(미도시), 제 1 전극(111), 제 1 배향층(137), 제 2 기판(142), 제 2 전극(112), 제 2 배향층(139), 액정층(138), 및 편광층(140)을 구비하는데, 제 1 기판은 전계 발광 소자의 기판(101)에 대응한다. 상기 제 2 기판(142)은 상기 제 1 기판과는 별도로 제조되고, 그 내측면에는 칼라 필터층(141)이 형성된다. 제 2 전극(112)은 상기 칼라 필터층 상에 형성된다. 제 1 전극(111)과 제 2 전극 상에는 각각 제 1 배향층(137)과 제 2 배향층(139)이 형성되는데, 이들은 이들 사이에 형성되는 액정층(138)의 액정을 배향한다. 편광층(140)은 상기 제 1 기판과 제 2 기판의 외면에 형성된다. 스페이서(144)는 상기 제1 기판과 제 2 기판간의 간격을 유지시킨다.
액정 표시 소자는 상기 액정의 배열에 따라서 빛을 통과시키거나 통과시키지 않는데, 이 액정은 상기 제 1 전극과 제 2 전극간의 전위차에 의하여 그 배열이 결정되고, 상기 액정층을 통과한 빛은 상기 칼라 필터층(141)의 색을 띠게 되어 화상을 구현한다.
이상에서 설명한 바와 같이 본 발명은 반도체 활성층의 불균일 채널 영역의 배열을 개선하여 휘도 특성이 향상된 평판 표시 장치 및 이의 제작에 사용되는 마스크를 제공한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

Claims (14)

  1. 발광 소자와, 상기 발광 소자에 데이터 신호를 전달하기 위해 적어도 채널 영역을 갖는 반도체 활성층을 구비하는 박막 트랜지스터를 포함하여 이루어진 부화소들이 매트릭스 형태로 배열된 평판 표시 소자로서,
    상기 채널 영역 중 중복된 레이저빔의 조사에 의해 결정의 방향이 불균일하게 형성된 불균일 채널 영역은 레이저빔의 이동 방향에 수직한 종방향으로 일직선 상에 배열되지 않으며, 상기 불균일 채널 영역은 상기 종방향으로 불규칙적인 형태를 이루며 배열되는 것을 특징으로 하는 평판 표시 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 채널 영역은 연속 측면 결정화법에 의해 형성되는 것을 특징으로 하는 평판 표시 소자.
  6. 본체; 및
    레이저빔의 선별적인 투과를 위하여 상기 본체에 형성되며 소정의 크기를 갖는 장방형의 복수의 개구부;를 가지는 마스크로서,
    상기 복수의 개구부는, 상기 개구부의 양 끝단 중 적어도 어느 한 끝단이, 레이저빔의 이동 방향에 수직한 종방향으로 인접한 개구부의 양 끝단과, 레이저빔의 이동 방향에 수직한 종방향으로 일직선을 이루지 않도록 배열되며,
    상기 복수의 개구부는 레이저빔의 이동 방향으로 순차적으로 일정 간격 이격되어 반복 배치되는 것
    을 특징으로 하는 평판 표시 장치 제작용 마스크.
  7. 삭제
  8. 본체; 및
    레이저빔의 선별적인 투과를 위하여 상기 본체에 형성되며 소정의 크기를 갖는 장방형의 복수의 개구부;를 가지는 마스크로서,
    상기 복수의 개구부는, 상기 개구부의 양 끝단 중 적어도 어느 한 끝단이, 레이저빔의 이동 방향에 수직한 종방향으로 인접한 개구부의 양 끝단과, 레이저빔의 이동 방향에 수직한 종방향으로 일직선을 이루지 않도록 배열되며,
    상기 복수의 개구부는 레이저빔의 이동방향으로 일정 간격 이격되어 배치되는 소정 개수의 개구부로 이루어진 개구부군이 레이저빔의 이동방향으로 반복적으로 배치되어 이루어진 것을 특징으로 하는 평판 표시 장치 제작용 마스크.
  9. 제 6항 또는 제 8항에 있어서,
    상기 복수의 개구부의 레이저빔 이동 방향에 평행한 길이는 중복적인 레이저빔의 조사를 위한 단위 이동 거리보다 큰 것을 특징으로 하는 평판 표시 장치 제작용 마스크.
  10. 본체와, 레이저빔의 선별적인 투과를 위하여 상기 본체에 형성되는 장방형의 복수의 개구부를 가지는 마스크로서,
    상기 복수의 개구부는 레이저빔의 이동 방향에 수직한 종방향으로 진행함에 따라 레이저빔의 이동 방향에 평행한 길이가 서로 다르게 형성된 것을 특징으로 하는 특징으로 하는 평판 표시 장치 제작용 마스크.
  11. 제 10항에 있어서,
    상기 복수의 개구부는, 상기 개구부의 양 끝단 중 적어도 어느 한 끝단이, 레이저빔의 이동 방향에 수직한 종방향으로 인접한 개구부의 양 끝단과, 레이저빔의 이동 방향에 수직한 종방향으로 일직선을 이루지 않도록 배열되는 것을 특징으로 하는 평판 표시 장치 제작용 마스크.
  12. 제 11항에 있어서,
    상기 복수의 개구부는 상기 종방향으로 진행함에 따라 레이저빔의 진행 방향으로 순차적으로 일정 간격 이격되어 배치되는 것을 특징으로 하는 평판 표시 장치 제작용 마스크.
  13. 제 11항에 있어서,
    상기 복수의 개구부는 상기 종방향으로 진행함에 따라 순차적으로 레이저빔의 이동방향으로 일정 간격 이격되어 배치되는 소정 개수의 개구부로 이루어진 개구부군이 반복적으로 배치되어 이루어진 것을 특징으로 하는 평판 표시 장치 제작용 마스크.
  14. 제 11항에 있어서,
    상기 복수의 개구부 중 가장 짧은 레이저빔 이동 방향에 평행한 길이를 갖는 개구부의 레이저빔 이동 방향의 길이는 중복적인 레이저빔의 조사를 위한 단위 이동 거리보다 큰 것을 특징으로 하는 평판 표시 장치 제작용 마스크.
KR1020030066334A 2003-09-24 2003-09-24 박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에사용되는 마스크 KR100603289B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030066334A KR100603289B1 (ko) 2003-09-24 2003-09-24 박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에사용되는 마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066334A KR100603289B1 (ko) 2003-09-24 2003-09-24 박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에사용되는 마스크

Publications (2)

Publication Number Publication Date
KR20050030024A KR20050030024A (ko) 2005-03-29
KR100603289B1 true KR100603289B1 (ko) 2006-07-20

Family

ID=37386510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066334A KR100603289B1 (ko) 2003-09-24 2003-09-24 박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에사용되는 마스크

Country Status (1)

Country Link
KR (1) KR100603289B1 (ko)

Also Published As

Publication number Publication date
KR20050030024A (ko) 2005-03-29

Similar Documents

Publication Publication Date Title
EP3514832B1 (en) Electroluminescence display device
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
KR100354643B1 (ko) 박막 트랜지스터 및 표시 장치
KR100496300B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
WO2004010741A1 (ja) アクティブマトリクス有機ｅｌ表示装置及びその製造方法
EP1455396A1 (en) Flat panel display with thin film transistor (TFT)
US20040144988A1 (en) Active matric display device including polycrystalline silicon thin film transistor and manufacturing method of the same
US7173368B2 (en) Flat panel display with thin film transistor (TFT)
KR100544117B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR100603289B1 (ko) 박막 트랜지스터를 구비한 평판 표시 장치 및 이의 제작에사용되는 마스크
JP2001100657A (ja) 表示装置
KR100710764B1 (ko) 액티브 매트릭스형 디스플레이 및 그 제조 방법
KR100528913B1 (ko) 평판표시소자
US7164153B2 (en) Thin film transistor array panel
US6686215B2 (en) Method of producing an electroluminescence display device
US20050285122A1 (en) Light emitting display and fabrication method thereof
KR100934842B1 (ko) 유기전계발광표시소자
KR100920343B1 (ko) 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법
KR100499580B1 (ko) 유기전계 발광소자용 박막트랜지스터의 제조방법
KR100553744B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100592264B1 (ko) 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치
JP2005099830A (ja) 表示装置
KR20040094058A (ko) 박막 트랜지스터를 구비한 평판표시장치
JP2007041614A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 14