KR100600656B1 - 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한비정질 실리콘막의 결정화 방법 - Google Patents
선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한비정질 실리콘막의 결정화 방법 Download PDFInfo
- Publication number
- KR100600656B1 KR100600656B1 KR1020030094528A KR20030094528A KR100600656B1 KR 100600656 B1 KR100600656 B1 KR 100600656B1 KR 1020030094528 A KR1020030094528 A KR 1020030094528A KR 20030094528 A KR20030094528 A KR 20030094528A KR 100600656 B1 KR100600656 B1 KR 100600656B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- amorphous silicon
- film
- tft
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010408 film Substances 0.000 title claims abstract description 120
- 238000010438 heat treatment Methods 0.000 title claims abstract description 75
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 title 1
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 238000009792 diffusion process Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000011521 glass Substances 0.000 claims abstract description 35
- 238000002425 crystallisation Methods 0.000 claims abstract description 33
- 230000008025 crystallization Effects 0.000 claims abstract description 30
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 12
- 239000001257 hydrogen Substances 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 238000009413 insulation Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract description 10
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000010453 quartz Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000006356 dehydrogenation reaction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 선형 램프 스캐닝을 이용하여 대면적 기판에 금속 유도 측면 결정화 방법으로 결정화할 때에 박막 트랜지스터가 열화되는 것을 방지하기 위하여 금속 열확산막이 추가된 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한 비정질 실리콘막의 결정화 방법에 관한 것이다.
본 발명은 대면적 투명 유리기판이 변형되지 않으면서도 비정질 실리콘을 결정화시킬 수 있는 선형 램프 스캐닝법을 사용하여 TFT를 결정화할 때 발생하는 고온에 의한 TFT 특성의 열화를 방지하기 위하여, 금속 열확산막을 TFT 소자 상부에 형성하여 열화의 원인이 되는 램프의 빔에 의한 집중된 열을 확산시키고, 소자 자체의 열팽창을 완화시켜 파괴를 방지하고, 또한 공기 중에서의 스캔 열처리할 때에 발생하는 TFT 열화 현상을 수소 분위기 후 열처리를 통해 회복시키는 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한 비정질 실리콘막의 결정화 방법을 제공한다.
비정질 실리콘, MILC, 금속 유도 측면 결정화, TFT, 박막 트랜지스터
Description
도 1은 본 발명에 따른 MILC 다결정 TFT 형성 과정을 설명하기 위한 공정도.
도 2는 본 발명에 따른 선형 램프 스캐닝 장치의 구조를 설명하기 위한 구성도.
도 3은 TFT 종류별 특성을 설명하기 위한 그래프.
* 도면의 주요 부분에 대한 부호 설명 *
10 : 유리 기판 12 : 절연막
14 : 비정질 실리콘 16 : 게이트 절연막
18 : 게이트 20 : 드레인
21 : 쏘스 22 : 제 1실리콘 산화막
24 : 금속 열확산막 26 : 제 2실리콘 산화막
30 : TFT 시편 40 : 하부 반사경
42 : 석영 평판 44 : 하부 램프
50 : 가이드 레일 52 : 슬라이더
54 : 상부 반사경 56 : 상부 램프
본 발명은 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한 비정질 실리콘막의 결정화 방법에 관한 것으로, 보다 상세하게는 선형 램프 스캐닝 장치를 이용하여 대면적 기판에 형성된 다결정 실리콘 박막 트랜지스터를 금속 유도 측면 결정화 방법으로 결정화할 때에 박막 트랜지스터의 열화를 방지할 수 있는 것에 관한 것이다.
일반적으로, 액정표시소자(Liquid Crystal Display)를 구동하는 소자로 사용되는 다결정 실리콘 박막 트랜지스터(Thin Film Transistor; 이하, TFT)를 유리 기판에서 형성하기 위해서는 유리 기판의 변형 온도 이하인 500℃ 이하의 저온에서 비정질 실리콘을 증착한 뒤에 이를 결정화시켜야 한다.
이를 위하여, 금속 박막을 상기 비정질 실리콘 박막에 증착하여, 상기 금속 박막을 통하여 열을 확산시켜 줌으로써 상기 비정질 실리콘 박막의 결정화 온도를 500℃ 이하로 낮출 수 있는 금속유도 측면결정화법(Metal Induced Lateral Crystallization, 이하 MILC)이라는 새로운 방법이 개발되었다.
그러나, 실제 공정에 상기 MILC법을 적용하더라도 500℃에서 수 시간의 열처리 시간이 필요하기 때문에 결정화 온도를 500℃ 이하로 낮추어 주는데 있어 한계 가 있었다.
한편, 종래의 소면적 LCD를 구현하기 위해서는 수용 면적이 작은 열처리 노에서도 원활한 열처리가 이루어질 수 있었으나, 차세대의 대면적 LCD를 구현하기 위해서는 대면적 유리기판을 수용할 수 있는 대용량 열처리 노가 필요한데, 현실적으로 대면적 유리기판을 수용할 수 있는 열처리 노의 구성이 용이하지 않은 점과 수 시간에 걸쳐서 이루어지는 장시간의 열처리는 생산성 향상을 저해하는 요인이었다.
상기와 같은 문제점을 해소하기 위하여, 램프에 의한 열처리 장치가 고안되었다. 이 기술은 비정질 실리콘 표면에 Ni 금속막을 형성하고 램프의 열을 이용하여 1초 동안 높은 온도로 열처리하고 5초 동안 냉각시키는 공정을 1번 이상 실행함으로써 금속유도 측면결정화(MILC)시키는 방법이다.
상기와 같은 램프를 이용한 MILC 방법에 의하면 불투명한 비정질 실리콘 박막만이 가열되어 냉각될 때에 결정화가 이루어지지만, 유리기판은 투명하므로 램프에 의해 가열되지 않아 유리 기판의 변형을 방지 할 수 있다.
그러나, 상기와 같은 종래의 램프를 이용한 MILC 방법을 사용할 때에는 1초 동안 가열한 후에 반드시 5초 정도의 시간 동안 냉각시켜야 하는데, 이렇게 하는 이유는 유리기판의 전면에 비정질 실리콘이 형성되어 있어서 불투명한 비정질 실리콘이 가열되면서 유리 기판에 열을 전달하여 유리 기판의 변형이 우려되기 때문이다.
그리고, 유리 기판의 전면을 동시에 가열해야 하기 때문에 600mm×500mm 이 상의 대면적 유리 기판을 균일하게 가열시키고 냉각시켜 주는 장치를 구현하는 것은 매우 어려운 일이다.
또한, 가열이 전체 면적에 대하여 균일하게 이루어지지 않으면 모든 영역을 결정화시키기 위한 열처리 시간이 길어져야 하며, 이로 인하여 비정질 실리콘이 국부적으로 온도가 높게 상승될 수 있으며, 이러한 연유로 유리기판이 가열되어 변형될 수 있는 문제점이 발생된다.
이러한 문제점을 해결하기 위해 대면적 유리 기판에 대하여 스캐닝이 가능한 선형 램프를 통한 방법에 의해 비정질 실리콘을 결정화하는 방법이 개발되었다.
이와 같은 선형 램프 스캐닝 장치는 유리 기판의 면적이 증가해도 비정질 실리콘의 결정화 온도 이상까지 1차원적인 빛의 균일도를 유지시키면서 가열하는 방식이므로 기존의 2차원적으로 균일한 온도를 요구하는 구조에 비해 월등히 유리하다.
또한, 이와 같은 선형램프 스캐닝 장치는 스캐닝 장치의 폭과 이동 거리만큼 유리 기판의 크기를 확장할 수 있으므로 LCD와 같은 대면적 평판 디스플레이 장치의 제작에 유리하다.
그러나, 상기와 같은 선형램프 스캐닝 장치에 의한 MILC 방법은 선형램프에서 발생되는 열 즉, 1차원 분포를 가지는 열을 유리기판에 대하여 스캐닝하는 것이기 때문에 스캐닝이 이루어지는 부분과 그렇지 않은 부분간의 온도 편차가 크기 때문에 급격한 온도변화에 의해 TFT 구조물이 변형되어 특성이 열화되는 문제점을 안고 있었다.
따라서, 본 발명은 이러한 종래 기술의 문제점을 감안하여 안출된 것으로, 그 목적은 대면적 유리기판에 형성된 다결정 실리콘 박막 트랜지스터를 선형 램프 스캐닝 장치를 이용한 금속유도 측면 결정화(MILC) 방법으로 결정화할 때 박막 트랜지스터 위에 금속 열확산막을 형성함으로써 박막 트랜지스터의 열화를 방지하는 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한 비정질 실리콘막의 결정화 방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여, 본 발명은, 유리 기판에 비정질 실리콘을 포함하는 TFT를 형성하는 단계; 상기 TFT의 비정질 실리콘 위에 금속 유도 측면 결정화법에 의하여 상기 비정질 실리콘의 결정화를 위한 금속막을 미리 설정된 영역에 형성하는 단계; 상기 TFT 위에 절연을 위한 제 1절연막을 형성하는 단계; 상기 제 1절연막 위에 열 확산을 위한 열확산막을 형성하는 단계; 상기 열확산막 위에 산화 방지를 위한 제 2절연막을 형성하는 단계; 선형 램프 스캐닝 장치로 열처리함에 의해, 상기 금속막을 이용하여 비정질 실리콘을 금속 유도 측면 결정화시키는 단계; 및 수소 분위기에서 후 열처리하는 단계로 구성되는 것을 특징으로 하는 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지스터의 제조 방법을 제공한다.
상기 제 1절연막 및 제 2절연막은 실리콘 산화막 또는 실리콘 질화막으로 이 루어지고, 상기 열확산막은 MoW를 1㎛ 이하의 두께로 형성하는 것이 바람직하다.
그리고, 본 발명은 유리 기판에 형성된 비정질 실리콘을 포함하는 TFT; 상기 TFT의 비정질 실리콘 위의 미리 설정된 영역에 형성되어 금속 유도 측면 결정화법에 의하여 상기 비정질 실리콘을 결정화시키기 위한 금속막; 상기 TFT 위에 절연을 위해 형성된 제 1절연막; 상기 제 1절연막 위에 형성되어, 상기 비정질 실리콘의 상기 금속막에 의한 금속 유도 측면 결정화를 위한 열처리를 할 때에 열을 확산시키기 위한 열확산막; 상기 열확산막 위에 산화 방지를 위해 형성된 제 2절연막을 포함하여, 상기 비정질 실리콘의 상기 금속막에 의한 금속 유도 측면 결정화를 위하여 선형 램프 스캐닝 장치로 열처리한 후에, 수소 분위기에서 후 열처리함으로써 이루어지는 것을 특징으로 하는 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지스터를 아울러 제공한다.
또한, 본 발명은 (a) 유리기판 위에 비정질 실리콘을 형성하는 단계; (b) 상기 비정질 실리콘 위에 금속 유도 측면 결정화법에 의한 상기 비정질 실리콘의 결정화를 위한 금속막을 미리 설정된 영역에 형성하는 단계; (c) 상기 비정질 실리콘 및 금속막 위에 절연을 위한 제 1절연막을 형성하는 단계; (d) 상기 제 1절연막 위에 열 확산을 위한 열확산막을 형성하는 단계; (e) 상기 열확산막 위에 산화 방지를 위한 제 2절연막을 형성하는 단계; 및 (f) 선형 램프 스캐닝 장치로 열처리함에 의해, 상기 금속막을 이용하여 비정질 실리콘을 금속 유도 측면 결정화시키는 단계를 포함하는 특징으로 하는 선형 램프 스캐닝 장치의 열처리를 이용한 비정질 실리콘막의 결정화 방법을 제공하고, 상기 (f) 단계의 열처리 이후에 수소 분위기에서 후 열처리하는 단계를 더 포함하여 이루어진다.
상기와 같이 이루어지는 본 발명은 열확산막에 의하여 열처리를 위하여 조사되는 빔에 의한 집중된 열을 확산시키면서 TFT 소자 자체의 열팽창을 완화시켜 박막 트랜지스터의 열화를 방지해 준다.
(실시예)
본 발명에 따른 선형 램프 스캐닝 장치를 이용한 박막 트랜지스터 형성 방법을 설명하기 위하여 비정질 실리콘 TFT를 열처리하기 위한 용도로 사용되는 선형램프 스캐닝 장치에 대하여 도 2를 참조하여 설명한다.
열처리를 하기 위한 대상인 TFT 시편(30)은 석영 평판(42) 위에 장착되는데, 상기 석영 평판(42)은 내열성과 빔 투과성이 우수한 석영 재질로 이루어진다.
상기 석영 평판(42)의 밑에는 선형 할로겐 램프로 이루어진 하부 램프(44)가 장착되는데, 이는 상기 TFT 시편(30) 전체를 400℃ 이하의 온도로 가열시킴으로써 상부 램프(56)의 선형 빔에 의하여 형성되는 온도 구배를 조절하는 역할과 열충격을 방지하는 역할을 한다.
상기 하부 램프(44)의 밑에는 하부 반사경(40)이 장착되어, 상기 하부 램프(44)에서 발생된 빔을 상부 즉, TFT 시편(30)쪽으로 반사시켜 주는 역할을 한다.
상기 상부 램프(56)는 선형 할로겐 램프로 구성되어, 그 단면이 타원 형상이 상부 반사경(54)에 의하여 선형으로 집속된 빔을 발생하는데, 상기 상부 반사경(54)에 의하여 집속된 빔의 온도는 약 800℃이다.
상기 상부 램프(56) 및 상부 반사경(54)은 직선의 가이드 레일(50)에 장착되어 직선 이동이 가능한 슬라이더(52)에 장착되어 상기 TFT 시편(30)의 길이 방향으로 이동할 수 있다.
그리고, 상기 하부 램프(44)의 냉각은 18℃의 압축 공기를 이용하여 냉각하고, 상기 하부 반사경(40)은 5℃ 정도의 냉각수를 이용하여 냉각한다.
상기와 같이 구성된 선형 램프 스캐닝 장치는 일정한 속도로 이동하는 상기 슬라이더(52)의 이동에 의하여 TFT 시편(30)을 연속적이고 균일하게 가열할 수 있으며, 열처리되는 기판의 면적과 공정 조건에 따라 상기 상부 램프(56) 및 하부 램프(44)의 출력 등을 조정해야 한다.
상기와 같은 선형 램프 스캐닝 장치를 이용하여 결정화를 위한 열처리를 할 때에 TFT 특성을 열화시키지 않는 TFT 구조에 대하여 도 1을 참조하여 설명한다.
도 1의 (A)는 유리 기판(10)에 형성된 전형적인 TFT 구조물을 나타낸 것으로, TFT 소자는 상기 유리 기판(10) 위에 형성된 절연막(12), 비정질 실리콘(14), 게이트 절연막(16), 게이트(18) 등으로 이루어져 있다.
도 1의 (B)는 MILC(금속 유도 측면 결정화)를 위해 20Å의 니켈(Ni) 박막(20, 21)이 상기 비정질 실리콘(14) 위에 형성된 구조를 나타낸 것으로, 상기 니켈 박막(20, 21)은 드레인 전극(20)과 쏘스 전극(21)으로 이용된다.
도 1의 (C)는 그 상부에 형성되는 금속 열확산막(24)과 TFT 소자(14, 16, 18, 20, 21) 사이의 절연을 위해 제 1실리콘 산화막(SiO2; 22)이 형성된 구조를 나 타낸 것이다.
도 1의 (D)는 선형 램프 스캐닝 장치의 선형 빔에 의하여 전달되는 열의 확산을 용이하게 하기 위하여, 상기 제 1실리콘 산화막(22) 위에 금속 열확산막(24)이 형성된 구조를 나타낸 것이다.
도 1의 (E)는 열처리 도중에 상기 금속 열확산막(24)의 산화를 방지하고 열처리 효율을 향상시키기 위해 덮개 막으로 이용되는 제 2실리콘 산화막(26)이 형성된 구조를 나타낸 것으로, 상기 제 2실리콘 산화막(26)은 다양한 분위기에서 열처리를 가능하게 해 주는 특징이 있다.
상기 비정질 실리콘(14) 위에 형성되는 각 층의 두께는, 니켈 박막(20, 21) : 20Å - 제 1실리콘 산화막(22) : 4000Å - 금속 열확산막(24) : 1000Å - 제 2실리콘 산화막(26) : 1000Å이다.
상기와 같은 TFT 시편(30)의 각층의 특징 또는 형성 방법은 다음과 같다.
상기 금속 열확산막(24) 위에 형성된 제 2실리콘 산화막(26)은 공기 중에서의 열처리 중에 상기 금속 열확산막(24)이 산화되는 것을 방지하면서 보온 효과 제공하는 것으로, 이를 위하여 MoW와 같은 금속을 플라즈마 유도 화학기상 증착법(이하 PECVD법)으로 증착하였다.
그리고, 상기 금속 열확산막(24) 아래의 제 1실리콘 산화막(22)은 TFT(14, 16, 18, 20)와 상기 금속 열확산막(24) 사이를 절연시켜 주는 것으로, 상기 제 2실리콘 산화막(26)과 마찬가지로 PECVD법으로 증착하였다.
상기 제 1실리콘 산화막(22) 및 제 2실리콘 산화막(26)은 절연막으로써, 본 발명의 실시예에서는 실리콘 산화막을 사용하였지만, 절연성이 우수하면서 박막 증착이 가능한 질화막과 같은 다른 소재의 사용도 가능하다.
상기 금속 열확산막(24)은 그 두께에 따라 열확산 효과의 정도가 달라지지만, 1㎛ 이상의 두께에서는 열 처리 도중에 금속 열확산막(24)과 제 1실리콘 산화막(22) 또는 제 2실리콘 산화막(26)간의 열팽창율 차이에 의해 제 1실리콘 산화막(22) 또는 제 2실리콘 산화막(26)이 파괴될 수 있으므로 상기 금속 열확산막(24)에 사용되는 소재의 열팽창율을 고려하여 열팽창량이 상기 제 1실리콘 산화막(22) 또는 제 2실리콘 산화막(26)의 파괴를 유발하지 않을 정도의 두께로 해야 하는데, 상기 열확산막(24)으로 MoW를 마그네트론 스퍼터링법으로 증착하는 경우에 1㎛ 이하의 두께로 증착하는 것이 바람직하며, 그 소재는 상기 MoW 외의 다른 금속도 가능하다.
상기 비정질 실리콘(14) 위의 니켈 박막(20, 21)은 상기 비정질 실리콘(14)을 MILC법에 의해 다결정 실리콘(Polycrystalline Silicone)으로 상변화시키기 위한 것으로 마그네트론 스퍼터링법으로 증착되었다.
이하, 상기 선형 램프 스캐닝 장치를 이용하여 TFT 시편(30)을 열처리하는 과정과 후속 열처리 공정을 통하여 결정화시키는 과정을 설명한다.
준비된 상기 TFT 시편(30)을 도 2에 나타낸 선형 램프 스캐닝 장치의 석영 평판(42)에 장착한 후에, 최고 온도 630℃의 열로 0.1mm/sec의 속도로 스캐닝하는데, 상기 상부 램프(56)에 인가되는 전력을 조절하여 빠른 속도로(예를 들어 80℃/sec) 온도를 상승시킨 뒤 수초동안 유지시켰다가 냉각 공기를 이용하여 빠르 게 냉각시킨다.
상기 투명한 유리 기판(10)은 상부 램프(56)에 의해 직접 가열되지 않고 유리 기판(10) 위에 형성된 비정질 실리콘(14) 박막만이 조사되는 빛의 파장에 해당하는 에너지를 흡수하여 국부적으로 가열된다.
따라서, 대면적의 투명한 유리 기판(10)은 변형 온도에 이르지 않고 유리 기판(10) 위에 패턴되어 있는 비정질 실리콘(14) 박막만이 금속 유도 결정화(MILC)에 필요한 온도로 가열된다.
상기와 같은 열처리는 국부적으로 비정질 실리콘의 일부분만을 고온으로 가열하여 고속 결정화시키는데, 기존의 스캐닝 방법과는 달리 TFT 구조를 완성시킨 후에 열처리가 가능하다.
그러나, TFT 구조를 완성시킨 후에 행하는 고온 열처리는 TFT 구조를 이루는 각각의 막의 열팽창률의 차이와 선형 열처리라는 국부적인 열처리로 인해, 열처리 도중 막의 계면에 발생하는 불균등한 응력으로 인해 계면 결함이 발생하게 되어 전자 이동도 등의 TFT 특성이 열화되는 문제점이 있다.
이를 방지하기 위하여, 본 발명은 TFT 구조물 위에 금속 재질의 열확산막을 증착한 후, 스캔 RTA 열처리를 시행하는 것이며, 이 방법에 의해 국부적인 열의 집중을 해소시켜 계면 결함의 발생을 억제시킬 수 있는 것이다.
상기와 같이 열처리를 한 후에, 후 열처리를 통해 열처리 과정에서 고온에 노출되어 실리콘 막에서의 탈수소 현상 등으로 인해 열화되었던 TFT 특성을 원상 회복시켜 주어야 하는데, 상기 후 열처리는 수소 분위기에서 450℃의 열로 30분간 이루어진다. 또한, 상기 후 열처리는 기존 TFT 후속 공정 중의 하나인 금속 어닐링 공정(Metal Annealing)을 이용할 수도 있다.
한편, 상기 램프 스캐닝 열처리 장치에 의하여 열처리를 할 때에 발생하는 TFT의 열화 원인은 공기 중에서의 고온 열처리에 의해 탈수소 현상이 발생하기 때문인데, 이러한 점을 응용하면, PECVD 비정질 실리콘을 사용하는 TFT 공정에서 반드시 필요한 탈수소 공정을 본 발명에 따른 램프 스캐닝 열처리 장치를 이용하여 처리할 수도 있으며, 이와 같은 탈수소 처리는 공정 수의 절감 효과를 얻을 수 있다.
본 발명은 도 1과 같은 구조로 이루어져, 선형 램프 스캐닝 장치에 의하여 열처리된 후에 수소 분위기에서 후 열처리된 TFT의 특성을 확인하기 위하여, 3종류의 시편을 준비하여 서로 비교하였다.
먼저, 도 1과 같은 구조로 이루어진 TFT 즉, 기존의 TFT 소자 위에 금속 열확산막(24)과 제 1실리콘 산화막(22) 및 제 2실리콘 산화막(26)이 형성된 TFT 시편(30)을 상기 선형 램프 스캐닝 장치로 열처리한 직후에 TFT 특성을 조사하여 도 3의 곡선 (A)와 표 1의 시편 A 항목에 나타내었다.
이를 보면, 스캐닝이 공기 중 고온에서 이루어지는 열처리이기 때문에 각 계면 간의 응력 축적과 변형, 그리고 고온 열처리에 의한 탈수소 현상으로 인해 TFT 특성이 열악해진 것을 볼 수 있다. 즉, 온-전류(On-Current)는 5×10-6(A), 특성 곡선의 슬로프는 2.29, 전자 이동도는 5.85로 나타났다.
그리고, 상기와 같이 선형 램프 스캐닝 장치에 의하여 열처리된 TFT 시편(30)을 수소 분위기에서 450℃의 열로 30분간 후 열처리한 후의 TFT(본 발명의 바람직한 실시예)의 특성을 도 3의 곡선(B)와 표 1의 시편 B 항목에 나타내었다.
이를 보면, 스캐닝 직후의 TFT 특성(도 3의 곡선 (A), 표 1의 시편 A 항목)과 비교할 때, 온-전류(On-current) 특성 면에서는 5×10-6(A)에서 7×10-5(A)로 향상되었고, 전자 이동도는 5.85에서 26.97로 약 5배 정도 향상되었다는 것을 알 수 있다. 또한 특성 곡선의 슬로프(slope) 면에서도 2.29에서 1.02로 향상되었다.
한편, 도 3의 곡선 (C)와 표 1의 시편 C 항목은 금속 열확산막이 없는(No MoW) TFT 시편을 상기 선형 램프 스캐닝 장치를 이용하여 스캐닝하고, 450℃의 온도에서 30분 동안 수소 분위기 후 열처리하였을 때의 TFT 특성 곡선인데, 본 발명의 바람직한 실시예인 시편 B에 비하여 온-전류 특성과 전자이동도가 1/2로 줄었고, 특성 곡선의 슬로프 특성 또한 1.02에서 1.26으로 열화되었다.
상기와 같이 금속 열확산막의 유무에 따라 TFT 특성의 차이가 생기는 이유는 앞서 언급했듯이, 금속 열확산막이 없는 경우에는 선형 램프 스캐닝 장치로 TFT를 열처리를 할 때에 발생하는 불균등한 열응력에 의하여 계면 결함이 발생하여, 계면 결함의 존재가 전자이동도 등의 특성에 크게 영향을 미치기 때문이다. 그러나, 금속 열확산막이 형성된 경우에는 이로 인하여 열의 집중이 해소되어 계면 결함이 생기는 것을 해소해 주기 때문에 TFT의 특성이 열화되는 것을 방지한다.
결과적으로, 도 3 및 표 1에서 보는 바와 같이, 상기 3가지의 경우 중에서 금속 열확산막(24)이 형성된 TFT 시편(30)을 상기 선형 램프 스캐닝 장치를 이용하여 스캐닝한 후, 450℃의 온도에서 30분 동안 수소 분위기에서 후 열처리한 TFT의 특성이 가장 우수하다는 것을 알 수 있다.
| On-Current (Vd=10V) | Slope (Vd=10V) | 전자이동도 (Vd=0.1V) | |
| 시편 A | 5×10-6 | 2.29 | 5.85 |
| 시편 B | 7×10-5 | 1.02 | 26.97 |
| 시편 C | 4×10-5 | 1.26 | 14.35 |
상기 설명에서는 다결정 실리콘 박막 트랜지스터를 예로 들어 설명하였지만, 본 발명은 MILC 방법으로 결정화되는 비정질 실리콘이 사용되는 다른 반도체 장치의 결정화 처리에도 적용하여 사용할 수 있다.
상기한 바와 같이 이루어진 본 발명은 TFT 구조물 위에 금속 열확산막을 추가적으로 증착함으로써 선형 램프 스캐닝 장치를 사용하여 다결정 실리콘 TFT의 제조 과정 중에서 비정질 실리콘을 결정화할 때 고온에 의한 TFT 특성의 열화를 방지해 준다.
그리고, 본 발명의 램프 스캐닝 열처리 장치를 이용하여 대면적 유리 기판에 형성된 TFT를 열처리하는 방법은 유리 기판의 면적이 증가해도 1차원적인 빛의 균일도만을 유지시키면 되므로 2차원적으로 균일한 온도를 요구하는 기존의 방식에 비해 월등히 유리하다.
또한, 스캐닝에 이용되는 선형 램프의 이동 거리만큼 유리 기판의 크기를 확 장할 수 있으므로, LCD와 같은 대면적 평판 디스플레이 장치의 제작에 매우 유리하다.
이상에서는 본 발명을 특정의 바람직한 실시예를 예로 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
Claims (7)
- 유리 기판에 비정질 실리콘을 포함하는 TFT를 형성하는 단계;상기 TFT의 비정질 실리콘 위에 금속 유도 측면 결정화법에 의하여 상기 비정질 실리콘의 결정화를 위한 금속막을 미리 설정된 영역에 형성하는 단계;상기 TFT 위에 절연을 위한 제 1절연막을 형성하는 단계;상기 제 1절연막 위에 열 확산을 위한 열확산막을 형성하는 단계;상기 열확산막 위에 산화 방지를 위한 제 2절연막을 형성하는 단계;선형 램프 스캐닝 장치로 열처리함에 의해, 상기 금속막을 이용하여 비정질 실리콘을 금속 유도 측면 결정화시키는 단계; 및수소 분위기에서 후 열처리하는 단계로 구성되는 것을 특징으로 하는 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 제 1절연막 및 제 2절연막은 각각 실리콘 산화막 또는 실리콘 질화막으로 이루어지는 것을 특징으로 하는 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 열확산막은 금속 박막으로 이루어지는 것을 특징으로 하는 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지 스터의 제조 방법.
- 제 1항 또는 제 3항에 있어서, 상기 열확산막은 MoW로 이루어지고, 그 두께는 1㎛ 이하로 형성되는 것을 특징으로 하는 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 유리 기판에 형성된 비정질 실리콘을 포함하는 TFT;상기 TFT의 비정질 실리콘 위의 미리 설정된 영역에 형성되어 금속 유도 측면 결정화법에 의하여 상기 비정질 실리콘을 결정화시키기 위한 금속막;상기 TFT 위에 절연을 위해 형성된 제 1절연막;상기 제 1절연막 위에 형성되어, 상기 비정질 실리콘의 상기 금속막에 의한 금속 유도 측면 결정화를 위한 열처리를 할 때에 열을 확산시키기 위한 열확산막;상기 열확산막 위에 산화 방지를 위해 형성된 제 2절연막을 포함하여,상기 비정질 실리콘의 상기 금속막에 의한 금속 유도 측면 결정화를 위하여 선형 램프 스캐닝 장치로 열처리한 후에, 수소 분위기에서 후 열처리함으로써 이루어지는 것을 특징으로 하는 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정 실리콘 박막 트랜지스터.
- (a) 유리기판 위에 비정질 실리콘을 형성하는 단계;(b) 상기 비정질 실리콘 위에 금속 유도 측면 결정화법에 의한 상기 비정질 실리콘의 결정화를 위한 금속막을 미리 설정된 영역에 형성하는 단계;(c) 상기 비정질 실리콘 및 금속막 위에 절연을 위한 제 1절연막을 형성하는 단계;(d) 상기 제 1절연막 위에 열 확산을 위한 열확산막을 형성하는 단계;(e) 상기 열확산막 위에 산화 방지를 위한 제 2절연막을 형성하는 단계; 및(f) 선형 램프 스캐닝 장치로 열처리함에 의해, 상기 금속막을 이용하여 비정질 실리콘을 금속유도 측면 결정화시키는 단계를 포함하는 특징으로 하는 선형 램프 스캐닝 장치의 열처리를 이용한 비정질 실리콘막의 결정화 방법.
- 제 6항에 있어서, 상기 (f) 단계의 열처리 이후에 수소 분위기에서 후 열처리하는 단계를 더 포함하는 특징으로 하는 선형 램프 스캐닝 장치의 열처리를 이용한 비정질 실리콘막의 결정화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094528A KR100600656B1 (ko) | 2003-12-22 | 2003-12-22 | 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한비정질 실리콘막의 결정화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094528A KR100600656B1 (ko) | 2003-12-22 | 2003-12-22 | 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한비정질 실리콘막의 결정화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050063166A KR20050063166A (ko) | 2005-06-28 |
| KR100600656B1 true KR100600656B1 (ko) | 2006-07-13 |
Family
ID=37255048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030094528A Expired - Fee Related KR100600656B1 (ko) | 2003-12-22 | 2003-12-22 | 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한비정질 실리콘막의 결정화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100600656B1 (ko) |
-
2003
- 2003-12-22 KR KR1020030094528A patent/KR100600656B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050063166A (ko) | 2005-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379361B1 (ko) | 실리콘막의 결정화 방법 | |
| JP3883592B2 (ja) | レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法 | |
| CN1614756B (zh) | 半导体器件及其制造方法 | |
| US6746903B2 (en) | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices | |
| KR100388731B1 (ko) | 반도체 장치의 제조 방법 | |
| US6902616B1 (en) | Method and apparatus for producing semiconductor device | |
| KR100303111B1 (ko) | 반도체 장치 제조 방법 및 제조 장치 | |
| JPH08228006A (ja) | 絶縁ゲイト型薄膜半導体装置の作製方法 | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| JPH11354463A (ja) | レーザアニール装置及び多結晶半導体膜の製造方法 | |
| JP3390603B2 (ja) | レーザー処理方法 | |
| KR101133827B1 (ko) | 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 | |
| JP2001044133A (ja) | レーザ照射方法及び半導体装置の製造方法 | |
| KR100785542B1 (ko) | 액정 디스플레이 패널 제조 방법 | |
| KR101186294B1 (ko) | 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| JP3683605B2 (ja) | 半導体装置の作製方法 | |
| JP3886554B2 (ja) | レーザーアニール方法 | |
| KR100600656B1 (ko) | 선형 램프 스캐닝 장치의 열처리에 의해 결정화된 다결정실리콘 박막 트랜지스터 및 그 제조방법과, 이를 이용한비정질 실리콘막의 결정화 방법 | |
| KR100796607B1 (ko) | 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법 | |
| JP3966923B2 (ja) | 半導体作製方法および半導体装置の作製方法 | |
| JPH0851077A (ja) | 多結晶半導体の製造方法及び画像表示デバイスの製造方法及び多結晶半導体の製造装置 | |
| JP3512550B2 (ja) | 半導体装置の作製方法 | |
| JP2000077353A (ja) | 半導体装置の作製方法 | |
| JPH08316483A (ja) | 半導体の作製方法 | |
| KR20050078392A (ko) | 비정질 반도체 박막의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법과 박막 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20031222 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20051118 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060522 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060706 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20060707 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090703 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100622 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110706 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120703 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120703 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |