[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100609234B1 - 하부 반사방지막의 얕은 트랜치 절연 형성 방법 - Google Patents

하부 반사방지막의 얕은 트랜치 절연 형성 방법 Download PDF

Info

Publication number
KR100609234B1
KR100609234B1 KR1020040114993A KR20040114993A KR100609234B1 KR 100609234 B1 KR100609234 B1 KR 100609234B1 KR 1020040114993 A KR1020040114993 A KR 1020040114993A KR 20040114993 A KR20040114993 A KR 20040114993A KR 100609234 B1 KR100609234 B1 KR 100609234B1
Authority
KR
South Korea
Prior art keywords
barc
forming
sti
shallow trench
etching
Prior art date
Application number
KR1020040114993A
Other languages
English (en)
Other versions
KR20060076539A (ko
Inventor
김민석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114993A priority Critical patent/KR100609234B1/ko
Publication of KR20060076539A publication Critical patent/KR20060076539A/ko
Application granted granted Critical
Publication of KR100609234B1 publication Critical patent/KR100609234B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 하부 반사방지막의 얕은 트랜치 절연 형성 방법에 관한 것으로, 보다 자세하게는 하부 반사방지막을 포함하는 얕은 트랜치 절연(Shallow Trench Isolation, 이하 STI) 형성 공정 중 하부 반사방지막(Bottom AntiReflective Coating, 이하 BARC)을 원하는 공정에 따라 정확하게 식각함으로써, 전체 공정의 수율을 향상시키는 것이다.
본 발명의 BARC의 STI 형성 방법은 BARC를 원하는 공정에 따라 정확하게 식각할 수 있으며, 모트 브릿지(Moat Bridge) 등의 결함을 제거할 수 있고, 식각시 발생하는 파티클(Particle)의 제거율을 높일 수 있어, 전체 공정의 수율을 향상시킬 수 있다.
BARC, 산화막, 과식각.

Description

하부 반사방지막의 얕은 트랜치 절연 형성 방법{Method for forming shallow trench isolation of bottom antireflective coating}
도 1a 내지 도 1c는 종래기술에 의한 반사방지막 식각 공정단면도.
도 2a 내지 도 2d는 본 발명에 따른 반사방지막 STI 공정단면도.
본 발명은 하부 반사방지막의 얕은 트랜치 절연 형성 방법에 관한 것으로, 보다 자세하게는 하부 반사방지막을 포함하는 얕은 트랜치 절연(Shallow Trench Isolation, 이하 STI) 형성 공정 중 하부 반사방지막(Bottom AntiReflective Coating, 이하 BARC)을 원하는 공정에 따라 정확하게 식각함으로써, 전체 공정의 수율을 향상시키는 것이다.
최근에 소자의 집적도가 증가해짐에 따라 선폭(Critical Demension)도 비례하여 작아지는 추세에 있다. 종래 1M급에서는 0.81㎛, 64M급에서는 0.351㎛, 256M급에서는 0.251㎛ 그리고 1G급에서는 0.181㎛로 작아지고 있다. 따라서 패터닝을 위한 노광방법도 종래 i- 라인에서 DUV(Deep Ultraviolet)노광방법으로 전환되고 있다. 추후 1G급 이상에서는 X-ray 노광방법이 채택될 것으로 예상된다.
일반적으로 BARC는 유기성분과 무기성분으로 구분되며 유기성분의 BARC는 바인더 폴리머(Binder Polymer), 다이(Dye), 첨가제등으로 구성되며, 포토레지스트와 간층 C(Carbon), H(Hydrogen), O(Oxygen) 등의 성분을 가지며 점도가 높은 특성이 있다. 그리고 BARC에 따라 S(Sulfur)가 포함되어 있기도 한다. 또한, 무기성분의 BARC는 SiO2 계열 또는 카본(Carbon : C)계열의 주성분이다.
이하, 종래의 하부 반사방지막 식각방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다. 도 1a 내지 도 1c는 종래의 하부 반사방지막 식각방법을 나타낸 공정 단면도이다.
먼저, 도 1a에 도시한 바와같이 반도체 기판(1)상에 선택적으로 식각하고자 하는 식각층(2)을 형성하고, 상기 식각층(2)상에 BARC(3)을 증착한 후, 베이킹공정한다. 그리고 특히 BARC(3)상에 포토레지스트(4)를 도포하고 소프트 베이킹 공정을 실시한 후, 노광 및 현상공정으로 포토레지스트(4)를 패터닝한다.
이어, 도 1b에 도시한 바와같이 패터닝된 포토레지스트(4)를 하드 베이킹 공정을 실시한 후, 상기 패너닝된 포토레지스트(4)를 마스크로 하여 BARC(3)을 식각한다. 여기서, 포토레지스트(4)와 BARC(3)의 에칭 선택성은 1:1~1:1.5 정도 밖에 되지 않는다.
이어, 도 1c에 도시한 바와같이 식각된 상기 BARC(3)을 마스크로 하여 식각층(2)을 식각한다. 그리고 상기 포토레지스트(4)와 BARC(3)을 제거한다.
그러나, 보통 사용하는 BARC의 두께는 2000Å미만으로 스텝 커버리지(Step coverage)가 낮은 경우에는 BARC 식각공정에 크게 문제가 되지 않으나 스텝 커버리지가 심한 경우에 있어서는 BARC 두께차가 심해 상당한 정도의 오버에칭이 요구된다. 따라서 포토레지스트에 대한 BARC의 선택성이 나빠져 요구되는 포토레지스트의 두께도 높아지고 결과적으로 포토 공정의 마진이 감소하여 사용할 수 없게 된다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, BARC를 포함하는 STI 형성 공정 중 얇은 산화막층을 BARC층 하부에 형성함으로써, BARC를 원하는 공정에 따라 정확하게 식각할 수 있으며, 모트 브릿지(Moat Bridge) 등의 결함을 제거할 수 있고, 식각시 발생하는 파티클(Particle)의 제거율을 높일 수 있어, 전체 공정의 수율을 향상시키도록 하는 하부 반사방지막의 얕은 트랜치 절연 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 기판에 ISO 질화막을 형성하는 단계; 상기 질화막 상부에 10Å 내지 50Å의 산화막을 형성하는 단계; 상기 산화막 상부에 BARC를 형성하는 단계; 및 상기 BARC 상부에 PR로 마스크 패턴을 형성하고, STI 를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 BARC의 STI 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2d는 본 발명에 따른 반사방지막의 STI 공정단면도이다.
먼저, 도 2a를 보면, 반도체 기판(10)에 패드 산화막(11)과 절연(Isolation, 이하 ISO) 질화막(12)을 형성한 것을 볼 수 있다. 상기 질화막(12)의 두께는 600Å 내지 1000Å으로 형성한다. 이 후, 도 2b에 나타낸 바와 같이, 얇은 산화막(13)을 형성한다. 상기 산화막(13)의 두께는 10Å 내지 50Å으로 얇게 형성함이 바람직하다.
이 후, 도 2c에 나타낸 바와 같이, BARC(14)를 산화막(13) 상부에 형성한다. 상기 BARC(14)의 두께는 400Å 내지 600Å으로 형성하고, 바람직하게는 500Å 가량으로 형성한다. 이 후, 도 2c에 나타낸 바와 같이, 포토레지스트(Photo Resist, 이하 PR, 15)를 형성한다. 상기 PR(15)의 두께는 3000Å 내지 5000Å으로 형성하며, 바람직하게는 4000Å 가량으로 형성하고, PR(15)에 형성된 마스크 패턴에 의해 도 2d에 나타낸 바와 같은 STI를 형성하게 된다.
상기 STI 패턴을 형성할 때에는 상기 산화막(13)을 식각종말점으로 하여 RIE 식각을 진행하게 된다. BARC(14) 하부에 산화막층(13)을 형성함으로써 BARC(14) 의 과식각(over etch)을 조절하여 미세 패턴 형성에 유리한 조건이 되는 것이다. 또한, BARC(14) 하부에 산화막층(13)이 형성되지 않을 시 BARC(14) 재질에 함유된 미세한 파티클에 의한 질화막 블럭(nitride blocked)현상을 BARC(14) 의 과식각(over etch)을 조절하여 제거하는 것이다. 이러한 파티클은 패턴 전체가 브릿지(bridge)될 수 있는 가능성이 있는 것으로, 상기 설명된 미세 패턴에서의 BARC(14) 과식각에 의해 파티클의 제거율을 훨씬 높이는 것이다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 BARC의 STI 형성 방법은 BARC를 포함하는 STI 형성 공정 중 얇은 산화막층을 BARC층 하부에 형성함으로써, BARC를 원하는 공정에 따라 정확하게 식각할 수 있으며, 모트 브릿지(Moat Bridge) 등의 결함을 제거할 수 있고, 식각시 발생하는 파티클(Particle)의 제거율을 높일 수 있어, 전체 공정의 수율을 향상시킬 수 있다.

Claims (5)

  1. BARC의 STI 형성 방법에 있어서,
    반도체 기판에 ISO 질화막을 형성하는 단계;
    상기 질화막 상부에 10Å 내지 50Å의 산화막을 형성하는 단계;
    상기 산화막 상부에 BARC를 형성하는 단계;
    상기 BARC 상부에 PR로 마스크 패턴을 형성하고, 상기 산화막을 식각종말점으로 하여 RIE 식각하여 STI를 형성하는 단계;를 포함하여 이루어짐을 특징으로 하는 BARC의 STI 형성 방법.
  2. 제 1 항에 있어서,
    상기 질화막의 두께는 600Å 내지 1000Å으로 형성함을 특징으로 하는 BARC의 STI 형성 방법.
  3. 제 1 항에 있어서,
    상기 BARC의 두께는 400Å 내지 600Å으로 형성함을 특징으로 하는 BARC의 STI 형성 방법.
  4. 제 1 항에 있어서,
    상기 PR의 두께는 3000Å 내지 5000Å으로 형성함을 특징으로 하는 BARC의 STI 형성 방법.
  5. 삭제
KR1020040114993A 2004-12-29 2004-12-29 하부 반사방지막의 얕은 트랜치 절연 형성 방법 KR100609234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114993A KR100609234B1 (ko) 2004-12-29 2004-12-29 하부 반사방지막의 얕은 트랜치 절연 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114993A KR100609234B1 (ko) 2004-12-29 2004-12-29 하부 반사방지막의 얕은 트랜치 절연 형성 방법

Publications (2)

Publication Number Publication Date
KR20060076539A KR20060076539A (ko) 2006-07-04
KR100609234B1 true KR100609234B1 (ko) 2006-08-02

Family

ID=37168805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114993A KR100609234B1 (ko) 2004-12-29 2004-12-29 하부 반사방지막의 얕은 트랜치 절연 형성 방법

Country Status (1)

Country Link
KR (1) KR100609234B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748381B1 (en) 2016-10-11 2017-08-29 International Business Machines Corporation Pillar formation for heat dissipation and isolation in vertical field effect transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025541A (ko) * 1997-09-12 1999-04-06 윤종용 프로파일을 개선할 수 있는 트랜치 소자분리 공정의 세정방법
KR19990046929A (ko) * 1997-12-01 1999-07-05 윤종용 반도체 장치의 트렌치 격리 형성 방법
KR20020017758A (ko) * 2000-08-31 2002-03-07 박종섭 고집적 반도체소자의 게이트 형성방법
KR20040057611A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 트렌치 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025541A (ko) * 1997-09-12 1999-04-06 윤종용 프로파일을 개선할 수 있는 트랜치 소자분리 공정의 세정방법
KR19990046929A (ko) * 1997-12-01 1999-07-05 윤종용 반도체 장치의 트렌치 격리 형성 방법
KR20020017758A (ko) * 2000-08-31 2002-03-07 박종섭 고집적 반도체소자의 게이트 형성방법
KR20040057611A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 트렌치 형성 방법

Also Published As

Publication number Publication date
KR20060076539A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
CN101388328A (zh) 在半导体器件中形成微图案的方法
CN112017946B (zh) 半导体结构的形成方法、晶体管
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
US7192880B2 (en) Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
US7015136B2 (en) Method for preventing formation of photoresist scum
US6809033B1 (en) Innovative method of hard mask removal
TW200824002A (en) Method for fabricating semiconductor device
KR100609234B1 (ko) 하부 반사방지막의 얕은 트랜치 절연 형성 방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN103441067B (zh) 应用于栅极线尾切割的双重图形成型方法
US20100151685A1 (en) Methods of removing multi-layered structure and of manufacturing semiconductor device
CN117096102B (zh) 一种干法刻蚀通孔的方法
KR101016334B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
TWI525659B (zh) 一種接觸孔形成方法
KR100559641B1 (ko) 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법
KR19990065142A (ko) 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법
KR100721591B1 (ko) 반도체소자의 제조방법
KR100753097B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100561513B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리 방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR20030049845A (ko) 질화막을 구비한 마스크 형성방법
KR940002298B1 (ko) 2단계 mlr을 이용한 포토 마스크 제조방법
KR20080060549A (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee