KR100582240B1 - 실리콘 단결정 웨이퍼 및 그 제조방법 - Google Patents
실리콘 단결정 웨이퍼 및 그 제조방법 Download PDFInfo
- Publication number
- KR100582240B1 KR100582240B1 KR1019990021743A KR19990021743A KR100582240B1 KR 100582240 B1 KR100582240 B1 KR 100582240B1 KR 1019990021743 A KR1019990021743 A KR 1019990021743A KR 19990021743 A KR19990021743 A KR 19990021743A KR 100582240 B1 KR100582240 B1 KR 100582240B1
- Authority
- KR
- South Korea
- Prior art keywords
- crystal
- osf
- single crystal
- wafer
- silicon single
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/14—Heating of the melt or the crystallised materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/917—Magnetic
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Control Of Temperature (AREA)
Abstract
쵸코랄스키법에 의한 실리콘 단결정 제조방법에 있어서,
G가 결정성장시 결정의 고-액 경계면 부근에서 실리콘의 융점에서 1400℃까지의 온도구배이고, 결정의 중앙부에서의 온도구배 Gc(℃/mm)와 결정의 주변부에서의 온도구배 Ge(℃/mm)사이의 차이인 △G(△G=Ge-Gc)가 0 또는 (-)값이 되도록 로(爐) 내부온도를 제어하고, 또한 횡축이 결정의 직경을 나타내고 종축이 인상속도를 나타내는 결함분포도에 있어서 OSF 영역이 역 M형상으로 생성될 때, OSF의 내측라인의 최소값에 대응하는 인상속도와 외측라인의 최소값에 대응하는 인상속도 차이의 범위내에서 인상속도를 제어하면서 결정을 인상한다.
열산화시 발생된 링형상 분포된 OSF 혹은 OSF 잠재핵이 저밀도로 존재하며, 그리고 FPD, COP, L/D, LSTD 뿐만아니라 Cu데코레이션에 의해 검출되는 결함도 존재하지 않는 CZ법에 의해 안정된 제조조건하에 실리콘 단결정 웨이퍼 제조방법이 제공될 수 있다.
실리콘, 단결정, 인상, 웨이퍼, 결함
Description
도 1은 본 발명의 실리콘 단RUF정 축방향에 있어서의 결정의 직경을 횡축으로 하고 성장 방향을 종축으로 한 경우의 모든 결함분포도이다.
도 2는 본 발명에서 제작한 단결정봉의 축방향 제결함분포를 나타낸 종단면 설명도이다.
도 3은 본 발명의 인상조건으로 인상한 경우의 결정면내 제결함 분포를 나타낸 설명도이다.
도 4는 본 발명에서 사용한 CZ법에 의한 단결정 인상장치의 개략 설명도로서,
(a)는 특정 로내구조의 한 예
(b)는 (a)의 로내 구조에 상부 단열재를 부가한 예를 보여준다.
도 5는 종래의 인상방법에 의한 실리콘 단결정 축방향에 있어서의, 결정의 직경방향 위치를 횡축으로 하고, 성장속도를 종축으로 한 경우의 제결함분포도이다.
도 6은 종래의 인상방법에 있어서의 인상속도와 결정면내 결함분포와의 관계를 나타낸 설명도로서,
(A)는 고속인상의 경우, (B)는 중간속도 인상의 경우
(C)는 저속인상의 경우
를 나타낸다.
* 도면의 주요부위에 대한 부호의 설명 *
1 : 성장 단결정봉 2 : 실리콘 융액
3 : 탕면(湯面) 4 : 고액계면
5 : 종결정 6 : 시드척(seed chuck)
7 : 와이어 8 : 환상 고액 계면 단열재
9 : 상부단열재
10 : 탕면과 고액계면 단열재 하단과의 간격
30 : 단결정 인상장치 31 : 인상실
32 : 도가니 33 : 도가니지지축
34 : 히터 35 : 단열재
V : V-리치영역 N : N-영역
OR : OSF링 및 OSF영역 L/D : L/D영역(I-리치영역)
본 발명은 결정결함이 거의 없는 실리콘 단결정 웨이퍼, 및 그 제조방법에 관한 것이다.
반도체 회로의 집적도 증대를 위한 반도체소자 크기의 소형화에 따라 반도체 소자의 기판으로 사용되기 위해 쵸코랄스키법(이하 단지 'CZ법' 이라한다)으로 성장된 실리콘 단결정에는 보다 엄격한 품질이 요구되고 있다.
특히, 단결정 성장동안 발생되고 산화막 내압특성이나 소자의 특성을 열화시키는 FPD, LSTD 및 COP등과 같은 성장결함(grown-in defect)의 밀도 및 크기 감소가 요구되어왔다.
실리콘 단결정내에 편입되는 상기 결함들과 관련하여, 먼저 배이컨시(vacancy) (이하 'V'라 한다)라고 부르는, 점결점농도와, 격자간-실리콘(interstitial-silicon)(이하 단지 'I'라고 한다)이라고 부르는 점결점농도를 결정하는 인자들에 대하여 설명한다.
실리콘 단결정에 있어서, V영역이란 배이컨시, 즉 실리콘원자의 부족으로부터 발생하는 凹부, 요홈부, 공극등이 많은 영역이며; I 영역이란 실리콘 원자가 과도하게 존재함으로써 생긴 전위(轉位)나 실리콘원자괴(cluster, 塊)가 과도하게 존재하는 영역이다.
상기 V 영역과 I영역 사이에는 원자의 부족이나 과잉이 없는 중립영역(neutral region, 이하 단지 'N영역' 이라한다)이 존재한다. 최근의 연구결과에 의하면 상기 FPD, LSTD, 및 COP같은 성장결함은 상기 V 및/또는 I가 과포화 상태에 있을 때 발생되고 또한 원자가 그 이상적인 위치에서 다소 편중되더라도 V 및/또는 I가 포화수준을 넘지 않으면 결함으로서 나타나지 않는다고 판단되었다.
상기 V 및/또는 I의 농도는 CZ법에 있어서의 결정인상속도(성장속도)와 성장하는 결정의 고-액 계면의 부근에서의 온도구배에 관계가 있으며, V영역과 I영역사이의 경계부근에는 산화-유도적층결함(Oxidation-Induced Stacking Fault, 이하 'OSF'라 한다)이라고 부르는 다른 종류의 결함이, 결정성장의 축에 수직인 단면에서 관찰할때 링-형상으로 분포되어 있다는 것이 확인되었다.
결정의 액체-고체 계면 근방에서 온도구배 G가 큰 로(爐)구조 (이하 종종 '핫죤(hot zone):HZ' 라고 한다)를 사용한 CZ 인상기를 사용하여, 결정축을 따라 성장속도를 고속에서 저속으로 변화시키면서, 결정을 인상할때, 도5에 도시한 바와같은 결정성장에 기인한 결함의 분포챠트를 얻을 수 있다.
방사상 단면에 있어서의 결함은 다음과 같이 분류될 수 있다.
성장속도가 예를들어 0.6mm/min 이상으로 비교적 고속이면, 배이컨시 형의 점결점이 집합하는 공극(void)에 기인하여 발생되는 것으로 믿어지는 FPD, LSTD 및 COP 같은 성장결함(grown-in defects)이 결정의 전체 직경방향에 걸쳐 고밀도로 존재하며, 이들 결함이 존재하는 영역은 "V-리치 영역(V-rich region)"으로 불리어진다. (도 5A, 라인(A) 및 도 6(A)참조).
또한 성장속도가 0.6mm/min 이하인 경우는 성장속도 저하에 수반하여 상기한 OSF링이 결정의 주변으로 부터 발생하고, 그 같은 경우 전위루프에 기인하여 발생된다고 믿어지는 LSEPD와 LFPD같은 L/D(큰변위, large dislocation, 격자간 전위루프의 약칭)가 OSF링 외측에 저밀도로 존재한다. 이들 결함이 존재하는 부위는 "I-리치영역(I-rich region)" (이하 L/D영역이라고도 한다)이라고 부른다.
나아가, 성장속도가 0.4mm/min 이하로 감소되면 상기 OSF링은 웨이퍼 중심으로 응집되어 사라지게 되며, 이에따라 I-리치영역이 웨이퍼의 전체 단면에 걸쳐 확산되게 된다.(도5, 라인(C), 도6(C)참조).
나아가, 최근에는 V-리치영역과 I-리치영역사이에서 OSF링의 외측에 N(중립, neutral)영역이라고 하는 공극에서 기인된 FPD, LSTD 및 COP도, 전위루프에서 기인된 LSEPD와 LFPD도 존재하지 않는 영역의 존재가 발견되고 있다. 이 영역은 OSF링 외측에 위치하는 것으로 보고된 바 있으며 본질적으로 산소석출을 위한 열처리를 실시하고, X-선 관찰등으로 산소 석출에 기인한 콘트라스트를 관찰할 때 산소석출이 일어나지 않는 것으로 알려졌다. 또한 N-부위는 I-리치영역 측에 있으며 LSEPD와 LFPD의 형성을 일으키기에 충분하지 않는 것이다.(도 5, 라인(B), 도6(B)참조)
그래서 종래의 CZ 인상기를 이용할 때 웨이퍼내에 부분적으로만 존재하는 N-영역은 인상장치의 로내온도 분포를 개선하고, 인상속도를 조절하여 V/G값(단결정 인상속도를 V(mm/min)로 하고, 실리콘의 융점으로 부터 1300℃사이의 인상축방향의 결정내 온도구배 평균값을 G(℃/mm)로 할때 V/G로 나타내어지는 비)를 0.20-0.22㎟/℃·min로 하여 웨이퍼 전면 및 결정 전체 길이에 대하여 제어하면 N영역을 웨이퍼 전면으로 넓히는 것이 가능하다고 제안되어있다.(일본 특허출원공개 8-330316).
그러나 이같은 극저 결함영역을 결정전체까지 확대하여 제조하고자 하면 그 영역이 I-리치영역측의 N영역만으로 한정되기 때문에 제조조건이 아주 좁은 범위에서 제어되어야 하며, 특히 실험기뿐만아니라 실제 제조기에서도 정밀하게 제어하기 가 어렵기 때문에 생산성에 문제가 있어 이같은 방법은 실용적이지 못한 것이다.
한편 일반적인 실리콘 단결정 방법에 있어서는, 도 5에 도시된 바와같이 성장속도를 고속에서 저속으로 결정축을 따라 의도적으로 변경시킬 때 도6에 도시된 바와같이 다음 종류의 결정을 얻을 수 있다.
(A)전단면에 V-리치영역을 갖는 결정
(B)V-리치영역과 N-영역모두를 갖는 결정
(C)전단면에 I-리치영역을 갖는 결정(종종 L/D리치 영역형 결정이라고 한다) 및
(D)V-리치영역과 I-리치영역 모두를 갖는 결정(미도시됨)
따라서 원하는 용도에 적합한 품질의 결정을 생산하기 위하여 성장속도를 결정축에 따라 제어한다.
(A)형 결정은 표준품으로 양산되고 있다.
(B)형 결정, 즉 V-N 공존형 결정은 (A)형 결정의 개량품으로 생산된다.
그러나 소자공정에서, 수율은 N-영역에서는 높더라도 V-리치 영역에서는 낮다. 따라서 (B)형 결정은 불완전하다. 전단면이 I-리치 영역으로 채워진 (C)형 결정은 입자모니터(particle monitor)로서 제조되나 L/D는 유해하기 때문에 소자제조에는 사용되지 않는다. (A), (C)및 (D)형 웨이퍼는 소자제조시 웨이퍼의 표면에 남아있는 큰 배이컨시, 격자간 전위 등의 영향으로 수율이 저하되는 문제점이 있다.
최근에는 (E)형으로서 전단면이 N-영역으로 채워진(도시되지 않음)결정이 제안되어 있으나 이들은 생산성이 낮기 때문에 실용적이지는 못하다.
(F)형으로서 전단면이 N-영역으로 채워지고 열산화처리시 OSF링이 발생하거나 OSF핵이 존재하며, 전단면에 FPD나 L/D중 어느 것도 존재하지 않는 것이 제안되었으나(일본특허출원번호 9-325428), FPD보다 미세한 배이컨시 결함이 존재할 수 있다.
이같은 결함은 Cu 데코레이션으로 검출될 수 있으며, 산화막내압을 열화시키는 원인이 되어 보다 개선이 필요한 것이다.
본 발명은 상기와 같은 문제점을 감안하여 된 것으로써 열산화시 발생되는 링형상분포의 OSF나 OSF의 잠재핵이 저밀도로 존재하나, FPD, COP, L/D, LSTD 혹은 Cu 데코레이션으로 검출되는 결함이 웨이퍼 전단면내에 존재하지 않는 CZ법에 의한 실리콘 단결정 웨이퍼를 안정된 제조조건하에 제조하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 열산화처리시 발생되는 링형상분포의 OSF 내지 OSF의 핵이 존재하나, FPD, COP, L/D, LSTD 및 Cu 데코레이션에 의해 검출되는 결함이 웨이퍼의 전체면에 존재하지 않는, CZ법에 의해 제조된 실리콘 단결정 웨이퍼를 제공한다.
상기한 바와같이, 본 발명의 웨이퍼에 있어서는 링형상분포로된 OSF나 OSF의 잠재핵이 존재하더라도 FPD 같은 성장결함(grown-in defects)는 존재하지 않는다. 특히 본 발명의 웨이퍼에서는 Cu 데코레이션에 의해 검출되는 결함은 존재하지 않는다. 바람직하게는 웨이퍼내의 산소농도는 24ppm 미만(ASTM '79값)인 것이 좋다.
이에따라 열산화처리시 OSF의 잠재핵은 존재하더라도 OSF는 발생되지않으며, FPD, COP, L/D, LSTD 뿐만아니라 Cu 데코레이션에 의해 검출되는 결함도 전체단면에 걸쳐 존재하지 않는 실리콘단결정 웨이퍼를 얻을 수 있는 것이다.
본 발명은 또한 웨이퍼를 열산화처리시 발생되는, OSF의 밀도가 100개/㎠이하인 아주 적은 결함을 갖는 실리콘 단결정 웨이퍼를 제공한다. 이 경우 OSF의 밀도는 실리콘 단결정 웨이퍼에 1200℃/100분의 열처리를 실시한 후, 라이트(Wright)용액으로 에칭처리하여 측정하였다.
상기 실리콘 단결정 웨이퍼는 예를들어 CZ법에 의해 실리콘 단결정을 제조하는 방법으로 제조될 수 있으며, 이 방법에 의하면, △G를 0 또는 -값(negative value)이 되게 실리콘 단결정을 인상하며, 여기서 △G는 결정중앙에서의 온도구배 Gc(℃/mm)와 결정주변부에서의 온도구배 Ge(℃/mm) 사이의 차이값 △G로서 △G=(Ge-Gc)로 나타내어지며, G는 결정의 액-고 계면부근의 융점으로 부터 1400℃까지의 온도구배이다.
본 발명은 CZ법에 따른 실리콘 단결정 제조방법을 제공하며, 이 방법은 △G가 O 또는 -값이 되도록 로내의 온도를 제어하고, (여기서 △G는 결정의 중심에서의 온도구배 Gc(℃/mm)과 결정의 주변부에서의 온도구배 Ge(℃/mm)사이의 차이값, 즉 △G=(Ge-Gc)로서, G는 결정의 액-고 계면부근에서 실리콘의 융점으로부터 1400℃까지의 온도구배이다).
OSF영역 내부선의 최소값에 상당하는 인상속도와 외부선의 최소값에 상당하는 인상속도사이의 범위내에서 인상속도를 제어하면서, 결정을 인상하며, 그때 OSF 영역은 수평축이 결정의 직경을 나타내고 수직축이 인상속도를 나타내는 결함분포를 보여주는 결함분포도에서 역 M벨트형으로 생성된다. 상기 OSF영역은 결정성장축 방향에서 OSF의 분포를 나타낸다.
상기한 바와같이, 실험 및 조사결과를 분석하여 얻은 도 1의 결함분포도를 이용하여 결정의 중심부에서의 온도구배와 결정의 주변부에서의 온도구배 사이의 차이인 △G(여기서 G는 결정의 액-고 계면부근에서 실리콘 융점으로 부터 1400℃까지의 온도구배이다)가 0 또는 -값을 갖도록 로내에서 온도를 제어하고, 인상속도를 상기 범위내에서 들도록 제어하면서 결정을 인상하면, 열산화 처리시에 링형상분포로된 OSF나 OSF의 핵이 존재하고 FPD, COP, L/D, LSTD 뿐만아니라 Cu 데코레이션에 의해 검출되는 결함도 웨이퍼 전면에 존재하지 않는 실리콘 단결정을 제조할 수 있는 것이다.
본 발명의 일 실시예에 있어서, 결정성장동안의 인상속도의 정밀도는 결정의 일정직경부(단결정의 직선본체부)의 성장길이 10cm마다 계산된 평균값 ±0.01mm/min이내로 하는 것이다. 이같은 정밀한 인상속도에 따라 상기 조건하에서 실리콘 단결정을 일정하게 제조하는 것이 가능한 것이다.
로내의 온도를 제어하기 위하여 인상장치에는 절연체의 하단과 실리콘 용융물의 표면사이에 5-10cm 간격이 생기도록 환상의 액-고 계면 절연체를 제공한다.
이같이 로내의 온도는 결정중심에서의 온도구배 Gc(℃/cm)와 결정 주변부에서의 온도구배 Ge(℃/cm)사이의 차이 △G(△G=Ge-Gc)를 0 또는 -값이 되게 제어되 며, 즉 결정의 주변부에서의 온도구배가 결정의 중심부에서의 온도구배와 같거나 이보다 낮게 되는 것이다. 상기 경우에서 결함분포는 역M자형으로 된다.
상기 방법으로 제조한 실리콘 단결정을 절단하여 제조한 실리콘 단결정에 있어서는, 링형상으로 생성된 OSF 또는 OSF핵이 열산화시 존재하나, FPD, COP, L/D, LSTD나 Cu 데코레이션에 의해 검출된 결함이 웨이퍼의 전면에 걸쳐 존재하지 않는 것이다.
상기한 바와같이, 본 발명에 의하면, 열산화될 때 발생되는 링형상분포의 OSF나 OSF의 잠재핵이 존재하나, FPD, COP, L/D, LSTD나 Cu 데코레이션에 의해 검출되는 결함은 웨이퍼 전면에 존재하지 않는, 즉 N-영역이 최대한으로 확장된 실리콘 단결정 웨이퍼를 쉽게 제조할 수 있는 것이다. 나아가, 산소농도를 낮춤으로서 OSF가 없고, 본질적으로 웨이퍼 전면에 결함이 없는 실리콘 단결정 웨이퍼를 제조할 수 있다.
이하 본 발명을 자세히 설명하면 본 발명은 이에 한정되는 것은 아닌 것이다.
먼저, 본 명세서에 기재된 용어에 대하여 설명한다.
1)FPD(Flow Pattern Defect)란 성장후의 실리콘 단결정봉으로 부터 웨이퍼를 절출하고, 표면의 손상층을 불산과 질산의 혼합액으로 에칭하여 제거한 후 K2Cr2O7과 불산과 물의 혼합액으로 표면을 에칭(Secco 에칭) 함으로써 웨이퍼 표면에 생성된 피트(pits) 및 플로우 패턴을 의미한다.
웨이퍼 표면부의 FPD 밀도가 높아짐에 따라 산화막의 내압불량이 증대한다(일본특개평 4-192345).
2)SEPD(Secco Etch Pit Defect)란,
FPD와 동일한 Secco에칭을 실시한 때에 흐름패턴(flow pattern)을 수반한 것을 FPD라고 하고, 흐름패턴을 수반하지 않은 것을 SEPD라고 부른다.
그중에서 10㎛ 이상의 크기를 갖는 SEPD(LSEPD)는 전위 클러스터에 기인한다고 생각되며, 소자에 전위클러스터가 존재하는 경우 그 전위를 통하여 전류가 누설하고, P-N 정션으로서의 기능을 수행하지 못하게 된다.
3)LSTD(Laser Scattering Topography Defect)란 성장후의 실리콘 단결정봉으로부터 웨이퍼를 절출하고, 표면의 결함층을 불산과 초산의 혼합액으로 에칭하여 제거한 후 웨이퍼를 쪼갠다. 그 절개면을 통해 웨이퍼내로 적외선광을 입사하고, 웨이퍼표면으로부터 나온 광선을 검출함으로써 웨이퍼내에 존재하는 결함에 의한 산란광을 검출할 수가 있다. 여기서 관찰되는 산란체에 대하여는 학회등에서 이미 보고가 되어있으며, 산소석출물로 보고있다(Jpn. J. Appl. Phys. Vol. 32, P3679, 1993참조). 또한 최근연구에서는 LSTD가 8면체의 공극(void)라는 결과도 보고 되어있다.
4)COP(Crystal Originated Particle)이란 웨이퍼 중심부의 산화막 내압강도를 열화시키는 원인으로 되는 결함으로써, Secco에칭에서는 FPD로 되는 결함이 SC-1 세정(NH4OH : H2O2 : H2O = 1: 1: 10의 혼합액에 의한 세정)에서는 선택에칭액으로서의 역활을 하며, COP로 된다. 이 피트의 직경은 1㎛이하이며 광산란법에 의해 조 사된다.
5)L/D(Large Disclocation : 격자간 전위루프의 약칭)란 LSEPD와 LEPD같이 전위루프에 기인하여 발생되는 것으로 믿어지는 결함이다.
상기한 바와같이 LSEPD란 SEPD 중에서 직경이 10㎛이상인 것을 말한다. 또한 FPD 중에서도 선단피트의 크기가 10㎛이상의 크기의 것을 말한다. 이들도 전위루프에 기인하여 발생하는 것으로 생각되고 있다.
6)Cu데코레이션(decoration)은 불순물(Cu)를 의도적으로 열확산시키고, 포화후 급냉하에 결함내에 불순물을 석출시킴으로써 결정결함을 적외선 현미경으로 관찰하는 방법이며, FPD보다 미세한 배이컨시 결함(V결함 : 배이컨시형 점결함)을 검출하는데 효과적이다.
일본 특허출원 9-199415에 기술된 바와같이, 본 발명의 발명자들은 CZ법에 따라 성장된 실리콘 단결정의 V영역과 I영역 사이의 경계부근에서 발생된 결함을 상세히 연구한 결과 상기 경계부근에서는 FPD, LSTD 및 COP 수가 현저하게 낮고 L/D가 존재하지 않는 아주 좁은 중립영역(Neutral region)이 있다는 것을 발견하였다.
이같은 발견에 기초하여, 본 발명자들은 N-영역을 웨이퍼의 전체단면으로 확장시킬 수 있다면 점결함의 수는 크게 감소될 수 있다는 논리를 정립하였다. 즉, 단결정의 성장(인상)속도와 온도구배가 고려될 때 단면내의 점결함분포를 결정하는 주인자는 인상속도는 결정의 단면을 통해 거의 일정하다는 것을 고려하면 온도구배이다.
즉, 본 발명자는 한가지 문제점은 결정의 단면내에 다른 점사이의 축방향 온도구배의 편차라는 것을 발견하였으며, 또한 이같은 편차가 감소될 수 있으면 단면을 가로지르는 점결함밀도의 편차를 줄일수 있다는 것을 발견하였다.
이와같이, 본 발명의 발명자들은 결정의 중앙부에서의 온도구배 Gc와 결정의 주변부에서의 온도구배 Ge의 차이 △G가 5℃/cm혹은 그 이하가 되도록 [△G=(Ge-Gc) ≤ 5℃/cm] 로내온도를 제어하여 인상속도를 조절하면 웨이퍼전면이 N영역으로 되는 결함없는 웨이퍼가 얻어지도록 하였다.
본 발명자들은 상기한 바와같이 온도구배의 차(△G)가 적은 CZ법에 의한 결정인상 장치를 이용하여 로구조를 변경하여 △G를 변화시키고, 인상속도를 변화시켜 결정을 성장시켜 결정단면을 조사한 결과 다음과 같은 새로운 사실을 발견하였다.
사용한 로내구조는 도 4에 도시한 바와같이, 용융물표면으로부터 환상의 액-고 계면단열재 하단까지의 거리를 변화시켜 △G를 변화시키고, 평균인상속도를 예를들어
0.6-0.3mm/min까지, 10cm마다 0.05mm/min 만큼 감속하여 변화시켜, OSF 링이 링 결정벌크 중심에서 소멸하고 L/D 영역이 형성되는 방법을 연구하였다.
그 결과를 분석하여 도 1의 결함 분포도에 나타내었다. 횡축은 결정의 직경방향의 위치이며 종축은 성장속도이다.
도 1에 도시된 바와같이, OSF는 △G가 0 또는 -값인 경우 즉, 결정주변부에서의 온도구배 Ge(℃/mm)가 결정중앙부에서의 온도구배 Gc(℃/mm)와 같거나 낮을 때, 그리고 성장속도가 0.52-0.48mm/min 범위일때 역M자 형으로 발생된다는 것을 나타내고 있다.
또한 성장속도가 0.50-0.48mm/min인때 결정의 단면을 관찰하면 도 3에 도시한 바와같이, OSF링이나 그 잠재핵이 존재하나, 그 이외부분은 N-영역으로 되어있는 것을 발견하였다.
그 웨이퍼의 최대특징은 OSF 영역이외의 N-영역은 I-리치측의 N-영역인 것이다. 즉, 본래 OSF링의 내측은 일반적으로 V-리치이나(도 5, 라인(B), 도6(B), 그럼에도 불구하고 본 발명에 의하면, OSF링 외측과 내측 모두가 I-리치측의 N-영역인 것이다. 따라서 FPD, COP 및 Cu 데코레이션에 의해 검출되는 결함은 웨이퍼 전면에 존재하지 않는 것이다.
본 발명에 의하면, 도 1의 결함 분포도에서 OSF 영역이 역 M자형으로 형성될 때 OSF영역의 내측라인의 최소값과 OSF 영역의 외측라인의 최소값에 상당하는 인상속도 사이의 범위내에서 인상속도를 제어하여 결정을 인상한다.
보다 구체적으로 설명하면, 성장속도를 0.50-0.48mm/min 범위내로 설정하고, 결정의 일정직경부의 성장방향의 길이 10cm마다 산출한 의도한 성장속도의 평균값 ± 0.01mm/min 이내로 되도록 높은 정밀도로 제어하면서 결정을 인상한다. 이렇게 얻은 단결정 잉고트는 수직으로 절단되고 결함분포를 상기한 바와같은 방법으로 측정한다.
그 결과를 도 2에 도시하였다. 도 2에 도시한 바와같이, OSF 영역은 링형상으로 분포되며, OSF 영역이 아닌 전단면은 최적의 성장속도를 유지하면서 인상된 부위에서 N-영역으로 채워지는 것을 알 수 있다.
반대로, △G가 + 값인 경우, 즉 결정의 주변부에서의 온도구배 Ge(℃/mm)가 결정의 중심부에서의 온도구배 Gc(℃/mm)보다 크고 성장속도가 0.6-0.4mm/min 범위내이면, OSF는 도 5에 도시된 바와같이 U자형으로 분포되며, 본 발명과 같이 전단면에 형성된 I-리치측상의 N-영역과 OSF링이나 잠재핵이 존재하지는 않는 것이다.
상기 현상은 △G가 +인 통상의 결정인상장치가 사용되는 경우에는 발견되지 않았으나, △G가 상기 언급된 0이거나 -값인 결정인상장치로 사용한 결정을 조사한 결과 발견한 것이다.
상기 연구에 사용된 인상장치의 로내온도 분포는 총합열전달분석 소프트웨어 FEMAG(F. Dupret, P. Nicodeme, Y. Ryckmans, P.Wouters, 및 M.J.Crochet, Int. J. Heat Mass, Transfer, 33,1849(1990))를 이용하여 철저히 측정된 것이다.
한편, 최근의 연구결과 OSF 잠재핵이 존재하더라도 웨이퍼의 전면에 산소농도가 낮은 경우에는 OSF가 발생되지 않아 소자에 영향을 주지 않는다고 판단되었다.
이 산소농도의 한계범위는 동일한 결정인상 장치를 사용하여 여러단계의 산소농도로 결정을 인상하여 연구하였으며, 그 결과 산소농도가 24ppma(ASTM' 79)미만일때, 웨이퍼의 열산화처리를 행할때 OSF가 발생하지 않는다는 것이 확인되었다.
즉, 산소농도를 점차 감소시키면서 결정을 인상하면 결정전체 길이에 걸쳐 OSF의 핵이 존재하나, 핵이 24ppma이상으로 존재할때에만 열산화에 의해 OSF가 발생되는 것이다. 다시 말해서 24ppma 미만에서는 OSF의 핵은 존재하더라도 열산화 처리에 의한 OSF 발생은 없는 것이다.
성장하는 결정내의 산소농도를 24ppma 미만으로 제어하는 것은 종래부터 일반적으로 사용되고 있는 방법으로 행하면 좋으며, 예를들어 용기(도가니)의 회전수내지는 용액내 온도분포등을 조정하여 용액의 대류를 제어하는 등의 수단에 의해 간단히 행할수가 있다.
또한 OSF링이 발생하지 않아도 그 핵이 존재하는 부분에서는 산소 석출량이 적게되는 경향이 있으나, 최근에는 저온에서 소자공정이 수행되기 때문에 큰 게터링(gettering) 효과를 필요로 하지않아 OSF링에 기인한 저산소 석출은 문제로 되지 않는 것이다.
이하 본 발명의 실시예를 첨부도면에 따라 상세히 설명한다.
본 발명에 사용되는 단결정 인상장치의 구성예를 도4(a)에 도시하였다. 도 4(a)에 나타낸 바와같이 결정인상장치(30)은 인상챔버(31), 인상챔버(31)내에 설해진 도가니(crucible)(32), 도가니(32) 주위에 배치된 히터(34), 도가니(32)를 회전시키기 위한 도가니지지축(33) 및 그 회전기구, 실리콘 종결정(5)를 지지하기 위한 씨드척(seed chuck)(6), 씨드척(6)을 인상하는 와이어(wire)(7) 및 와이어(7)을 회전하고 권취하는 권취기구(미도시됨)를 포함한다.
도가니(32)는 실리콘융액(2)를 함유하는 내부수정도가니와 수정도가니 바깥에 있는 외부흑연 도가니를 포함한다. 히터 34 주위에는 단열재(35)가 배치되어 있다.
본 발명의 제조방법을 위한 조작조건을 설정하기 위하여, 결정의 고-액 계면 4의 외주에 환상의 고-액계면 단열재 8을 설하고 있다.
이 고-액 계면 단열재 8은 그 하단과 실리콘 융액 2의 표면 3사이에 5-10cm의 간격(10)이 설해지도록 배치되어 있다.
도 4(b)에 도시된 히터를 둘러싼 단열재(35)상에 설해진 상부단열재(9)는 로내온도조건에 따라 사용될 수 있는 것으로서, 이 경우는 간격(10)이 조절되게된다. 또한 냉각가스를 취부하거나 방사열을 차단하여 단결정을 냉각시키는 튜브상의 냉각장치(도시되지 않음)를 제공할 수 있다.
최근에는 인상실 31의 수평방향 외측에 도시되지 않은 자석을 배치하여 실리콘융액 2에 수평 또는 수직방향으로 자장을 가하는 소위 MCZ법이 사용되고 있다. 이같은 자장의 인가에 의해 융액 2의 대류를 억제하여 단결정을 안정되게 성장시킨다.
이하 상기 단결정 인상장치 30을 이용하여 본 발명의 단결정 성장방법을 설명한다.
먼저 도가니 32내에서 실리콘의 고순도 다결정원료를 그융점(약 1420℃) 혹은 그 이상으로 가열시켜 융해시킨다.
다음에 종자결정의 끝단이 융액2의 표면 중앙부와 만나거나 그내부에 침지될 때까지 와이어 7을 풀어준다.
이어서 도가니 축 33을 적당한 방향으로 회전시키고 종자결정 5를 인상하기 위해 와이어 7을 회전시키면서 권취하며, 이에 의해 결정성장이 개시된다.
그후 인상속도와 온도를 적절히 조절함으로써 실질적으로 원통형인 단결정 잉고트(1)을 얻게된다.
본 발명의 목적을 이루기 위해, 본 발명은 다음과 같은 구조를 사용한다.
도 4(a) 혹은 4(b)에 도시된 바와같이, 인상실 31의 융액 표면상의 단결정 잉고트(1)의 액체부분을 둘러싸는 환상의 액-고 계면 단열재(8)을 설치하고 상부 단열재(9)를 단열재(35)상에 배치하여, 융액표면부근에서 결정의 융점으로 부터 1400℃까지 온도범위가 제어될 수 있다.
즉, 로내온도를 제어하기 위해 인상챔버(31)내에 환상의 고-액 계면단열재(8)을 설하고, 그 하단과 실리콘융액과의 사이에 5-10cm의 간격을 형성하면, 결정의 중심부에서의 온도구배 Gc[℃/cm]와 결정의 주변부에서의 온도구배 Ge[℃/cm]와의 차이 △G(△G = (Ge-Gc))를 0 또는 -값으로 제어할 수 있으며, 즉 결정의 주변부에서의 온도구배 Ge(℃/mm)를 결정의 중심부에서의 온도구배 Gc(℃/mm)와 같거나 이보다 낮게 되도록 로내온도룰 제어할 수 있다.
별도의 방법으로서는 도 4(b)에 도시한 바와같이 상기 간격 10을 조절함과 동시에 상기 단열재 9를 단열재 35의 위에 제공함으로서 상부부위로 부터의 열방사를 제어할 수 있다.
상기한 결정성장동안의 인상속도의 정밀도는 바람직하게는 결정의 일정 직경부의 성장길이 매 10cm마다 산출한 평균 인상속도 값 ±0.01[mm/min]이내로 하는 것이 좋다.
이 범위내의 정밀도에서는, 상기 로내온도(△G)와 인상속도 조건값과의 상승효과에 의해 결정전체 길이에서 OSF 영역에는 그 잠재핵이 있으나 그 부분이 아닌 전단면의 다른 부분은 N-영역인 실리콘 단결정을 안정되게 제조할수가 있다.
이 방법으로 제조한 실리콘단결정을 절단하여 얻은 실리콘 단결정 웨이퍼에서는, 웨이퍼에 열처리시 링상으로 발생하는 OSF내지는 OSF 핵은 존재하나, FPD, COP, L/D, LSTD 및 Cu 데코레이션에 의해 검출되는 결함이 웨이퍼 전면내에 존재하지 않으며, 열산화처리한 때에 발생하는 OSF 밀도가 100개/㎠이하로서 결함이 아주 낮게 된다.
[실시예]
이하 본 발명의 실시예에 대하여 설명하나, 본 발명은 이에 한정되는 것은 아니다.
[실시예 1]
도 4(a)에 도시한 인상장치(30)에서, 24인치 석영도가니에 원료 다결정 실리콘을 100kg 장입하고 직경 8인치, 방위 <100>, 직선길이 약 1m인 실리콘 단결정 잉고트를 인상하였다.
사용한 로내구조(핫죤 : HZ)는 실리콘 융액면 3과 환상 고-액 계면 단열재 8의 하단과의 사이의 간격(10)을 70mm로 설정하고, 실리콘 융액(2)의 온도는 약 1420℃로 유지하였다.
이상의 조건하에서 평균인상속도를 0.6-0.3mm/min까지 10cm마다 0.05mm/min만큼 감속변화시켜, OSF링이 결정벌크 중심에서 소멸하고, L/D영역이 형성되는 것을 조사하였다. 결정두께를 2mm로 절단하고, 표면의 기계적결함을 없애기 위해 에칭처리하여 2개의 시료를 준비하였다. 그중 하나를 30분간 Secco 에칭처리하고, FPD 및 L/D를 관찰하였다.
나머지 하나는 1200℃에서 100분간 처리한 다음 OSF 생성을 확인하기 위해 라이트(Wright)용액으로 에칭처리하였다. 그 결과를 도 1의 결함분포도에 나타내었다.
횡축은 방사선방향으로의 위치이며, 종축은 인상속도이다.
도 1에 도시된 바와같이, OSF는 열M형상으로 분포되었으며 이는 본 발명의 실리콘단결정을 제조하기 위하여는 인상속도를 0.48-0.50mm/min 범위로 제어하여야 한다는 것을 보여준다.
상기 실험결과에 의하면, 결정평면내에는 OSF링이 존재하나 OSF 영역이외의 전체 단면은 N-영역인 본 발명의 결정을 결정축 방향으로 확대하기 위하여 최적 성장속도(0.5-0.48mm/min)로 설정하고 결정의 일정직경부의 성장길이 10cm마다 산출한 평균성장속도 값 ± 0.01[mm/min] 이내로 되게 제어하여 인상하였다. 이같이 하여 얻은 결정잉고트를 수직으로 절단하여 그 결함분포를 상기한 바와같은 방법으로 측정하였다. 그 결과를 도 2에 나타내었다.
도 2에 도시한 바와같이, 성장속도를 최적으로 유지하면서 성장된 부위에서는 OSF 영역이 결정전길이에서 링형상으로 분포되었으며, OSF 영역이외의 전단면 다른 부분은 N-영역이었다.
상기한 바와같은 조건으로 다른 단결정을 인상하고 거울가공된 웨이퍼 제조처리과정을 거치게 하였다. FPD, L/D, OSF, LSTD 등을 조사하였다.
도 3에 도시된 바와같이, 웨이퍼 중심부에는 OSF 링이 존재하였으나 OSF 영 역이외의 면내전면은 N-영역이었다. OSF 영역에서의 OSF 밀도는 약 50개/㎠로서 저밀도 였다.
또한 Cu 데코레이션을 실시한 후 N-영역부에 배이컨시형 결함은 검출되지 않았다.
그후 웨이퍼의 산화막 내압 특성을 조사하였으며 100%의 C-모드 우량칩수율인 것으로 밝혀졌다.
C-모우드 측정조건은 다음과 같았다.
1)산화막두께 : 25nm
2)측정전극 : 인-도핑된 폴리실리콘
3)전극면적 : 8㎟
4)판정전극 : 1㎃/㎠
5)우량칩판정 : 절연파괴 전계가 8MV/cm 이상인 것을 우량인 것으로 판단하였다.
[실시예 2]
로내구조를 도 4(b)에 도시한 바와같이 단열재(35)상에 상부단열재(9)를 설치하고, 실리콘 융액면(3)과 환상 고-액 계면단열재(8) 하단과의 간격(10)을 60mm로 한 것 이외에는 실시예 1과 같은 조건으로 인상한 결과 실시예 1과 거의 같은 품질의 단결정 잉고트를 얻었다. 그 경우 △G가 한층 -축으로 이동한 결과 웨이퍼 면내의 OSF 영역의 폭이 좁게되는 경향이 발견되었다.
[실시예 3]
성장결정중의 산소농도를 24ppma 이하로 억제한 이외는 실시예 1과 같은 조건으로 인상하고, 결함을 평가한 다음 산처리를 하여도 OSF는 발생하지 않았다. 이는 OSF의 잠재핵은 존재하는 것으로 생각되나 저산소이기 때문에 열산화처리 하여도 발생하지 않는 것으로 생각된다.
본 발명은 상기 실시예에 한정되는 것은 아니며, 상기 실시예는 예시일 뿐이며, 청구범위에 기재된 것과 실질적으로 동일한 구성을 갖고 유사한 작용 및 효과를 갖는 것들은 본 발명의 범위에 드는 것이다.
예를들어, 상기 실시예에서는 직경 8인치인 실리콘 단결정을 성장시켰으나 본 발명은 이보다 직경이 큰 예를들어 10-16인치 혹은 그 이상의 직경을 갖는 결정 인상 방법에도 적용될 수 있는 것이다.
더욱이 본 발명은 실리콘 융액에 수평자장, 수직자장 혹은 커스프(cusp)자장을 인가하는 소위 MCZ 법에도 적용될 수 있다.
상술한 바와같이, 본 발명에 의하면 열산화처리를 한 경우 링상으로 발생하는 OSF내지는 OSF 핵이 존재하고, 또한 FPD, COP, L/D, LSTD 및 특히 Cu 데코레이션에 의해 검출되는 결함이 웨이퍼 전면내에 존재하지 않는 최대한 N 영역을 확대한 웨이퍼를 용이하게 제작할 수가 있다. 그래서 저산소화를 병용하면 OSF도 발생하지 않으며, 실질적으로 웨이퍼 전면이 무결함인 실리콘 단결정 웨이퍼를 제조할 수가 있는 것이다.
Claims (20)
- 열산화될 때 발생된 링형상으로 분포된 OSF 혹은 그 핵이 존재하고, 웨이퍼 전면에 걸쳐, FPD, COP, L/D, LSTD 뿐만아니라 Cu 데코레이션에 의해 검출되는 결함도 존재하지 않고, 그리고 OSF 링의 내측이나 외측이 I-리치측의 N-영역인 쵸코랄스키법에 의해 제조된 실리콘 단결정 웨이퍼.
- 1항에 있어서, 상기 웨이퍼내의 산소농도는 24ppma 미만임을 특징으로 하는 실리콘 단결정 웨이퍼.
- 1항에 있어서, 상기 웨이퍼가 열산화처리시 발생되는 OSF 밀도는 100개/㎠이하임을 특징으로 하는 실리콘 단결정웨이퍼.
- 2항에 있어서, 상기 웨이퍼가 열산화 처리시 발생되는 OSF 밀도는 100개/㎠이하임을 특징으로 하는 실리콘 단결정웨이퍼.
- 결정의 중앙부에서의 온두구배 Gc(℃/mm)와 결정의 주변부에서의 온두구배 Ge(℃/mm)사이의 차이인 △G(△G = Ge-Gc) 값이 0 또는 -값(negative value)이 되게 실리콘 단결정을 인상하는, 쵸코랄스키방법에 의한 실리콘 단결정 제조방법.단, 여기서 G는 결정중의 고-액 계면부근에서 융점으로부터 1400℃까지의 온도구배(온도변화량/결정축 방향의 길이)(℃/mm)이다.
- 쵸코랄스키법에 의해 실리콘 단결정을 제조하는 방법에 있어서,육성되는 실리콘단결정이 결정성장시에 결정중의 고-액 계면부근의 융점으로부터 1400℃까지의 온도구배를 G(온도변화량/결정축방향길이)(℃/mm)로하고,결정중앙부에서 온도구배 Gc(℃/mm)와 결정주변부에서의 온도구배 Ge(℃/mm)와의 차이 △G(△G = Ge-Gc)가 0 또는 -값(negative value)으로 되게 로내(爐內)온도를 제어하고,또한 횡축이 결정직경을 나타내고 종축이 인상속도를 나타내는 결함분포도에서 OSF 영역이 역 M자형을 형성하는 경우,OSF영역의 내측라인의 최소값에 대응하는 인상속도와 OSF 영역의 외측라인의 최소값에 대응하는 인상속도 사이의 범위내로 인상속도를 제어하면서, 결정을 인상함을 특징으로 하는 방법.
- 5항 또는 6항에 있어서, 상기 결정성장동안 인상속도의 정밀도는 결정의 일정직경부(단결정의 직선본체부)의 성장길이 10㎝마다 계산되는 평균값 ±0.01(mm/min)이내로 함을 특징으로 하는 방법.
- 삭제
- 5항 또는 6항에 있어서, 상기 인상장치에는 로내의 온도를 제어하기 위하여 단열재의 하단과 실리콘 융액의 표면사이에 5-10㎝의 간격이 형성되도록 환상의 고-액계면 단열재가 제공됨을 특징으로 하는 방법.
- 삭제
- 7항에 있어서, 상기 인상장치에는 로내의 온도를 제어하기 위하여 단열재의 하단과 실리콘 융액의 표면사이에 5-10㎝의 간격이 형성되도록 환상의 고-액계면 단열재가 제공됨을 특징으로 하는 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-179710 | 1998-06-11 | ||
JP17971098A JP3943717B2 (ja) | 1998-06-11 | 1998-06-11 | シリコン単結晶ウエーハ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000006112A KR20000006112A (ko) | 2000-01-25 |
KR100582240B1 true KR100582240B1 (ko) | 2006-05-24 |
Family
ID=16070529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990021743A KR100582240B1 (ko) | 1998-06-11 | 1999-06-11 | 실리콘 단결정 웨이퍼 및 그 제조방법 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6190452B1 (ko) |
EP (1) | EP0964082B1 (ko) |
JP (1) | JP3943717B2 (ko) |
KR (1) | KR100582240B1 (ko) |
DE (1) | DE69935822T2 (ko) |
TW (1) | TWI233455B (ko) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6514335B1 (en) * | 1997-08-26 | 2003-02-04 | Sumitomo Metal Industries, Ltd. | High-quality silicon single crystal and method of producing the same |
JP3943717B2 (ja) * | 1998-06-11 | 2007-07-11 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びその製造方法 |
JP3601324B2 (ja) * | 1998-11-19 | 2004-12-15 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 |
TW593798B (en) * | 1998-11-20 | 2004-06-21 | Komatsu Denshi Kinzoku Kk | Production of silicon single crystal wafer |
JP3783495B2 (ja) * | 1999-11-30 | 2006-06-07 | 株式会社Sumco | 高品質シリコン単結晶の製造方法 |
EP1195455B1 (en) * | 2000-01-25 | 2011-04-13 | Shin-Etsu Handotai Co., Ltd. | Method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer |
TW588127B (en) * | 2000-02-01 | 2004-05-21 | Komatsu Denshi Kinzoku Kk | Apparatus for pulling single crystal by CZ method |
US6275293B1 (en) * | 2000-05-10 | 2001-08-14 | Seh America, Inc. | Method for measurement of OSF density |
JP2001342097A (ja) * | 2000-05-30 | 2001-12-11 | Komatsu Electronic Metals Co Ltd | シリコン単結晶引上げ装置及び引上げ方法 |
JP3570343B2 (ja) * | 2000-06-09 | 2004-09-29 | 三菱住友シリコン株式会社 | 単結晶製造方法 |
JP3624827B2 (ja) * | 2000-12-20 | 2005-03-02 | 三菱住友シリコン株式会社 | シリコン単結晶の製造方法 |
JP3994665B2 (ja) | 2000-12-28 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法 |
JP4150167B2 (ja) * | 2001-02-16 | 2008-09-17 | 株式会社Sumco | シリコン単結晶の製造方法 |
JP2003002785A (ja) | 2001-06-15 | 2003-01-08 | Shin Etsu Handotai Co Ltd | 表層部にボイド無欠陥層を有する直径300mm以上のシリコン単結晶ウエーハおよびその製造方法 |
JP2003321297A (ja) * | 2002-04-25 | 2003-11-11 | Shin Etsu Handotai Co Ltd | シリコン単結晶の製造方法及びシリコン単結晶ウェーハ |
US7129123B2 (en) * | 2002-08-27 | 2006-10-31 | Shin-Etsu Handotai Co., Ltd. | SOI wafer and a method for producing an SOI wafer |
JP2004153081A (ja) * | 2002-10-31 | 2004-05-27 | Shin Etsu Handotai Co Ltd | Soiウエーハ及びsoiウエーハの製造方法 |
US6798526B2 (en) * | 2002-09-12 | 2004-09-28 | Seh America, Inc. | Methods and apparatus for predicting oxygen-induced stacking fault density in wafers |
TW200428637A (en) * | 2003-01-23 | 2004-12-16 | Shinetsu Handotai Kk | SOI wafer and production method thereof |
KR100782662B1 (ko) * | 2003-02-25 | 2007-12-07 | 가부시키가이샤 섬코 | 실리콘 웨이퍼 및 soi 기판 |
US7112509B2 (en) * | 2003-05-09 | 2006-09-26 | Ibis Technology Corporation | Method of producing a high resistivity SIMOX silicon substrate |
JP4151474B2 (ja) * | 2003-05-13 | 2008-09-17 | 信越半導体株式会社 | 単結晶の製造方法及び単結晶 |
JP2005015312A (ja) * | 2003-06-27 | 2005-01-20 | Shin Etsu Handotai Co Ltd | 単結晶の製造方法及び単結晶 |
JP4193610B2 (ja) * | 2003-06-27 | 2008-12-10 | 信越半導体株式会社 | 単結晶の製造方法 |
JP2005015313A (ja) * | 2003-06-27 | 2005-01-20 | Shin Etsu Handotai Co Ltd | 単結晶の製造方法及び単結晶 |
JP2005162599A (ja) * | 2003-12-03 | 2005-06-23 | Siltron Inc | 均一なベイカンシ欠陥を有するシリコン単結晶インゴット、シリコンウエハ、シリコン単結晶インゴットの製造装置、及びシリコン単結晶インゴットの製造方法 |
US20050128572A1 (en) * | 2003-12-12 | 2005-06-16 | Griggs Jesse B. | Jig for microscopic inspection of bulk micro defects in single crystals |
US20060005761A1 (en) * | 2004-06-07 | 2006-01-12 | Memc Electronic Materials, Inc. | Method and apparatus for growing silicon crystal by controlling melt-solid interface shape as a function of axial length |
US7223304B2 (en) * | 2004-12-30 | 2007-05-29 | Memc Electronic Materials, Inc. | Controlling melt-solid interface shape of a growing silicon crystal using a variable magnetic field |
KR101318183B1 (ko) * | 2005-07-13 | 2013-10-16 | 신에쯔 한도타이 가부시키가이샤 | 단결정 제조방법 |
JP4983161B2 (ja) * | 2005-10-24 | 2012-07-25 | 株式会社Sumco | シリコン半導体基板およびその製造方法 |
EP1981065B1 (en) * | 2005-12-27 | 2014-12-03 | Shin-Etsu Chemical Company, Ltd. | Process for producing soi wafer |
CN101400834B (zh) | 2007-05-30 | 2012-06-27 | 胜高股份有限公司 | 硅单晶提拉装置 |
US8771415B2 (en) * | 2008-10-27 | 2014-07-08 | Sumco Corporation | Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer |
JP5161169B2 (ja) * | 2009-08-06 | 2013-03-13 | Sumco Techxiv株式会社 | シリコン単結晶引上げ装置及び引上げ方法 |
KR101056774B1 (ko) | 2010-08-10 | 2011-08-16 | (주)아즈텍 | 피티씨알을 이용한 챔버의 온도구배 측정 방법 |
JP5993550B2 (ja) * | 2011-03-08 | 2016-09-14 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
CN102136061B (zh) * | 2011-03-09 | 2013-05-08 | 中国人民解放军海军航空工程学院 | 一种矩形石英晶片缺陷自动检测分类识别方法 |
JP6418085B2 (ja) * | 2015-07-03 | 2018-11-07 | 株式会社Sumco | シリコン単結晶の検査方法および製造方法 |
CN111781204A (zh) * | 2020-06-16 | 2020-10-16 | 天津中环领先材料技术有限公司 | 一种半导体圆硅片环状层错的测试方法 |
CN112504724A (zh) * | 2020-12-10 | 2021-03-16 | 北方民族大学 | 一种蓝宝石晶片c面生长位错密度的检测方法 |
CN113138195A (zh) * | 2021-04-16 | 2021-07-20 | 上海新昇半导体科技有限公司 | 晶体缺陷的监控方法及晶棒生长方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330316A (ja) * | 1995-05-31 | 1996-12-13 | Sumitomo Sitix Corp | シリコン単結晶ウェーハおよびその製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06103714B2 (ja) | 1990-11-22 | 1994-12-14 | 信越半導体株式会社 | シリコン単結晶の電気特性検査方法 |
JP2509477B2 (ja) * | 1991-04-20 | 1996-06-19 | コマツ電子金属株式会社 | 結晶成長方法及び結晶成長装置 |
IT1280041B1 (it) | 1993-12-16 | 1997-12-29 | Wacker Chemitronic | Procedimento per il tiraggio di un monocristallo di silicio |
DE4414947C2 (de) * | 1993-12-16 | 1998-12-17 | Wacker Siltronic Halbleitermat | Verfahren zum Ziehen eines Einkristalls aus Silicium |
JPH10152395A (ja) * | 1996-11-21 | 1998-06-09 | Komatsu Electron Metals Co Ltd | シリコン単結晶の製造方法 |
DE19711922A1 (de) * | 1997-03-21 | 1998-09-24 | Wacker Siltronic Halbleitermat | Vorrichtung und Verfahren zum Ziehen eines Einkristalls |
JP3449729B2 (ja) * | 1997-04-09 | 2003-09-22 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 単結晶シリコンウエハを製造する方法 |
MY120441A (en) * | 1997-04-09 | 2005-10-31 | Memc Electronic Materials | Low defect density silicon |
JPH1179889A (ja) * | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
JP3919308B2 (ja) * | 1997-10-17 | 2007-05-23 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ |
JP3943717B2 (ja) * | 1998-06-11 | 2007-07-11 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びその製造方法 |
JP4467096B2 (ja) * | 1998-09-14 | 2010-05-26 | Sumco Techxiv株式会社 | シリコン単結晶製造方法および半導体形成用ウェハ |
JP3601324B2 (ja) * | 1998-11-19 | 2004-12-15 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 |
-
1998
- 1998-06-11 JP JP17971098A patent/JP3943717B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-01 TW TW088109055A patent/TWI233455B/zh not_active IP Right Cessation
- 1999-06-02 EP EP99304286A patent/EP0964082B1/en not_active Expired - Lifetime
- 1999-06-02 DE DE69935822T patent/DE69935822T2/de not_active Expired - Lifetime
- 1999-06-08 US US09/328,278 patent/US6190452B1/en not_active Expired - Lifetime
- 1999-06-11 KR KR1019990021743A patent/KR100582240B1/ko not_active IP Right Cessation
-
2000
- 2000-11-30 US US09/727,275 patent/US6482260B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330316A (ja) * | 1995-05-31 | 1996-12-13 | Sumitomo Sitix Corp | シリコン単結晶ウェーハおよびその製造方法 |
Non-Patent Citations (1)
Title |
---|
08330316 |
Also Published As
Publication number | Publication date |
---|---|
JP2000001391A (ja) | 2000-01-07 |
DE69935822T2 (de) | 2007-12-27 |
JP3943717B2 (ja) | 2007-07-11 |
EP0964082A1 (en) | 1999-12-15 |
US20010000093A1 (en) | 2001-04-05 |
US6190452B1 (en) | 2001-02-20 |
DE69935822D1 (de) | 2007-05-31 |
KR20000006112A (ko) | 2000-01-25 |
TWI233455B (en) | 2005-06-01 |
EP0964082B1 (en) | 2007-04-18 |
US6482260B2 (en) | 2002-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100582240B1 (ko) | 실리콘 단결정 웨이퍼 및 그 제조방법 | |
EP0890662B1 (en) | Method and apparatus for manufacturing a silicon single crystal having few crystal defects, and a silicon single crystal and silicon wafers manufactured by the same | |
US6077343A (en) | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it | |
JP3994665B2 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法 | |
US6048395A (en) | Method for producing a silicon single crystal having few crystal defects | |
EP1310583B1 (en) | Method for manufacturing of silicon single crystal wafer | |
JP3460551B2 (ja) | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 | |
KR101715645B1 (ko) | 실리콘 단결정 웨이퍼 | |
JP3692812B2 (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 | |
KR100582241B1 (ko) | 질소 도프된 저결함 실리콘 단결정의 제조방법 | |
JP3627498B2 (ja) | シリコン単結晶の製造方法 | |
KR100725671B1 (ko) | 결정결함이 적은 실리콘 단결정 웨이퍼 및 그 제조방법 | |
KR100932742B1 (ko) | 실리콘 단결정 웨이퍼와 에피텍셜 웨이퍼 및 실리콘 단결정의 제조방법 | |
JP3634133B2 (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ | |
US7582159B2 (en) | Method for producing a single crystal | |
JP4218080B2 (ja) | シリコン単結晶ウエーハ及びその製造方法 | |
JP2005119964A (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140418 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |