[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100589551B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR100589551B1
KR100589551B1 KR1020030034694A KR20030034694A KR100589551B1 KR 100589551 B1 KR100589551 B1 KR 100589551B1 KR 1020030034694 A KR1020030034694 A KR 1020030034694A KR 20030034694 A KR20030034694 A KR 20030034694A KR 100589551 B1 KR100589551 B1 KR 100589551B1
Authority
KR
South Korea
Prior art keywords
power supply
supply line
contact
semiconductor layer
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020030034694A
Other languages
English (en)
Other versions
KR20030094046A (ko
Inventor
마쯔모또쇼이찌로
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20030094046A publication Critical patent/KR20030094046A/ko
Application granted granted Critical
Publication of KR100589551B1 publication Critical patent/KR100589551B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

전원 라인 VL의 폭을 비교적 좁게 하고 또한 저항의 큰 상승을 방지한다.
전원 라인 VL의 일부를 돌출시키고, 여기에 컨택트(26a, 26b)를 형성하고, 제2 트랜지스터(21)의 드레인 영역을 접속한다. 컨택트(26a, 26b)를 전원 라인의 주된 전류 통로로부터 비키어 배치하였기 때문에, 전원 라인 VL의 저항을 작게 할 수 있다.
자발광 소자, 전류 제어 트랜지스터, 컨택트, 전원 라인

Description

표시 장치{DISPLAY DEVICE}
도 1은 실시 형태의 구성을 도시하는 평면도.
도 2는 실시 형태의 컨택트(26) 주변의 구성을 도시하는 단면도.
도 3은 실시 형태의 컨택트(28) 주변의 구성을 도시하는 단면도.
도 4는 화소 회로의 구성을 도시하는 도면.
도 5는 컨택트를 전원 라인 VL로부터 비키어 배치시킨 경우의 효과를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제1 TFT
20 : 게이트 전극
26, 28 : 컨택트
GL : 게이트 라인
VL : 전원 라인
본 발명은, 예를 들면 유기 일렉트로 루미네센스 소자와 같은 전류 구동형의 자발광 소자를 복수개 갖고, 이들 자발광 소자로의 전류를 제어하여 표시를 행하는 표시 장치에 관한 것이다.
자발광 소자인 일렉트로 루미네센스(Electro luminescence: 이하 EL) 소자를 각 화소에 발광 소자로서 이용한 EL 표시 장치는 자발광형이며, 얇고 소비 전력이 작은 등의 유리한 점이 있어, 액정 표시 장치(LCD)나 CRT 등의 표시 장치를 대신할 수 있는 표시 장치로서 주목받고 있으며, 이에 대한 연구가 진행되고 있다.
또한, 그 중에서도 EL 소자를 개별로 제어하는 박막 트랜지스터(TFT) 등의 스위치 소자를 각 화소에 구비하고, 화소마다 EL 소자를 제어하는 액티브 매트릭스형 EL 표시 장치는 고정밀한 표시 장치로서 기대되고 있다.
도 4는 m행 n열의 액티브 매트릭스형 EL 표시 장치에서의 각 화소의 회로 구성을 나타내고 있다. EL 표시 장치에서는 기판 상에 복수개의 게이트 라인 GL이 행 방향으로 연장되고, 복수개의 데이터 라인 DL 및 구동 전원 라인 VL이 열 방향으로 연장되어 있다. 또한 각 화소는 유기 EL 소자(50)와, 스위칭용 TFT(제1 TFT)(10), EL 소자 구동용 TFT(제2 TFT)(21) 및 유지 용량 Cs를 구비하고 있다.
제1 TFT(10)는 게이트 라인 GL과 데이터 라인 DL에 접속되어 있고, 게이트 전극에 게이트 신호(선택 신호)를 받아서 온한다. 이 때 데이터 라인 DL에 공급되어 있는 데이터 신호는 제1 TFT(10)와 제2 TFT(21) 사이에 접속된 유지 용량 Cs에 유지된다. 제2 TFT(21)의 게이트 전극에는 상기 제1 TFT(10)를 통하여 공급된 데이터 신호에 따른 전압이 공급되고, 이 제2 TFT(21)는 그 전압값에 따른 전류를 전원 라인 VL로부터 유기 EL 소자(50)에 공급한다. 유기 EL 소자(50)는 양극으로부 터 주입되는 정공과 음극으로부터 주입되는 전자가 발광층 내에서 재결합하여 발광 분자가 여기되고, 이 발광 분자가 여기 상태로부터 기저 상태로 되돌아갈 때에 발광한다. 유기 EL 소자(50)의 발광 휘도는 유기 EL 소자(50)에 공급되는 전류에 거의 비례하고 있으며, 상술된 바와 같이 각 화소마다 데이터 신호에 따라 유기 EL 소자(50)에 흘리는 전류를 제어함으로써, 해당 데이터 신호에 따른 휘도로 유기 EL 소자를 발광하고, 표시 장치 전체로 원하는 이미지 표시가 행해진다.
여기서, 유기 EL 소자(50)는 전류 구동형 소자로, 전원 라인 VL로부터 제2 TFT를 통하여 유기 EL 소자(50)에 충분한 전류가 공급되는 것이 필요해진다. 그리고, 전원 라인 VL에는 다수의 유기 EL 소자(50)가 접속되고, 이들에 충분한 전류를 공급하기 위해서는 전원 라인 VL에 충분한 전류 공급 능력이 필요해진다. 한편, 전원 라인 VL과 제2 TFT(21)의 접속에는 컨택트가 이용된다. 즉, 제2 TFT의 드레인 영역과, 전원 라인 VL은 두께 방향에서 다른 위치로 배치되어 있고, 이들 접속에는 두께 방향으로 형성된 컨택트가 이용된다.
그런데, 이 컨택트는 컨택트홀 내에 도전 재료가 컨택트홀의 내면을 따라 적층된다. 이 때문에, 전원 라인 VL의 컨택트를 통하는 전류 경로는 그 거리가 커지게 된다. 통상 컨택트의 직경은 통상 전원 라인 VL의 폭보다 작기 때문에, 컨택트 옆에 전원 라인 VL이 그대로 남아 있지만, 이 부분의 면적은 꽤 작다. 따라서, 컨택트를 형성함으로써 전원 라인 VL의 저항이 커진다는 문제가 있었다.
전원 라인 VL의 폭을 충분히 크게 취하고 있는 경우에는 문제가 생기지 않았 지만, 화소가 정밀화 및 개구율의 상승을 도모하기 위해서는 전원 라인 VL을 되도록이면 폭을 좁게 하고자 하는 요구가 있다.
본 발명은 상기 과제에 감안하여 이루어진 것으로, 전원 라인 VL의 폭을 비교적 좁게 하고 또한 저항의 큰 상승을 방지할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명은 복수의 전류 구동형 자발광 소자를 갖고, 이들 자발광 소자로의 전류를 제어하여 표시를 행하는 표시 장치에 있어서, 각 자발광 소자에 대응하여 형성되고, 전원 라인으로부터 대응하는 자발광 소자로의 전류를 제어하는 전류 제어 트랜지스터와, 이 전류 제어 트랜지스터의 일단과 전원 라인과는 두께 방향에서 다른 위치에 배치되어 있으며 양자의 접속은 컨택트를 통하여 행해지고, 이 컨택트는 전원 라인으로부터 돌출된 접속용 부분에 있어서 전원 라인과 접속되며, 상기 컨택트를 형성함으로써 전원 라인의 전류를 흘리는 부분의 크기가 감소되지 않는 것을 특징으로 한다.
이와 같이, 컨택트를 전원 라인의 전류가 주로 흐르는 부분에는 배치하지 않고, 여기로부터 비키어 배치하고 있다. 따라서, 전원 라인 VL의 저항을 작게 유지하고, 각 화소의 유기 EL 소자(50)로의 전류 공급을 충분한 것으로 유지할 수 있다. 따라서, 전원 라인 VL의 폭을 비교적 작게 할 수 있어, 발광 부분의 면적의 비율인 개구율을 상승할 수 있다.
또한, 상기 전류 제어 트랜지스터는 박막 트랜지스터로, 게이트 전극으로의 제어 전압을 공급하는 게이트용 라인의 일부를 상기 전원 라인과 두께 방향에서 다르고 평면적으로 중첩하는 위치에 배치하는 것이 적합하다.
이와 같이, 게이트용 라인의 일부를 전원 라인의 아래쪽에 배치하였기 때문에, 개구율을 향상시킬 수 있다.
또한, 상기 전류 제어 트랜지스터의 타단은 컨택트에 의해 대응하는 자발광 소자에 접속되어 있으며, 상기 게이트용 라인은 상기 전원 라인과 평면적으로 중첩하는 위치에 배치됨으로써, 상기 자발광 소자와의 접속용 컨택트를 우회하는 것이 적합하다.
또한, 상기 전원 라인을 따른 가늘고 긴 폴리실리콘 반도체층을 갖고, 상기 접속용 부분은 이 폴리실리콘 반도체층의 드레인 영역의 상측에까지 연장되어 거기에 상기 컨택트가 형성되어 있는 것이 적합하다.
이와 같이, 전원 라인의 일부를 반도체층의 상측에까지 연장하고, 거기에 컨택트를 형성하였기 때문에, 반도체층은 거의 곧게 하는 것이 좋다. 따라서, 반도체층을 전원 라인의 아래까지 형성하는 경우에 비하여, 반도체층의 길이를 짧게 할 수 있고, 반도체층의 전기 저항을 작게 할 수 있고, 제2 TFT의 동작을 확실하게 할 수 있다.
또한, 상기 전류 제어 트랜지스터는 상기 전원 라인을 따른 가늘고 긴 폴리실리콘 반도체층을 갖고, 이 폴리실리콘 반도체층의 양단부가 한쌍의 드레인 영역, 그 내측이 한쌍의 채널 영역, 중앙부가 공통된 소스 영역으로 되고, 한쌍의 채널 영역 상측에 게이트 절연막을 통하여 한쌍의 게이트 전극이 배치되고, 이들 한쌍의 게이트 전극은 상기 전원 라인과 두께 방향에서 다른 위치에서 평면적으로 중첩하는 위치에 배치된 접속 라인에 의해 접속되어 있는 것이 적합하다.
<발명의 실시 형태>
이하, 본 발명의 실시 형태에 대하여 도면에 기초하여 설명한다. 도 1은 본 실시 형태의 화소의 개략 구성을 도시하는 평면도이다. 또, 이 회로 구성은 상술한 도 4와 동일하다.
열(세로) 방향에는 데이터 라인 DL 및 전원 라인 VL이 소정 간격으로 배치되고, 행(가로) 방향에는 게이트 라인 GL이 소정 간격으로 배치되고, 이들 데이터 라인 DL과, 게이트 라인 GL, 전원 라인 VL로 구획된 화소 에리어에 제1, 제2 TFT(10, 21), 용량 CS, 유기 EL 소자(50)가 형성되어 있다.
데이터 라인 DL은, 예를 들면 알루미늄으로 구성되고, 이것에 제1 TFT(10)의 드레인이 컨택트(12)에 의해 접속되어 있다. 여기서, 데이터 라인 DL의 화소 영역의 우측 상에 해당하는 부분에는 내측을 향하여 돌출하는 돌출부(12a)가 형성되어 있고, 여기에 컨택트(12)가 형성되어 있다. 따라서, 데이터 라인 DL은 컨택트(12)에 의해 그 전류 유통부의 크기가 작아지는 것은 없다.
제1 TFT(10)는 유리 기판 상에 형성된 폴리실리콘으로 이루어지는 반도체층(14)을 갖고 있고, 데이터 라인 DL의 돌출부(12a)의 하측으로 반도체층(14)의 일단이 연장되고 여기가 두께 방향으로 연장되는 컨택트(12)에 의해 돌출부(12a)에 접속되어 있다.
제1 TFT(10)는 이 컨택트(12)가 드레인 영역으로 되어 있다. 그리고, 이 반 도체층(14)은 행 방향으로 연장되고, 그 상측에는 게이트 절연막을 통하여, 2개의 게이트 전극(16)이 배치되어 있다. 이 게이트 전극(16)은, 예를 들면 Mo, Cr 등으로 형성되는 게이트 라인 GL로부터 하측(내측)을 향하여 돌출 형성되어 있다. 반도체층(14)은 게이트 전극(16) 하측의 반도체층(14)이 채널 영역으로 되어 있고, 드레인 영역과 반대측의 단부가 소스 영역으로 되어 있다.
반도체층(14)은 그대로 연장되어 용량 CS의 한쪽측의 전극으로 되어 있다. 이 용량 CS는 반도체층(14)과, 이것에 유전체층을 통하여 대향하는 용량 전극으로 이루어지고 있고, 이 용량 전극은 용량 라인 SL의 일부로서 형성되어 있다. 용량 라인도 예를 들면 Mo, Cr 등으로 형성된다.
폴리실리콘으로 이루어지는 반도체층(14)은 용량 CS의 전극의 부분으로부터그대로 아래쪽으로 연장되어 알루미늄으로 접속된 한쌍의 컨택트(18a, 18b)를 통하여 제2 TFT의 게이트 전극(20)에 접속된다. 또, 게이트 전극(20)은, 예를 들면 Mo에서 형성된다. 여기서, 제2 TFT(21)는 반도체층(22)을 갖고 있으며, 이 반도체층(22)의 양단부가 전원 라인 VL에 접속되는 드레인 영역, 중앙부가 유기 EL 소자(50)에 접속되는 소스 영역, 드레인 영역과 소스 영역 사이에 있어서 그 상측에 게이트 절연막을 통하여 게이트 전극(20)이 배치되는 부분이 채널 영역으로 되어 있다.
여기서, 제2 TFT(21)를 구성하는 반도체층(22)은 전원 라인 VL을 따라 연장되는 가늘고 긴 형상을 하고 있다. 그리고, 그 상하단의 한쌍의 드레인 영역의 두께 방향의 상측에 전원 라인 VL의 일부가 돌출하여 한쌍의 돌출부(24a, 24b)가 형 성되고, 여기에 컨택트(26a, 26b)가 각각 형성되어 전원 라인 VL과 제2 TFT(21)의 한쌍의 드레인 영역과의 접속이 행해진다.
도 2에는 이 부분의 단면도가 도시되고 있다. 전원 라인 VL의 일부가 내측에 돌출하여 돌출부(24)가 형성되고, 이 단부가 컨택트(26)로서, 반도체층(22)의 드레인 영역에 접속되어 있다. 또, 유리 기판(1) 위에 SiO2나 SiN의 절연층(2)이 형성되고, 그 위에 반도체층(22)이 형성되어 있다. 그리고, 이 반도체층(22) 위에는 게이트 절연막(3)이 형성되고, 그 위에 층간 절연막(4)이 형성되지만, 이 게이트 절연막(3) 및 층간 절연막(4)에 컨택트홀이 형성되고, 여기에 전원 라인 VL과 동일한 알루미늄이 퇴적되는 것으로 컨택트(26)가 형성되어 있다.
이와 같이, 돌출부(24)에 컨택트(26)가 형성되어 있기 때문에, 전원 라인 VL은 컨택트(26)에 의해 그 전류 유통부의 크기가 작아지게 되지는 않는다.
도 5에 컨택트를 전원 라인 VL로부터 비키어 배치된 경우의 효과를 도시한다. 이 도 5는 전원 라인 VL의 선 폭과, 전원 라인 VL의 저항이 관계를 나타낸 것으로, 본 실시 형태와 같이 컨택트(26)를 전원 라인 VL의 주도선으로부터 비키어 배치한 경우(실시 형태)와, 컨택트를 전원 라인 VL의 주도선에 위치시킨 경우(종래예)를 나타내고 있다. 이것으로부터 본 실시 형태에 의해 전원 라인 VL에서의 저항을 감소할 수 있는 것을 알 수 있다.
또한, 도 1에 도시한 바와 같이, 게이트 전극(20)은 한쌍의 컨택트(18a, 18b)로부터 일단 전원 라인 VL의 아래쪽으로 연장되고, 이 전원 라인 VL의 하측을 도면에서의 아래쪽을 향하여 연장한 후에 내측(우측 방향)으로 연장되어 반도체층(22)의 상측에 위치하고, 도면에서의 아래쪽으로 연장되어 채널 영역의 상측에 위치하고, 그 후 또 전원 라인 VL의 두께 방향의 아래쪽에 위치하고, 소스 영역을 회피한 후, 또한 반도체층(22) 상측에 위치한다. 따라서, 게이트 전극(20)은 반도체층(22) 내측의 영역, 즉 발광 영역(양극(30))에는 배치되지 않는다. 이 때문에, 게이트 전극(20)이 발광 영역을 커버하지 않기 때문에, 발광 면적이 저하하는 것을 방지할 수 있다.
그리고, 제2 TFT(21)의 소스 영역에는 컨택트(28)가 배치되고, 이것에 의해서 소스 영역과 유기 EL 소자(50)의 양극(30)이 접속되어 있다. 또, 이 양극(30)은 ITO, IZO 등의 투명 전극으로 구성되어 있다. 또한, 유기 EL 소자(50)는 양극(30) 상에 형성된 유기 발광층을 포함하는 유기층, 및 그 위에 형성된 음극으로 구성된다.
도 3에는 컨택트(28) 및 그 주변 부분의 단면도를 도시한다. 유리 기판(1) 상에는 SiO2나 SiN의 절연막(2)이 형성되고, 그 위에 제2 TFT(21)를 구성하는 반도체층(22)이 형성되어 있다. 또한, 반도체층(22)은 게이트 절연막(3)에 의해 덮어져 있다. 또, 이 단면 부분은 불순물이 도핑된 소스 영역이지만, 도면에서는 채널 영역 상에 배치되는 게이트 전극(20) 외에 전원 라인 VL의 아래쪽에 위치하는 게이트 전극(20)의 양쪽을 편의적(실제로는 반도체층(22)을 덮고 있다)으로 나타내고 있다. 또, 게이트 전극(20)으로서 기능하는 부분을 파선으로 나타내고 있다.
소스 영역은 화소 에리어의 내측을 향하여 연장되고, 그 상측에 알루미늄제의 제1 컨택트(28a)가 형성되어 있다. 이 제1 컨택트(28a)는 게이트 절연막(3) 및 게이트 전극(20)을 덮는 층간 절연막(예를 들면, SiNx 및 SiO2의 적층막)(4)의 일부를 도려내 뚫은 컨택트홀을 덮도록 형성되어 있다. 또, 전원 라인 VL도 층간 절연막(4) 상에 형성되고 있다.
제1 컨택트(28a)의 상측 및 층간 절연막(4) 상측에는 제1 평탄화막(5)이 형성되어 있으며, 이 제1 평탄화막(5)의 제1 컨택트(28a)의 상측에 컨택트홀이 형성되고, 여기에 양극(30)의 일부가 컨택트(28b)로서 연장되어 있다. 즉, 반도체층(22)의 소스 영역에 컨택트(28)를 통하여, 양극(30) 일부가 이중 컨택트의 형태로 직접 접속되어 있다. 이와 같이, 컨택트(28)에 양극(30)의 일단을 직접 접속하고 있기 때문에, 양극(30)을 거의 장방형으로 형성할 수 있고, 유기 EL 소자(50)의 면적을 충분히 크게 할 수 있다.
또, 양극(30) 상에는 정공 수송층, 유기 발광층, 전자 수송층으로 이루어지는 유기층(32)이 형성되고 그 상측에 음극(34)이 형성되고, 유기 EL 소자(50)가 형성되고 있다. 또, 화소로서 기능하지 않은 양극(30)의 컨택트(28) 상의 부분이나 제1 평탄화막(5)의 상측 부분에는 제2 평탄화막(6)이 배치되어 있다.
이와 같이, 본 실시 형태에 따르면, 컨택트(26a, 26b)를 전원 라인 VL의 전류가 주로 흐르는 부분에는 배치하지 않고, 여기로부터 비키어 배치하고 있다. 따라서, 전원 라인 VL의 저항을 작게 유지하여, 각 화소의 유기 EL 소자(50)로의 전 류 공급을 충분히 유지할 수 있다. 따라서, 전원 라인 VL의 폭을 비교적 작게 할 수 있고 발광 부분의 면적의 비율인 개구율을 상승시킬 수 있다. 또, 전원 라인 VL의 일부를 반도체층(22)의 상측에까지 연장하고, 거기에 컨택트를 형성하였기 때문에, 반도체층(22)은 거의 곧게 해도 된다. 따라서, 반도체층(22)을 전원 라인 VL의 아래까지 형성하는 경우에 비하여, 반도체층(22)의 길이를 짧게 할 수 있고, 반도체층(22)의 전기 저항을 작게 할 수 있으며, 제2 TFT(21)의 동작을 확실히 할 수 있다. 또한, 게이트 전극(20)의 라인의 일부를 전원 라인 VL의 아래쪽에 배치하였기 때문에, 개구율을 상승시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 컨택트를 전원 라인의 전류가 주로 흐르는 부분에는 배치하지 않고, 여기로부터 비키어 배치하고 있다. 따라서, 전원 라인 VL의 저항을 작게 유지하여, 각 화소의 유기 EL 소자(50)로의 전류 공급을 충분히 유지할 수 있다. 따라서, 전원 라인 VL의 폭을 비교적 작게 할 수 있어, 발광 부분의 면적의 비율인 개구율을 상승할 수 있다.
또한, 게이트용 라인의 일부를 전원 라인의 아래쪽에 배치함으로써, 개구율을 상승할 수 있다.
또한, 전원 라인의 일부를 반도체층의 상측에까지 연장하고, 거기에 컨택트를 형성하였기 때문에, 반도체층은 거의 곧게 해도 된다. 따라서, 반도체층을 전원 라인의 아래까지 형성하는 경우에 비하여, 반도체층의 길이를 짧게 할 수 있어, 반도체층의 전기 저항을 작게 할 수 있어 제2 TFT의 동작을 확실히 할 수 있다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 복수의 전류 구동형 자발광 소자를 갖고, 이들 자발광 소자로의 전류를 제어하여 표시를 행하는 표시 장치에 있어서,
    각 자발광 소자에 대응하여 형성되고, 전원 라인으로부터 대응하는 자발광 소자로의 전류를 제어하는 전류 제어 트랜지스터와,
    이 전류 제어 트랜지스터의 일단과 전원 라인과는 두께 방향에서 다른 위치에 배치되어 있고 양자의 접속은 컨택트를 통하여 행해지고, 이 컨택트는 전원 라인으로부터 돌출되고 상기 전원라인보다도 가는 배선을 사용한 접속용 부분에서 전원 라인과 접속되고,
    상기 컨택트를 형성함으로써 전원 라인의 전류를 흘리는 부분의 크기가 감소되지 않으며,
    상기 전원 라인을 따른 가늘고 긴 폴리실리콘 반도체층을 갖고, 상기 접속용부분은 이 폴리실리콘 반도체층의 드레인 영역의 상측에까지 연장되어 거기에 상기 컨택트가 형성되어 있는 것을 특징으로 하는 표시 장치.
  5. 복수의 전류 구동형 자발광 소자를 갖고, 이들 자발광 소자로의 전류를 제어하여 표시를 행하는 표시 장치에 있어서,
    각 자발광 소자에 대응하여 형성되고, 전원 라인으로부터 대응하는 자발광 소자로의 전류를 제어하는 전류 제어 트랜지스터와,
    이 전류 제어 트랜지스터의 일단과 전원 라인과는 두께 방향에서 다른 위치에 배치되어 있고 양자의 접속은 컨택트를 통하여 행해지고, 이 컨택트는 전원 라인으로부터 돌출되고 상기 전원라인보다도 가는 배선을 사용한 접속용 부분에서 전원 라인과 접속되고,
    상기 컨택트를 형성함으로써 전원 라인의 전류를 흘리는 부분의 크기가 감소되지 않으며,
    상기 전류 제어 트랜지스터는, 상기 전원 라인을 따른 가늘고 긴 폴리실리콘 반도체층을 갖고, 이 폴리실리콘 반도체층의 양단부가 한쌍의 드레인 영역, 그 내측이 한쌍의 채널 영역, 중앙부가 공통된 소스 영역으로 되고, 한쌍의 채널 영역의 상측에 게이트 절연막을 통하여 한쌍의 게이트 전극이 배치되고, 이들 한쌍의 게이트 전극은 상기 전원 라인과 두께 방향에서 다른 위치에서 평면적으로 중첩하는 위치에 배치된 접속 라인에 의해 접속되어 있는 것을 특징으로 하는 표시 장치.
  6. 제4항에 있어서,
    상기 전류 제어 트랜지스터는, 상기 전원 라인을 따른 가늘고 긴 폴리실리콘 반도체층을 갖고, 이 폴리실리콘 반도체층의 양단부가 한쌍의 드레인 영역, 그 내 측이 한쌍의 채널 영역, 중앙부가 공통된 소스 영역으로 되고, 한쌍의 채널 영역의 상측에 게이트 절연막을 통하여 한쌍의 게이트 전극이 배치되고, 이들 한쌍의 게이트 전극은 상기 전원 라인과 두께 방향에서 다른 위치에서 평면적으로 중첩하는 위치에 배치된 접속 라인에 의해 접속되어 있는 것을 특징으로 하는 표시 장치.
KR1020030034694A 2002-05-30 2003-05-30 표시 장치 Expired - Lifetime KR100589551B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00158171 2002-05-30
JP2002158171A JP4086550B2 (ja) 2002-05-30 2002-05-30 表示装置

Publications (2)

Publication Number Publication Date
KR20030094046A KR20030094046A (ko) 2003-12-11
KR100589551B1 true KR100589551B1 (ko) 2006-06-14

Family

ID=30428624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030034694A Expired - Lifetime KR100589551B1 (ko) 2002-05-30 2003-05-30 표시 장치

Country Status (5)

Country Link
US (1) US7164399B2 (ko)
JP (1) JP4086550B2 (ko)
KR (1) KR100589551B1 (ko)
CN (1) CN1264131C (ko)
TW (1) TWI235985B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2009276460A (ja) 2008-05-13 2009-11-26 Sony Corp 表示装置
CN101796562A (zh) * 2008-07-02 2010-08-04 富士电机控股株式会社 面发光显示装置
JP5623107B2 (ja) * 2009-04-22 2014-11-12 キヤノン株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
US6307322B1 (en) * 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
KR100453635B1 (ko) 2001-12-29 2004-10-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR100453634B1 (ko) * 2001-12-29 2004-10-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
CN101673508B (zh) * 2002-01-18 2013-01-09 株式会社半导体能源研究所 发光器件
US6674246B2 (en) * 2002-01-23 2004-01-06 Mihail S. Moisin Ballast circuit having enhanced output isolation transformer circuit
JP4128045B2 (ja) * 2002-07-26 2008-07-30 三洋電機株式会社 有機ｅｌパネル

Also Published As

Publication number Publication date
KR20030094046A (ko) 2003-12-11
JP2004004192A (ja) 2004-01-08
US7164399B2 (en) 2007-01-16
CN1264131C (zh) 2006-07-12
US20040027343A1 (en) 2004-02-12
TWI235985B (en) 2005-07-11
CN1472716A (zh) 2004-02-04
TW200405252A (en) 2004-04-01
JP4086550B2 (ja) 2008-05-14

Similar Documents

Publication Publication Date Title
US6724149B2 (en) Emissive display device and electroluminescence display device with uniform luminance
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
KR101415794B1 (ko) 유기전계 발광 표시장치 및 그 제조방법
JP4337171B2 (ja) 表示装置
KR100834346B1 (ko) 능동행렬 유기전기발광소자
KR101306843B1 (ko) 유기전계발광표시장치
KR100527029B1 (ko) 일렉트로 루미네센스 표시 장치
KR20150079227A (ko) 유기전계 발광표시소자 및 이의 제조방법
KR102676858B1 (ko) 전계발광 표시장치
KR20090131903A (ko) 트랜지스터 및 그를 포함하는 플랙서블 유기 전계 발광표시 장치
KR20240000429A (ko) 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR100560026B1 (ko) 표시 장치
KR20110070165A (ko) 유기전계발광소자
KR100543838B1 (ko) 일렉트로 루미네센스 표시 장치
KR100589551B1 (ko) 표시 장치
KR100467943B1 (ko) 유기 전계발광소자와 그 제조방법
KR102031779B1 (ko) 유기전계발광표시장치
KR100578794B1 (ko) 유기 전계 발광 표시 장치
KR100721945B1 (ko) 유기 전계발광 표시장치
KR100669316B1 (ko) 유기 전계 발광 표시 장치
KR100638085B1 (ko) 유기 전계 발광 표시장치
CN100353560C (zh) 有机发光显示面板
KR100638084B1 (ko) 유기 전계 발광 표시 장치
KR100666645B1 (ko) 유기 전계발광 표시장치
KR20080082400A (ko) 전계발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030530

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050630

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20051228

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20050630

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20060324

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20051228

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20060524

Appeal identifier: 2006101002618

Request date: 20060324

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20060324

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20060324

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20050831

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20060524

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20060501

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060607

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060608

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090525

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100525

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110526

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120521

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130520

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140522

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150518

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160517

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170522

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180518

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20190516

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20200507

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20210503

Start annual number: 16

End annual number: 16

PC1801 Expiration of term

Termination date: 20231129

Termination category: Expiration of duration