KR100589341B1 - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR100589341B1 KR100589341B1 KR1020040012618A KR20040012618A KR100589341B1 KR 100589341 B1 KR100589341 B1 KR 100589341B1 KR 1020040012618 A KR1020040012618 A KR 1020040012618A KR 20040012618 A KR20040012618 A KR 20040012618A KR 100589341 B1 KR100589341 B1 KR 100589341B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- discharge
- extension
- address
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005192 partition Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 10
- 238000007599 discharging Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
- E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
- E03C1/02—Plumbing installations for fresh water
- E03C1/05—Arrangements of devices on wash-basins, baths, sinks, or the like for remote control of taps
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
- E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
- E03C1/01—Domestic plumbing installations for fresh water or waste water; Sinks for combinations of baths, showers, sinks, wash-basins, closets, urinals, or the like
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
- E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
- E03C1/02—Plumbing installations for fresh water
- E03C1/04—Water-basin installations specially adapted to wash-basins or baths
- E03C2001/0414—Water-basin installations specially adapted to wash-basins or baths allowing different orientations of the spout or the outlet nozzle
Landscapes
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Hydrology & Water Resources (AREA)
- Public Health (AREA)
- Water Supply & Treatment (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
본 발명은 어드레스 전극과 공통 전극간 오방전의 가능성을 줄이면서 어드레스 전극과 주사 전극간 방전 효율을 높이며, 어드레스 전극의 반사 효율을 높여 충분한 화면 휘도를 확보하는 플라즈마 디스플레이 패널에 관한 것으로서,The present invention relates to a plasma display panel which reduces discharge potential between an address electrode and a common electrode, increases discharge efficiency between an address electrode and a scan electrode, and increases reflection efficiency of an address electrode, thereby ensuring sufficient screen brightness.
플라즈마 디스플레이 패널은, 제1 및 제2 기판과; 제1 기판 상에 형성되는 어드레스 전극들과; 제1 기판과 제2 기판의 사이 공간에 배치되어 다수의 방전 셀들을 구획하는 격벽과; 각각의 방전 셀에 한쌍이 대응 배치되도록 제2 기판 상에 형성되는 방전유지 전극들을 포함하며, 어드레스 전극은 각각의 방전 셀 내에서 선폭이 확대된 확장부를 형성하고, 확장부 면적 중에서 방전유지 전극과 대향하지 않는 부분의 면적이 확장부의 최대 폭과 한쌍의 방전유지 전극간 최대 갭의 곱으로 정의되는 영역의 면적보다 작게 이루어진다.The plasma display panel includes: first and second substrates; Address electrodes formed on the first substrate; A partition wall disposed in a space between the first substrate and the second substrate to define a plurality of discharge cells; A discharge sustaining electrode formed on the second substrate such that a pair is correspondingly disposed in each discharge cell, wherein the address electrode forms an extension having an enlarged line width in each discharge cell, The area of the non-facing part is made smaller than the area of the area defined by the product of the maximum width of the extension and the maximum gap between the pair of discharge sustaining electrodes.
플라즈마, 디스플레이, 어드레스전극, 확장부, 격벽, 방전셀, 방전유지전극Plasma, display, address electrode, extension, partition, discharge cell, discharge sustain electrode
Description
도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.1 is a partially exploded perspective view of a plasma display panel according to an embodiment of the present invention.
도 2는 도 1의 결합 상태를 나타낸 부분 단면도로서, 도 1의 I-I선을 기준으로 절개한 단면을 도시하였다.FIG. 2 is a partial cross-sectional view illustrating the coupling state of FIG. 1, and is a cross-sectional view taken along line I-I of FIG. 1.
도 3a와 도 3b 및 도 3c는 도 1에 도시한 플라즈마 디스플레이 패널의 부분 평면도이다.3A, 3B, and 3C are partial plan views of the plasma display panel shown in FIG.
도 4는 본 발명의 실시예에 대한 첫번째 변형예를 설명하기 위해 도시한 플라즈마 디스플레이 패널의 부분 평면도이다.4 is a partial plan view of a plasma display panel shown for explaining a first modified example of the embodiment of the present invention.
도 5a와 도 5b는 본 발명의 실시예에 대한 두번째 변형예를 설명하기 위해 도시한 플라즈마 디스플레이 패널의 부분 평면도이다.5A and 5B are partial plan views of a plasma display panel shown for explaining a second modification to the embodiment of the present invention.
도 6과 도 7 및 도 8은 각각 본 발명의 실시예에 대한 세번째와 네번째 및 다섯번째 변형예를 설명하기 위해 도시한 플라즈마 디스플레이 패널의 부분 평면도이다.6, 7 and 8 are partial plan views of the plasma display panel shown for explaining the third, fourth and fifth modifications of the embodiment of the present invention, respectively.
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 어드레스 전극과 주사 전극간 방전 효율을 향상시킴과 동시에 우수한 화면 휘도를 확보하기 위하여 어드레스 전극의 형상을 개선한 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which the shape of the address electrode is improved in order to improve the discharge efficiency between the address electrode and the scan electrode and to secure excellent screen brightness.
일반적으로 플라즈마 디스플레이 패널(plasma display panel;PDP, 이하 'PDP'라 한다)은 방전 셀 내에서 일어나는 가스 방전에 의한 진공 자외선으로 형광체를 여기시켜 소정의 영상을 구현하는 표시장치로서, 두께가 작고 고해상도의 대화면 구성이 가능하여 벽걸이 텔레비전 등에 적용되고 있다.In general, a plasma display panel (PDP, hereinafter referred to as 'PDP') is a display device that realizes a predetermined image by exciting a phosphor by vacuum ultraviolet rays caused by gas discharge occurring in a discharge cell. It is possible to configure a large screen and has been applied to a wall-mounted television.
상기 PDP는 구동 방식에 따라 직류(DC)형과 교류(AC)형으로 구분되는데, 근래에 들어서는 어드레스 전극과 한쌍의 유지 전극을 구비한 3전극 면방전 구조의 AC형 PDP가 주로 사용되고 있다.The PDP is classified into a direct current (DC) type and an alternating current (AC) type according to a driving method. In recent years, an AC type PDP having a three-electrode surface discharge structure including an address electrode and a pair of sustain electrodes is mainly used.
그리고 상기 PDP를 단위 화소의 배열 패턴에 따라 구분하면, 독립적인 가스 방전이 행해지는 단위 화소, 즉 R,G,B 방전 셀들이 스트라이프 패턴으로 배열하는 스트라이프형(또는 인라인형)과, 삼각 패턴으로 배열하는 델타형으로 구분할 수 있다. 이 가운데 공지의 델타형 PDP에서 R,G,B 방전 셀들의 배열은, 예를 들어 미국 등록특허 5,182,489호에 개시된 사각형의 폐쇄형 격벽과, 일본 공개특허공보 평6-44907호에 개시된 육각형의 폐쇄형 격벽에 의해 이루어질 수 있고, 미국 등록특허 6,373,195호 및 6,376,986호에 개시된 선형 격벽의 변형 구조에 의해 이루어질 수 있다.When the PDP is classified according to the arrangement pattern of the unit pixels, the unit pixels in which independent gas discharge is performed, that is, stripe type (or inline type) in which R, G and B discharge cells are arranged in a stripe pattern, and a triangular pattern It can be distinguished by an array of deltas. Among the known delta PDPs, the arrangement of the R, G and B discharge cells is, for example, a rectangular closed partition wall disclosed in US Patent No. 5,182,489, and a hexagonal closure disclosed in Japanese Patent Laid-Open No. 6-44907. It can be made by the shape of the partition bulkhead, it can be made by the deformation structure of the linear bulkhead disclosed in US Patent Nos. 6,373,195 and 6,376,986.
상기 스트라이프형과 델타형 PDP 모두는 각각의 방전 셀에 대응하여 하부 기 판에 어드레스 전극을 형성하고, 상부 기판에 주사 전극과 공통 전극으로 이루어지는 방전유지 전극을 형성하고 있다.Both the stripe type and the delta type PDP form an address electrode on a lower substrate corresponding to each discharge cell, and a discharge sustain electrode consisting of a scan electrode and a common electrode on an upper substrate.
이로서 선택된 방전 셀에 대응하여 어드레스 전극과 주사 전극 사이에 어드레스 전압을 인가하여 어드레스 방전을 행하고, 주사 전극과 공통 전극 사이에 유지 전압을 인가하여 유지 전압을 행하면, 유지 방전시 발생하는 진공 자외선이 방전 셀에 제공된 형광층을 여기시켜 이 때 발생하는 가시광으로 임의의 화상을 구현하게 된다.Thus, when the address discharge is applied by applying the address voltage between the address electrode and the scan electrode in response to the selected discharge cell, and the sustain voltage is applied by applying the sustain voltage between the scan electrode and the common electrode, the vacuum ultraviolet rays generated during the sustain discharge are discharged. The fluorescent layer provided to the cell is excited to implement an arbitrary image with the visible light generated at this time.
한편, 델타형 PDP에 있어서 하부 기판에 마련되는 어드레스 전극은 방전 셀 혹은 방전유지 전극 형상에 대응하여 선폭이 확대된 확장부를 구비할 수 있다. 이와 관련된 기술로는 일본 공개특허공보 평6-44907호가 있다.On the other hand, in the delta PDP, the address electrode provided on the lower substrate may include an extension having an expanded line width corresponding to the shape of the discharge cell or the discharge sustain electrode. As a related technology, there is Japanese Patent Laid-Open No. Hei 6-44907.
상기 선행 문헌의 그림 1에는 제1 실시예로서 방전 셀의 내부 공간에 대응하여 선폭이 확대된 확장부를 갖는 어드레스 전극이 개시되어 있고, 그림 6에는 제2 실시예로서 주사 전극에 대응하여 선폭이 확대된 확장부를 갖는 어드레스 전극이 개시되어 있다. 상기 확장부는 어드레스 전극과 주사 전극간 대향 면적을 확대시켜 두 전극간 방전 효율을 높이는 역할을 한다.In FIG. 1 of the preceding document, an address electrode having an extended portion having a line width enlarged corresponding to an internal space of a discharge cell is disclosed as a first embodiment, and in FIG. 6, a line width is enlarged corresponding to a scan electrode as a second embodiment. An address electrode having an extended portion is disclosed. The expansion part serves to increase the discharge efficiency between the two electrodes by expanding the opposing area between the address electrode and the scan electrode.
그런데 전술한 선행 문헌의 제1 실시예에서 어드레스 전극은 확장부를 통해 어드레스 방전에 기여하지 않는 영역, 즉 주사 전극과 공통 전극간 갭 영역 및 공통 전극과도 임의의 면적을 두고 대향 배치되고 있다. 따라서 상기 제1 실시예 구성은 어드레스 전극과 주사 전극 사이에 인가되는 어드레스 전압이 확장부를 통해 공통 전극에 영향을 주어 어드레스 전극과 공통 전극 사이에 계획되지 않은 방전, 즉 오방전이 발생할 수 있다.However, in the above-described first embodiment of the prior art document, the address electrodes are disposed to face each other in an area not contributing to the address discharge, that is, the gap region between the scan electrode and the common electrode and the common electrode with any area. Therefore, in the configuration of the first embodiment, an address voltage applied between the address electrode and the scan electrode may affect the common electrode through the extension, so that an unplanned discharge, that is, an erroneous discharge may occur between the address electrode and the common electrode.
한편, 전술한 선행 문헌의 제2 실시예 구성은 상기 확장부를 주사 전극과의 대향면에만 두어 어드레스 전극과 공통 전극 사이의 오방전을 줄일 수 있다. 그러나 통상의 어드레스 전극이 반사효율이 높은 금속으로 제작되어 방전 셀 내에 생성된 가시광을 상부 기판을 향해 반사시킴으로써 화면의 휘도를 높이는 기능이 있음을 감안할 때, 상기 제2 실시예의 구성은 확장부의 면적 감소로 인하여 상당한 휘도 손실을 가져오게 된다.On the other hand, the second embodiment configuration of the above-mentioned prior document can reduce the erroneous discharge between the address electrode and the common electrode by placing the extension only on the opposite surface to the scan electrode. However, considering that the conventional address electrode is made of a metal having high reflection efficiency and has a function of increasing the brightness of the screen by reflecting visible light generated in the discharge cell toward the upper substrate, the configuration of the second embodiment reduces the area of the extension part. This results in a significant loss of brightness.
따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 어드레스 전극과 주사 전극간 방전 효율을 높이고, 어드레스 전극과 공통 전극간 오방전을 줄이며, 어드레스 전극의 광반사 효과가 저하되지 않도록 하여 우수한 화면 휘도를 확보할 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to increase the discharge efficiency between the address electrode and the scan electrode, to reduce misdischarge between the address electrode and the common electrode, and to reduce the light reflection effect of the address electrode. The present invention provides a plasma display panel that can secure excellent screen brightness.
상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,
임의의 간격을 두고 대향 배치되는 제1 및 제2 기판과, 제1 기판 상에 형성되는 어드레스 전극들과, 제1 기판과 제2 기판의 사이 공간에 배치되어 다수의 방전 셀들을 구획하는 격벽과, 각각의 방전 셀 내에 제공되는 형광층과, 각각의 방전 셀에 한쌍이 대응 배치되도록 제2 기판 상에 형성되는 방전유지 전극들을 포함하며, 어드레스 전극은 각각의 방전 셀 내에서 선폭이 확대된 확장부를 형성하고, 확장부 면적 중에서 방전유지 전극과 대향하지 않는 부분의 면적이 확장부의 최대 폭 과 한쌍의 방전유지 전극간 최대 갭의 곱으로 정의되는 영역의 면적보다 작게 이루어지는 플라즈마 디스플레이 패널을 제공한다.First and second substrates disposed at random intervals, address electrodes formed on the first substrate, partition walls disposed in a space between the first substrate and the second substrate to partition a plurality of discharge cells; A fluorescent layer provided in each discharge cell, and discharge holding electrodes formed on the second substrate such that a pair is correspondingly disposed in each discharge cell, wherein the address electrode has an extended line width in each discharge cell; The present invention provides a plasma display panel in which a portion is formed and an area of a portion of the expanded portion not facing the discharge sustaining electrode is smaller than the area of the region defined by the product of the maximum width of the extended portion and the maximum gap between the pair of discharge sustaining electrodes.
상기 확장부는 방전유지 전극과 대향하지 않는 부분에서 확장부의 양측 단부에 확장부의 일부가 제거되어 이루어진 한쌍의 제1 개구부를 형성할 수 있다. 또한 상기 확장부는 방전유지 전극과 대향하지 않는 부분에서 확장부 내부에 확장부의 일부가 제거되어 이루어진 제2 개구부를 형성할 수 있다.The extension part may form a pair of first openings formed by removing a part of the extension part at both ends of the extension part at a part not facing the discharge sustaining electrode. In addition, the extension part may form a second opening formed by removing a part of the extension part in the extension part at a part not facing the discharge sustaining electrode.
상기 어드레스 전극은 격벽 밑으로 배치되는 라인부를 더욱 포함하고, 상기 확장부 가운데 방전유지 전극과 대향하지 않는 부분에서의 확장부 총 폭은 라인부의 폭과 같거가 크게 형성된다.The address electrode further includes a line portion disposed under the partition wall, and the total width of the extension portion in the portion of the extension portion not facing the discharge sustaining electrode is equal to or larger than the width of the line portion.
상기 방전유지 전극은 제2 기판의 일방향을 따라 길게 배치되는 버스 전극과, 버스 전극으로부터 각 방전 셀의 중심부를 향해 연장되어 방전 셀 내에 한쌍이 마주하는 투명 전극을 포함한다. 상기 어드레스 전극의 확장부 최대 폭은 버스 전극 방향에 따른 투명 전극의 폭보다 작게 형성된다.The discharge sustaining electrode includes a bus electrode disposed long along one direction of the second substrate, and a transparent electrode extending from the bus electrode toward the center of each discharge cell and facing each other in the discharge cell. The maximum width of the extended portion of the address electrode is smaller than the width of the transparent electrode along the bus electrode direction.
상기 투명 전극은 서로 마주하는 대향면 중심에 오목부를 형성할 수 있으며, 이 경우 상기 확장부 면적 중에서 투명 전극과 대향하지 않는 부분의 면적이 확장부의 최대 폭과 한쌍의 투명 전극간 최소 갭의 곱으로 정의되는 영역의 면적보다 작게 이루어진다. 보다 구체적으로, 상기 확장부는 투명 전극과 대향하지 않는 부분에서 확장부 내부에 확장부의 일부가 제거되어 이루어진 제2 개구부를 형성하고, 제2 개구부가 오목부의 직하부(直下部)를 포함하도록 형성될 수 있다.The transparent electrode may form a recess in a center of opposing surfaces facing each other. In this case, the area of the portion of the extension portion that does not face the transparent electrode is the product of the maximum width of the extension and the minimum gap between the pair of transparent electrodes. It is made smaller than the area of the defined area. More specifically, the extension part is formed so as to form a second opening formed by removing a part of the extension part inside the extension part at a portion that does not face the transparent electrode, and the second opening part is formed to include a lower portion of the recess portion. Can be.
상기 방전 셀들은 삼각형으로 배열하면서 방전 셀들 각각의 형상이 사각형으 로 이루어질 수 있으며, 이 경우 어드레스 전극의 확장부는 사각형으로 이루어진다.The discharge cells may be arranged in a triangle, and each of the discharge cells may have a rectangular shape. In this case, the extension portion of the address electrode may have a rectangular shape.
상기 방전 셀들은 삼각형으로 배열하면서 방전 셀들 각각의 형상이 육각형으로 이루어질 수 있으며, 이 경우 어드레스 전극의 확장부는 육각형으로 이루어진다. 이 때, 상기 버스 전극이 지그재그 형상으로 배치된다.The discharge cells may be arranged in a triangle, and each of the discharge cells may have a hexagonal shape. In this case, the extension portion of the address electrode may have a hexagonal shape. At this time, the bus electrodes are arranged in a zigzag shape.
상기 방전 셀들은 격자형으로 배열하면서 방전 셀들 각각의 형상이 사각형으로 이루어질 수 있으며, 이 경우 상기 어드레스 전극의 확장부는 사각형으로 이루어진다.The discharge cells may be arranged in a lattice shape, and each of the discharge cells may have a quadrangular shape. In this case, the extension portion of the address electrode may have a quadrangular shape.
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이고, 도 2는 도 1의 결합 상태를 나타낸 부분 단면도로서, 도 1의 I-I선을 기준으로 절개한 단면을 도시하고 있다.1 is a partially exploded perspective view of a plasma display panel according to an exemplary embodiment of the present invention, and FIG. 2 is a partial cross-sectional view illustrating a coupling state of FIG. 1, and is a cross-sectional view taken along line I-I of FIG. 1.
도면을 참고하면, 본 실시예의 플라즈마 디스플레이 패널(이하 'PDP'라 한다)은 적(R),녹(G),청(B) 방전 셀들(2R,2G,2B)이 삼각형으로 배열하면서 한 조의 화소를 구성하는 이른바 델타형 PDP로 이루어진다.Referring to the drawings, the plasma display panel of the present embodiment (hereinafter referred to as 'PDP') has a group of red (R), green (G), and blue (B)
상기 구성을 구체적으로 살펴보면, PDP는 임의의 간격을 두고 평행하게 배치되면서 진공 용기를 구성하는 제1 기판(4)과 제2 기판(6)을 포함한다. 제1 기판(4)과 제2 기판(6) 사이에는 소정의 높이를 갖는 격벽(8)이 임의의 패턴으로 형성되어 화소들을 구획하는데, 여기서 한 조의 화소는 삼각형으로 배열하는 3개의 단위 화 소들, 즉 방전 셀들(2R,2G,2B)로 이루어진다.Looking at the above configuration in detail, the PDP includes a
도 3a와 도 3b는 도 1에 도시한 PDP의 부분 평면도로서, 도 3a에 방전 셀들(2R,2G,2B)과 어드레스 전극(10)의 구성을, 도 3b에 방전 셀들(2R,2G,2B)과 방전유지 전극(12)의 구성을 도시하였다.3A and 3B are partial plan views of the PDP shown in FIG. 1, wherein the configuration of the
도 1∼도 3b를 참고하면, 본 실시예에서 방전 셀들(2R,2G,2B) 각각의 형상은 대략 육각형으로 이루어지고, 방전 셀(2R,2G,2B)을 이루는 격벽(8)과 방전 셀들(2R,2G,2B)이 갖는 방전 공간 역시 전체적인 형상이 육각형으로 이루어진다. 방전 셀들(2R,2G,2B)의 내부 공간에는 PDP 작용에 필요한 방전 가스가 제공되며, R,G,B 방전 셀들(2R,2G,2B)에는 각각의 R,G,B 형광층(14R,14G,14B)이 마련된다. 여기서, 형광층(14R,14G,14B)은 방전 공간의 바닥면과 격벽(8)의 측면 모두에 형성되고 있다.1 to 3B, in the present embodiment, the shape of each of the
또한 제1 기판(4) 위에는 어드레스 전극들(10)이 제1 기판(4)의 일방향(도면의 Y방향)을 따라 형성되고, 어드레스 전극들(10)을 덮으면서 제1 기판(4)의 내면 전체에 제1 유전층(16)이 형성된다. 어드레스 전극(10)은 각각의 R,G,B 방전 셀(2R,2G,2B)에 대응하여 마련되며 서로간 임의의 간격을 두고 위치한다.In addition, the
본 실시예에서 어드레스 전극(10)은 도면의 Y방향을 따라 격벽 밑으로 배치되는 라인부(10a)와, 방전 셀들(2R,2G,2B) 내측에 배치되면서 라인부(10a)보다 큰 폭으로 형성되는 확장부(10b)로 이루어진다. 이 때, 확장부(10b)는 방전 셀(2R,2G,2B)과 동일한 형상, 즉 육각형으로 이루어진다.In this embodiment, the
한편, 제1 기판(4)에 대향하는 제2 기판(6)의 일면에는 어드레스 전극(10)과 교차하는 방향(도면의 X방향)을 따라 주사 전극(18)과 공통 전극(20)으로 이루어지는 방전유지 전극들(12)이 형성된다. 방전유지 전극(12)은 격벽(8) 형상을 따라 형성되는 버스 전극(18a,20a)과, 버스 전극(18a,20a)으로부터 각 방전 셀(2R,2G,2B)의 중심부를 향해 돌출되어 각 방전 셀(2R,2G,2B) 내부에서 한쌍이 마주하는 투명 전극(18b,20b)으로 이루어진다.On the other hand, one surface of the second substrate 6 facing the
상기 버스 전극(18a,20a)은 금속과 같은 불투명한 재질로 이루어지며, 격벽(8) 형상을 따라 배치되는 관계로 제2 기판(6)의 일방향을 따라 지그재그 패턴으로 형성된다. 이러한 버스 전극(18a,20a)은 PDP 구동시 방전 셀들(2R,2G,2B)에서 방출되는 가시광을 차폐시키지 않기 위하여 가능한 그 폭을 최소화하면서 격벽(8)에 대응하는 위치에 배치된다.The
또한, 제2 기판(6) 상에는 투명한 제2 유전층(22)과 MgO 보호막(24)이 방전유지 전극들(12)을 덮으면서 제2 기판(6)의 전면에 형성된다.In addition, on the second substrate 6, a transparent second
여기서, 본 실시예에 의한 PDP는 어드레스 전극(10)의 확장부(10b) 형상을 개선하여 어드레스 전극(10)과 공통 전극(20)간 오방전의 가능성을 줄이면서 어드레스 전극(10)과 주사 전극(18)간 방전 효율 및 화면 휘도를 높이는 구성을 제공한다.Here, the PDP according to the present embodiment improves the shape of the
도 3a와 도 3b를 참고하면, 어드레스 전극(10)의 확장부(10b)는 방전유지 전극(12)과 대향하지 않는 부분의 면적이 도 3c에서 확장부(10b)의 최대 폭(W1)과 주사 전극(18)과 공통 전극(20)간 갭(G)의 곱으로 정의되는 영역(A 영역으로 표시)의 면적보다 작게 형성된 구성으로 이루어진다.Referring to FIGS. 3A and 3B, the
이를 위하여 본 실시예에서 상기 확장부(10b)는 주사 전극(18)과 공통 전극(20)간 갭에 대응하는 부분에서 확장부(10b)의 양측 단부에 확장부(10b)의 일부가 제거되어 이루어진 한쌍의 제1 개구부(10c)를 형성하여 확장부(10b)의 중앙부 폭을 감소시킨 구성으로 이루어진다.To this end, in the present exemplary embodiment, a portion of the
여기서, 상기 확장부(10b)를 주사 전극(18)에 대응하는 제1 영역(B)과, 주사 전극(18)과 공통 전극(20)간 갭에 대응하는 제2 영역(C)과, 공통 전극(20)에 대응하는 제3 영역(D)으로 구분하면, 제1 및 제2 영역(B,C)의 폭(d1)은 버스 전극(18a,20a) 방향에 따른 투명 전극(18b,20b)의 폭(d2)보다 작게 형성되고, 제2 영역(C)의 폭(d3)은 어드레스 전극(10)의 전도성 확보를 위하여 라인부(10a)의 폭(d4)과 같거나 크게 형성된다.Here, the
또한 본 실시예에서 어드레스 전극(10)은 은(Ag)과 같이 반사효율이 높은 도전성 재질로 구비된다.In addition, in the present embodiment, the
전술한 확장부(10b) 형상에 의해, 어드레스 전극(10)은 확장부(10b)의 제1 영역(B)을 통해 주사 전극(18)과의 대향 면적이 확대되어 어드레스 전극(10)과 주사 전극(18)간 방전 효율, 즉 어드레스 방전 효율을 높일 수 있다.Due to the above-described shape of the
그리고 어드레스 전극(10)은 확장부(10b)의 제2 영역(C)을 통해 방전유지 전극(12)과 대향하지 않는 부분의 면적이 축소되어 어드레스 전극(10)과 주사 전극(18) 사이에 인가되는 어드레스 전압이 확장부(10b)를 통해 공통 전극(20)에 주는 영향을 감소시킬 수 있다. 그 결과, 본 실시예의 PDP는 어드레스 전극(10)과 공통 전극(20)간 오방전의 가능성을 줄일 수 있다.The area of the portion of the
또한 확장부(10b)의 제2 영역(C)이 어드레스 전극(10)과 공통 전극(20)간 오방전의 가능성을 줄임에 따라, 공통 전극(20)에 대응하는 확장부(10b)의 제3 영역(D)은 어드레스 방전에 기여도 방해도 하지 않는 영역이 된다.In addition, as the second region C of the
이러한 확장부(10b)의 제3 영역(D)은 주사 전극(18)과 공통 전극(20) 사이에 유지 전압이 인가되어 일어나는 유지 방전시 반사막의 역할을 한다. 즉, 유지 방전시 발생하는 진공 자외선이 방전 셀(2R,2G,2B)에 제공된 형광층(14R,14G,14B)을 여기시켜 가시광을 방출할 때에, 제3 영역(D)을 포함한 확장부(10b) 전체가 가시광을 제2 기판(6)을 향해 반사시켜 화면의 휘도를 역할을 한다.The third region D of the
따라서 본 실시예의 PDP는 어드레스 전극(10)과 공통 전극(20)간 오방전의 가능성을 줄이면서 어드레스 전극(10)과 주사 전극(18)간 방전 효율을 높여 어드레스 구동 전압을 낮추며, 어드레스 전극(10)의 반사 효율을 높여 충분한 화면 휘도를 확보하는 장점이 예상된다.Therefore, the PDP of the present embodiment reduces the address driving voltage by increasing the discharge efficiency between the
다음으로는 도 4∼도 8을 참고하여 본 발명의 실시예에 대한 변형예들에 대해 설명한다.Next, modifications to the embodiment of the present invention will be described with reference to FIGS. 4 to 8.
도 4는 첫번째 변형예로서, 이 경우는 전술한 실시예의 구조를 기본으로 하면서 어드레스 전극(26)의 확장부(26b)가 방전유지 전극(도 3b 참고)과 대향하지 않는 부분에서 확장부(26b) 내부에 확장부(26b)의 일부가 제거되어 이루어진 제2 개구부(26c)를 형성하여 확장부(26b) 면적을 감소시킨 구성으로 이루어진다.FIG. 4 is a first modification, in which case the
본 변형예에서 제2 개구부(26c)는 각각의 확장부(26b)에 하나씩 구비되며, 제2 개구부(26c)의 형상은 버스 전극 방향(도면의 X방향)에 따른 장변과, 어드레스 전극 방향(도면의 Y방향)에 따른 단변을 갖는 직사각형으로 이루어진다.In this modified example, one
여기서, 도면을 기준으로 제2 개구부(26c) 좌측의 확장부 폭(d5)과 제2 개구부(26c) 우측의 확장부 폭(d6)을 합한 값, 즉 확장부 가운데 방전유지 전극과 대향하지 않는 부분의 총 폭(d5+d6)은 어드레스 전극(26)의 전도성 확보를 위하여 라인부(26a)의 폭과 같거나 크게 형성된다.Here, the sum of the extension width d5 of the left side of the
도 5a와 도 5b는 두번째 변형예로서, 이 경우는 전술한 첫번째 변형예의 구조를 기본으로 하면서 투명 전극(18b,20b)이 서로 마주하는 대향면 중심에 오목부(28)를 형성하여 한쌍의 투명 전극(18b,20b)이 방전 셀(2R,2G,2B)의 가장자리에 대응하여 숏 갭(G1)을 사이에 두고 위치하고, 방전 셀(2R,2G,2B)의 중심부에 대응하여 롱 갭(G2)을 사이에 두고 위치하는 구성으로 이루어진다.5A and 5B are second modifications. In this case, based on the structure of the first modification described above, a pair of transparent portions are formed by forming the
이로서 본 변형예의 PDP는 유지 방전시 방전 셀(2R,2G,2B)의 가장자리에 대응하는 숏 갭(G1)으로부터 플라즈마 방전이 가장 먼저 시작되어 주위로 확산되고, 곧이어 방전 셀(2R,2G,2B)의 중심부에 대응하는 롱 갭(G2)으로부터 플라즈마 방전이 시작되어 주위로 확산됨에 따라, 방전 셀(2R,2G,2B) 내의 보다 넓은 영역에 걸쳐 강한 초기 방전이 일어나 방전 효율을 향상시킨다.As a result, in the PDP of the present modification, the plasma discharge is first started and diffused around from the short gap G1 corresponding to the edges of the
이 때, 어드레스 전극(30)은 확장부(30a) 면적 중에서 방전유지 전극(12')과 대향하지 않는 부분의 면적이 확장부(30a)의 최대 폭(W2)과 한쌍의 투명 전극(18b,20b)간 최소 갭(G1)의 곱으로 정의되는 영역(E 영역으로 표시)보다 작게 이루어진다. 이를 위하여 확장부(30a)에 마련된 제2 개구부(30b)는 오목부(28)의 직하부(直下部)를 포함하도록 육각형으로 이루어질 수 있다.At this time, the area of the portion of the
도 6은 세번째 변형예로서, 이 경우는 전술한 실시예의 구조를 기본으로 하면서 방전 셀들(32R,32G,32B) 각각의 형상과, 방전 셀들(32R,32G,32B)을 이루는 격벽(34)의 형상이 사각형으로 이루어진다. 그리고 어드레스 전극(36)의 확장부(36a) 또한 방전 셀(32R,32G,32B)과 동일한 형상, 즉 사각형으로 이루어진다.FIG. 6 is a third modified example, in which the shape of each of the
도 7은 네번째 변형예로서, 이 경우는 R,G,B 방전 셀들(38R,38G,38B)이 스트라이프 패턴으로 배열하며, 방전 셀들(38R,38G,38B) 각각의 형상이 사각형을 이루어 전체적인 방전 셀들(38R,38G,38B)의 형상이 격자형으로 이루어진다. 이 때, 어드레스 전극(40)의 확장부(40a)는 방전유지 전극(42)과 대향하지 않는 부분에서 확장부(40a)의 양측 단부에 한쌍의 제1 개구부(40b)를 형성하여 확장부(40a)의 중앙부 폭을 감소시킨 구성으로 이루어진다.FIG. 7 shows a fourth modified example, in which the R, G,
도 8은 다섯번째 변형예로서, 이 경우는 전술한 네번째 변형예의 구조를 기본으로 하면서 어드레스 전극(44)의 확장부(44a)는 방전유지 전극(42)과 대향하지 않는 부분에서 확장부(44a) 내부에 확장부(44a)의 일부가 제거되어 이루어진 제2 개구부(44b)를 형성하여 확장부(44a) 면적을 감소시킨 구성으로 이루어진다.FIG. 8 is a fifth modification, in which case the
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to
이와 같이 본 실시예에 따르면, 전술한 어드레스 전극의 확장부 형상에 의해 본 실시예의 PDP는 어드레스 전극과 공통 전극간 오방전의 가능성을 줄이면서 어드레스 전극과 주사 전극간 방전 효율을 높여 어드레스 구동 전압을 낮추며, 어드레스 전극의 반사 효율을 높여 충분한 화면 휘도를 확보할 수 있다.As described above, according to the present embodiment, the PDP of the present embodiment reduces the address driving voltage by increasing the discharge efficiency between the address electrode and the scan electrode while reducing the possibility of misdischarge between the address electrode and the common electrode. In addition, it is possible to secure sufficient screen brightness by increasing the reflection efficiency of the address electrode.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040012618A KR100589341B1 (en) | 2004-02-25 | 2004-02-25 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040012618A KR100589341B1 (en) | 2004-02-25 | 2004-02-25 | Plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050086221A KR20050086221A (en) | 2005-08-30 |
KR100589341B1 true KR100589341B1 (en) | 2006-06-14 |
Family
ID=37270155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040012618A KR100589341B1 (en) | 2004-02-25 | 2004-02-25 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100589341B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100788576B1 (en) * | 2005-11-22 | 2007-12-26 | 삼성에스디아이 주식회사 | Plasma display panel to increase pixel integration |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020026040A (en) * | 2000-09-30 | 2002-04-06 | 김순택 | Substrate and PDP utilizing the same |
JP2003016944A (en) * | 2001-06-29 | 2003-01-17 | Pioneer Electronic Corp | Plasma display panel |
-
2004
- 2004-02-25 KR KR1020040012618A patent/KR100589341B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020026040A (en) * | 2000-09-30 | 2002-04-06 | 김순택 | Substrate and PDP utilizing the same |
JP2003016944A (en) * | 2001-06-29 | 2003-01-17 | Pioneer Electronic Corp | Plasma display panel |
Also Published As
Publication number | Publication date |
---|---|
KR20050086221A (en) | 2005-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100164359A1 (en) | Plasma display panel | |
US7208875B2 (en) | Plasma display panel | |
JP2004006392A (en) | Plasma display panel | |
KR100578795B1 (en) | Plasma display panel | |
KR100515362B1 (en) | Plasma display panel | |
KR100589341B1 (en) | Plasma display panel | |
KR100589342B1 (en) | Plasma display panel | |
KR100515353B1 (en) | Plasma display panel | |
US7375467B2 (en) | Plasma display panel having stepped electrode structure | |
JP2006004923A (en) | Plasma display panel | |
JP2006253133A (en) | Plasma display panel | |
KR100497243B1 (en) | Plasma display panel having getter within | |
JP2004214170A (en) | Plasma display panel | |
KR100747257B1 (en) | Plasma display panel | |
KR100589366B1 (en) | Plasma display panel | |
KR100515333B1 (en) | Plasma display panel | |
KR100599615B1 (en) | Plasma display panel | |
KR100550990B1 (en) | Plasma display panel | |
KR100508935B1 (en) | Plasma display panel | |
KR100573142B1 (en) | Plasma display panel | |
KR100502916B1 (en) | Plasma display panel | |
KR100649232B1 (en) | Plasma display panel | |
KR100669466B1 (en) | Plasma display panel | |
KR20050120487A (en) | Plasma display panel | |
KR20070055832A (en) | Plasma display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040225 |
|
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20040721 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20040225 Comment text: Patent Application |
|
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060131 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060517 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060607 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20060608 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |