KR100576491B1

KR100576491B1 - 이중 내부전압 발생장치

Info

Publication number: KR100576491B1
Application number: KR1019990060930A
Authority: KR
Inventors: 오영남
Original assignee: 주식회사 하이닉스반도체
Priority date: 1999-12-23
Filing date: 1999-12-23
Publication date: 2006-05-09
Also published as: US20010033154A1; US6384672B2; JP2001184862A; KR20010057487A

Abstract

반도체 메모리제품의 저전력화를 위해 외부 전원전압보다 일정전위 낮은 내부 전원전압을 전압강하에 의해 발생시켜 칩의 동작전압으로 사용하도록 하는 내부전압 발생장치에 관한 것으로, 특히 메모리 칩의 주변 회로부와 코어 회로부를 위한 각각의 내부 전원전압을 차별화된 전위수준으로 발생시켜 각 회로부의 동작전압으로 사용하므로써, 상기 코어 회로부에 사용되는 셀의 동작전압을 낮은 전위수준으로 조절하여 공급해주므로써 셀의 신뢰성 및 노이즈 특성을 향상시키고 저전력을 실현하도록 한 이중 내부전압 발생장치에 관한 것이다.

Description

이중 내부전압 발생장치{Dual internal voltage generator}

도 1 은 종래기술에 따른 내부전압 발생장치의 일 예를 도시한 회로 구성도

도 2 는 도 1 에 의한 내부전압 출력 파형도

도 3 은 본 발명에 따른 이중 내부전압 발생장치의 일 예를 도시한 회로 구성도

도 4 는 도 3 에 의한 내부전압 출력 파형도

< 도면의 주요부분에 대한 부호의 설명 >

1, 3, 5, 7, 9: 비교기 2: 기준전위 생성기

10, 12, 14: 전원전압 감지기 20, 22, 2430, 32, 34, 36: 볼티지 팔로워

100, 120: 기준전위 발생부 200, 220, 240: 전위 증폭부

300, 320, 340: 전위 변환부 400, 420, 440: 드라이버부

500: 디램 내부회로 520: 주변 회로부

540: 코어 회로부

본 발명은 반도체 메모리제품의 저전력화를 위해 외부 전원전압보다 일정전 위 낮은 내부 전원전압을 발생시켜 칩의 동작전압으로 사용하는 내부전압 발생장치에 관한 것으로, 보다 상세하게는 메모리 칩의 주변 회로부와 코어 회로부에 대해 차별화된 전위수준의 내부 전원전압을 각각 발생시켜 각 회로부의 동작전압으로 사용하므로써, 상기 코어 회로부의 동작전압을 낮추어 코어에 사용되는 셀의 동작전압을 안정된 레벨로 조절할 수 있도록 한 이중 내부전압 발생장치에 관한 것이다.

일반적으로, 전기·전자·반도체 메모리장치 등에서의 저전력화는 제품의 경쟁력 측면에서 매우 중요한 요소가 되는 관계로, 많은 관련제품들이 칩 외부에서 공급되는 전원전압보다 일정전위 낮은 내부 전원전압을 발생시켜 칩의 동작제어에 사용하고 있는 실정이다.

또한, CMOS 회로의 전력소모는 전압의 제곱에 비례하기 때문에, 전압강하로 인해 일정수준 낮아진 내부 전원전압을 사용하게 되면 전력소모를 상당량 줄일 수 있으며, 특히 내부 전압원을 정전압으로 설정하면 외부 전원전압이 변동하여도 안정된 동작전압을 확보할 수 있어서 칩의 동작이 그만큼 안정되게 된다.

다시말해, 외부 전원전압의 ±10%변동에서도 칩은 정상동작을 할 수 있어야 하는데(예를들어, 일정한 엑세스 시간을 가져햐 하는데), 이의 만족을 위해서 회로가 불필요하게 복잡해질 수 있기 때문에, 내부전압 발생장치의 사용에 의해 안정된 전압원을 확보하게 되면 회로설계가 보다 간편해지게 되어 여러가지 측면에서 유리한 위치를 확보할 수 있게 되는 것이다.

이러한 이유로 채택되어 사용되는 것이 바로 '내부전압 발생장치'이다.

도 1 은 종래기술에 따른 내부전압 발생장치의 일 예를 도시한 회로 구성도 로, 일정 전위수준의 기준전압(Vref1)을 발생시키는 기준전위 발생부(100)와, 상기 기준전압(Vref1)을 전달받아 증폭시키는 전위 증폭부(200)와, 전원전압 감지기(10)로부터 발생된 바이어스전압(Vbias)과 상기 전위 증폭부(200)의 출력전압(Vref1_amf)을 입력받아 이들 두 전압(Vbias, Vref1_amf)의 전위비교에 의해 상기 기준전압(Vref1)의 전위를 변환시키는 기준전위 변환부(300)와, 상기 기준전위 변환부(300)를 거쳐 변환된 제2 기준전압(Vref2)을 입력받아 대기모드(stand-by mode)와 동작모드(active mode)시 디램 내부회로(500)에 각각의 해당 동작전압을 공급하는 드라이버부(400)로 구성된다.

상기 기준전위 발생부(100)는 통상 ‘Widlar Current Mirror’로 구현하는데, 이는 공지된 사항이므로 자세한 설명은 생략하기로 한다.

상기 전위 증폭부(200)는 상기 기준전압(Vref1)이 일측 입력단으로 전달되는 비교기(1)와, 전원전압 인가단과 출력단(N1) 사이에 접속되며 상기 비교기(1)의 출력신호가 게이트단으로 인가되는 PMOS 트랜지스터(MP1)와, 상기 출력단(N1)과 접지단 사이에 상호 직렬접속되어 각각의 저항비에 의해 전압분배한 전위신호(Va)를 상기 비교기(1)의 타측 기준전위신호로 피드백시키는 2개의 저항(R1, R2)을 구비하여 구성된다.

상기 기준전위 변환부(300)는 상기 전위 증폭부(200)의 출력전위(Vref1_amf) 및 전원전압 감지기(10)로부터 발생된 바이어스전압(Vbias)이 각각의 일측 입력단으로 입력되며 커런트 싱크된 접지전위가 각각의 타측 입력단으로 입력되는 두 비교기(3, 5)와, 전원전압 인가단과 커런트 싱크된 출력단(N2)의 사이에 상호 병렬접 속되며 상기 비교기(3, 5)의 출력신호가 각각의 게이트단으로 인가되는 두 PMOS 트랜지스터(MP2, MP3)를 구비하여 구성된다.

또한, 상기 드라이버부(400)는 대기모드와 동작모드시 상기 제2 기준전압(Vref2)에 대응하는 각각의 동작전압을 제공하기 위한 볼티지 팔로워(voltage follower)형태의 스탠바이 드라이버(20) 및 액티브 드라이버(30)를 구비하게 되며, 상기 각 드라이버(20, 30)는 상기 제2 기준전압(Vref2)이 일측 입력단으로 전달되며 커런트 싱크된 접지전위가 타측 입력단으로 입력되는 각각의 비교기(7, 9)와, 전원전압 인가단과 커런트 싱크된 출력단(N2) 사이에 접속되며 상기 비교기(7, 9)의 출력신호가 게이트단으로 인가되는 각각의 PMOS 트랜지스터(MP24 MP5)를 구비하여 구성된다. 상기 두 PMOS 트랜지스터(MP4, MP5)의 공통 드레인단(N3)을 통해 내부 전원전압(Vint1)이 디램 내부회로(500)로 인가된다.

상기 디램 내부회로(500)를 크게 2부분으로 구분하여 코어 회로부(즉, 메모리 셀부)와 주변 회로부로 나뉘어지는데, 메모리 셀의 신뢰성 개선을 위해 상기 코어 회로부에는 상기 주변 회로부보다 상대적으로 낮은 전원전압이 공급되어 동작전압을 낮게 설정할 것이 요구된다.

그런데, 도 2 에 도시된 내부전압 출력 파형도를 통해 알 수 있듯이, 종래의 내부전압 발생장치는 단일의 전압 강하회로를 사용하여 단일 내부전압(Vint1)을 발생시키게 되므로써, 다음과 같은 여러가지 문제점을 야기시키게 된다.

우선, 단일 전위수준의 내부 전원전압이 공급됨으로 인해 (Cp*Vint1 + Cc*Vint1)*freq수식으로 결정되는 동작전류값(Io)이 커지게 되면서 메모리 코어전 류가 커지게 된다. 이에따라 셀 캐패시터에 과전압이 흐르게 되면서 셀의 스윙전압 및 게이트전압이 증가되어 셀의 신뢰성이 떨어지는 한편 저전력실현에도 악영향을 미치게 되는 문제점이 발생한다.

또한, 코어 회로부와 주변 회로부에서 오는 상호 노이즈간섭에 의해 노이즈특성이 나빠지는 문제점이 있다.

본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 온-칩에 사용되는 내부 전원전압을 코어 회로부와 주변 회로부에 대해 각기 다른 전위수준으로 발생하여 인가해주므로써, 코어의 동작전압을 낮추어 메모리 셀의 신뢰성을 향상시키고 저전력을 실현하도록 한 이중 내부전압 발생장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 의한 이중 내부전압 발생장치는 일정 전위수준의 기준전압을 발생시키는 기준전위 발생부와, 기준전압을 각각 전달받아 증폭시키는 상호 병렬구조의 제1 및 제2 전위 증폭부와, 제1 및 제2 전위 증폭부의 출력전압을 각각의 일측 입력단으로 인가받고, 각 전원전압 감지기로부터 발생된 제1 및 제2 바이어스전압을 각각의 타측 입력단으로 인가받아 두 입력신호들의 전위비교에 의해 제1 및 제2 전위 증폭부의 출력전압을 상호 차별화된 전위수준으로 각각 변환하여 발생시키는 제1 및 제2 기준전위 변환부와, 제1 및 제2 기준전위 변환부로부터 발생된 각각의 전압을 입력받아 차별화된 제1 및 제2 내부전압을 발생시켜 디램내부의 주변 회로부와 코어 회로부의 동작전압으로 각각 공급하는 제1 및 제2 드라이버부를 구비하는 것을 특징으로 한다.

삭제

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 3 은 본 발명에 따른 이중 내부전압 발생장치의 일 예를 도시한 회로 구성도로, 일정 전위수준의 기준전압(Vref1)을 발생시키는 기준전위 발생부(120)와, 상기 기준전압(Vref1)을 각각 전달받아 증폭시키는 상호 병렬구조의 제1 및 제2 전위 증폭부(220, 240)와, 상기 제1 및 제2 전위 증폭부(220, 240)의 출력전압(Vref1_amf_peri, Vref1_amf_core)을 각각의 일측 입력단으로 인가받고 각 전원전압 감지기(12, 14)로부터 발생된 제1 및 제2 바이어스전압(Vbias1, Vbias2)을 각각의 타측 입력단으로 인가받아 두 입력신호들의 전위비교에 의해 상호 차별화된 전위수준(Vref2_peri, Vref2_core)으로 각각 변환하여 발생시키는 제1 및 제2 기준전위 변환부(320, 340)와, 상기 제1 및 제2 기준전위 변환부(320, 340)를 거쳐 발생된 각각의 기준전압(Vref2_peri, Vref2_core)을 입력받아 차별화된 제1 및 제2 내부전압(Vint1, Vint2)을 발생시켜 디램내부의 주변 회로부(520)와 코어 회로부(540)의 동작전압으로 각각 공급하는 제1 및 제2 드라이버부(420, 440)를 구비하여 구성된다.

상기 기준전위 발생부(120)는 기준전위 생성기(2) 및 상기 기준전위 생성기(2)로부터 발생된 기준전압(Vref0)의 전류 구동능력을 조절하는 볼티지 팔로워(Voltage follower: 36)로 구성된다.

상기 기준전위 생성기(2)는 통상적으로 사용되는 'Widlar Current Mirror'로 구현하며, 이는 공지된 사항이므로 자세한 설명은 생략하기로 한다.

상기 볼티지 팔로워(36)는 상기 기준전위 생성기(2)로부터 발생된 기준전압(Vref0)이 일측 입력단으로 인가되는 비교기(11)와, 상기 비교기(11)의 출력신호가 게이트단으로 인가되며, 전원전압 인가단과 접지단에 싱크된 전류원에 드레인단이 접속되고 그 드레인단 전위(Vref1)가 상기 비교기(11)의 타측 입력단으로 피드백되는 PMOS 트랜지스터(MP6)로 구성된다.

상기한 구성에 의해 발생된 기준전압(Vref1)은 후단에 상호 병렬로 접속된 제1 및 제2 전위 증폭부(220, 240)의 일측 입력신호로 전달된다.

상기 제1 및 제2 전위 증폭부(220, 240)는 각각 도 1에 도시된 전위 증폭부(200)의 구성과 동일하며, 단지 전압분배를 위해 상호 직렬연결된 저항들(R1과 R2, R3와 R4)의 저항비를 다르게 조절하여 각각의 출력단으로 출력되는 기준전위(Vref1_amf_peri, Vref1_amf_core)의 전위값을 차별화시키게 된다.

여기서는, 상기 제2 전위 증폭부(240)로부터 출력되는 기준전위(Vref1_amf_core)가 후단에 연결된 디램 내부의 코어 회로부(540)로 공급되는 공급전압을 조절하게 되기 때문에, 상기 제1 전위 증폭부(220)로부터 출력되는 기준전위(Vref_amf_peri)에 비해 상대적으로 낮은 전위값이 되도록 각 저항들(R1 내지 R4)의 저항비를 적절히 조절해주게 된다.

여기서, 상기 제1 및 제2 전위 증폭부(220, 240)로부터 출력되는 기준전위신호((Vref1_amf_peri, Vref1_amf_core)들의 전위값은 각각 전압 분배법칙에 의해 다음의 식 1 및 식 2와 같이 결정된다.

Vref1_amf_peri=(R1+R2)*Vref1/R2 ………(식 1)

Vref1_amf_core=(R3+R4)*Vref1/R4 ………(식 2)

따라서, 각 저항값의 조절에 의해 각 전위 증폭부(220, 240)로부터 출력되는 기준전위((Vref1_amf_peri, Vref1_amf_core)의 전위값을 조절할 수 있게 된다.

예를들어, Vref1=0.7V, R1=2.57*R2, R3=2.14*R4를 만족시키면, 제1 전위 증폭부(220)의 출력전위(Vref1_amf_peri)는 2.5V를, 제2 전위 증폭부(240)의 출력전위(Vref1_amf_core)는 2.2V로 조절하여 각각의 후단에 연결된 기준전위 변환부(320, 340)로 각각 제공할 수 있게 된다.

또한, 상기 제1 기준전위 변환부(320)는 상기 제1 전위 증폭부(220)의 출력전위(Vref1_amf_peri) 및 전원전압 감지기(12)로부터 발생된 제1 바이어스전압(Vbias1)이 각각의 일측 입력단으로 입력되며 커런트 싱크된 접지전위가 각각의 타측 입력단으로 입력되는 두 비교기(3, 5)와, 전원전압 인가단과 커런트 싱크된 출력단(N2)의 사이에 상호 병렬접속되며 상기 비교기(3, 5)의 출력신호가 각각의 게이트단으로 인가되는 두 PMOS 트랜지스터(MP2, MP3)를 구비하여 구성된다.

이의 동작특성은 다음의 식 3 및 식 4와 같다.

Vref2_peri = Vref1_amf_peri (단, Vcc<Vy) ………(식 3)

Vref2_peri = Vcc-nVt (단, Vcc>Vy) ………(식 4)

한편, 상기 제2 기준전위 변환부(340)의 구성도 이와 동일하므로, 설명의 중복을 피하기 위해 자세한 구성설명은 생략하기로 한다.

이의 동작특성은 다음의 식 5 및 식 6과 같다.

Vref2_core = Vref1_amf_core (단, Vcc<Vy) ………(식 5)

Vref2_core = Vcc-nVt (단, Vcc>Vy) ………(식 6)

상기한 바와 같은 동작특성에 의해 전위변환된 각각의 기준전위(Vref2_peri, Vref2_core)는 후단에 연결된 각각의 드라이버부(420, 440)의 참조전압으로 인가되어진다.

상기 각 드라이버부(420, 440)는 대기모드와 동작모드시 각각 주변 회로부(520)와 코어 회로부(540)로 상기 기준전위 변환부(320, 340)로부터 발생된 참조전압(Vref2_peri, Vref2_core)에 해당하는 각각의 동작전압을 제공하기 위한 각각의 볼티지 팔로워(22와 32, 24와 34)로 구성된다.

단, 동작모드용 볼티지 팔로워(32, 34)의 경우, 활성화시에만 동작전압을 공급하기 위해 동작모드용 제어클럭(act_peri, act_core)이 각 볼티지 팔로워(32, 34)내 비교기의 제어신호로 인가되어진다.

상기 구성에 의해, 디램 내부회로를 구성하는 코어 회로부(540)와 주변 회로부(520)로 공급되는 내부 전원전압(Vint2, Vint2)의 전위를 차별화하여-보다 상세하게는 상기 코어 회로부(540)로 공급되는 내부 전원전압(Vint2)의 전위를 보다 낮 은 전위로 강하시켜- 공급하는 것이 가능해지는 것이다.

도 4 는 도 3 에 의한 내부전압 출력 파형도를 도시한 것으로, 내부전위가 Vint1과 Vint2로 차별화되어 발생됨을 알 수 있다.

이에따라, 보다 낮은 전위수준을 갖는 내부 전원전압(여기서는 Vint2가 됨)을 디램 내부의 코어 회로부(540)의 동작전압으로 인가해주므로써, 코어에 사용되는 셀의 동작전압을 보다 안정된 수준으로 조절하는 것이 가능해지는 것이다.

이상에서 설명한 바와같이 본 발명에 따른 이중 내부전압 발생장치에 의하면, 내부 전원전압의 전위를 차별화하여 발생시키므로써, 코어 회로부로 보다 크게 전압강하된 내부 전원전압을 공급하여 셀의 동작전압을 낮추어 저전력을 실현할 수 있는 매우 뛰어난 효과가 있다.

또한, 셀의 스윙전압 및 게이트전압의 감소로 셀의 신뢰성을 향상시킬 수 있게 되며, 서로 차별화된 이중 내부전압을 사용하므로써 코어 회로부 및 주변 회로부 상호간 노이즈간섭을 최소화하여 노이즈특성을 개선할 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims

일정 전위수준의 기준전압을 발생시키는 기준전위 발생부와,

상기 기준전압을 각각 전달받아 증폭시키는 상호 병렬구조의 제1 및 제2 전위 증폭부와,

상기 제1 및 제2 전위 증폭부의 출력전압을 각각의 일측 입력단으로 인가받고, 각 전원전압 감지기로부터 발생된 제1 및 제2 바이어스전압을 각각의 타측 입력단으로 인가받아 두 입력신호들의 전위비교에 의해 상기 제1 및 제2 전위 증폭부의 출력전압을 상호 차별화된 전위수준으로 각각 변환하여 발생시키는 제1 및 제2 기준전위 변환부와,

상기 제1 및 제2 기준전위 변환부로부터 발생된 각각의 전압을 입력받아 차별화된 제1 및 제2 내부전압을 발생시켜 디램내부의 주변 회로부와 코어 회로부의 동작전압으로 각각 공급하는 제1 및 제2 드라이버부를 구비하는 것을 특징으로 하는 이중 내부전압 발생장치.
제 1 항에 있어서,

상기 제1 및 제2 전위 증폭부는 각각 상기 기준전위 발생부로부터 출력된 상기 기준전압이 일측 입력단으로 전달되는 비교기와,

전원전압 인가단과 출력단 사이에 접속되며 상기 비교기의 출력신호가 게이트단으로 인가되는 PMOS 트랜지스터와,

상기 출력단과 접지단 사이에 상호 직렬접속되어 각각의 저항비에 의해 전압분배한 전위신호를 상기 비교기의 타측 기준전위신호로 피드백시키는 제1 및 제2 저항을 구비하는 것을 특징으로 하는 이중 내부전압 발생장치.
제 2 항에 있어서,

상기 제1 전위 증폭부의 제1 저항/제2 저항의 비가 상기 제2 전위 증폭부의 제1 저항/제2 저항의 비보다 일정수준 크게 설정되는 것을 특징으로 하는 이중 내부전압 발생장치.
제 1 항에 있어서,

상기 제1 및 제2 기준전위 변환부는 각각 상기 제1 및 제2 전위 증폭부 각각의 출력전위 및 각각의 전원전압 감지기로부터 발생된 제1 및 제2 바이어스전압이 각각의 일측 입력단으로 입력되며, 커런트 싱크된 접지전위가 각각의 타측 입력단으로 입력되는 두 비교기와,

전원전압 인가단과 커런트 싱크된 출력단 사이에 상호 병렬접속되며 상기 비교기의 출력신호가 각각의 게이트단으로 인가되는 두 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 이중 내부전압 발생장치.
제 1 항에 있어서,

상기 제1 및 제2 드라이버부는 각각 대기모드와 동작모드시 상기 제1 및 제2 기준전위 변환부 각각의 출력전압에 대응하는 각각의 동작전압을 제공하는 스탠바 이 드라이버 및 액티브 드라이버를 구비하는 것을 특징으로 하는 이중 내부전압 발생장치.
제 5 항에 있어서,

상기 스탠바이 드라이버 및 액티브 드라이버는 볼티지 팔로워로 구성하는 것을 특징으로 하는 이중 내부전압 발생장치.