[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100563122B1 - 하이브리드 모듈 및 그 제조방법 및 그 설치방법 - Google Patents

하이브리드 모듈 및 그 제조방법 및 그 설치방법 Download PDF

Info

Publication number
KR100563122B1
KR100563122B1 KR1019990002702A KR19990002702A KR100563122B1 KR 100563122 B1 KR100563122 B1 KR 100563122B1 KR 1019990002702 A KR1019990002702 A KR 1019990002702A KR 19990002702 A KR19990002702 A KR 19990002702A KR 100563122 B1 KR100563122 B1 KR 100563122B1
Authority
KR
South Korea
Prior art keywords
circuit
circuit board
hybrid module
circuit component
heat sink
Prior art date
Application number
KR1019990002702A
Other languages
English (en)
Other versions
KR19990068180A (ko
Inventor
스즈키가즈타카
나리타나오토
와타나베도오루
가미야마요시아키
야기가즈키
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1934298A external-priority patent/JPH11220226A/ja
Priority claimed from JP01934998A external-priority patent/JP3842887B2/ja
Priority claimed from JP1935398A external-priority patent/JPH11220228A/ja
Priority claimed from JP1933698A external-priority patent/JPH11220225A/ja
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR19990068180A publication Critical patent/KR19990068180A/ko
Application granted granted Critical
Publication of KR100563122B1 publication Critical patent/KR100563122B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

본 발명에 있어서는, 회로기판(11)의 제 1 면(18)을 모회로기판에 대향시켜 설치하는 하이브리드 모듈(10)에 있어서, 제 1 면(18)에 오목부(19)를 형성하고, 상기 오목부(19) 내에 발열성을 가지는 회로부품(13)을 페이스 다운 본딩으로 설치하였다. 회로부품(13)에 발생하는 열은 방열판(14)을 거쳐 모회로기판에 방열된다.

Description

하이브리드 모듈 및 그 제조방법 및 그 설치방법{HYBRID MODULE AND METHODS FOR MANUFACTURING AND MOUNTING THEREOF}
도 1은 하이브리드 모듈의 측면 단면도,
도 2는 제 1 면쪽에서 본 하이브리드 모듈의 외관 사시도,
도 3은 도 1에 있어서의 일부의 확대도,
도 4는 회로기판의 제조방법을 설명하는 도,
도 5는 회로기판의 제조방법을 설명하는 도,
도 6은 모회로기판에 설치한 하이브리드 모듈의 측면 단면도,
도 7은 제 1 면쪽에서 본 다른 예에 관한 하이브리드 모듈의 외관 사시도,
도 8은 다른 예에 관한 하이브리드 모듈의 측면단면도,
도 9는 다른 예에 관한 하이브리드 모듈의 측면 단면도,
도 10은 다른 예에 관한 하이브리드 모듈의 측면 단면도.
본 발명은, 회로패턴이 형성된 회로기판에, 적층콘덴서 등의 수동부품이나 반도체소자 등의 능동부품을 탑재하여 회로를 구성한 하이브리드 모듈에 관한 것이 다.
종래, 회로기판 위에 전계효과형 트랜지스터나 파워반도체 등의 발열성을 가지는 회로부품을 탑재한 하이브리드 모듈로서는, 다음에 나타내는 바와 같은 구조의 것이 알려져 있다.
이 하이브리드 모듈은, 회로기판의 윗면에, 적층콘덴서 등의 칩형상 전자부품과, FET 등의 발열성을 가지는 반도체소자 등의 회로부품을 설치한 것이다. 이 회로기판은, 열전도성이 좋은 질화알루미늄계의 세라믹기판이다. 칩형상 전자부품은 회로기판 위에 형성된 랜드에 납땜되어 있다. 또, 회로부품은, 땜납범프를 거쳐 회로기판 위의 랜드에 접합되어 있다. 회로기판의 측면에는, 하이브리드 모듈의 단자전극이 형성되어 있다.
이 하이브리드 모듈은, 회로부품이 설치되어 있지 않은 밑면을 모회로기판에 대향시켜 모회로기판에 설치되는 것이다. 설치시에는, 하이브리드 모듈의 단자전극과 모회로기판에 형성된 회로패턴이 납땜된다. 또, 회로기판과 모회로기판 사이에는 모회로기판에 형성된 도체막이 개재하고 있다. 이 도체막은, 하이브리드 모듈에 발생하는 열을 모회로기판에 효율적으로 전도시키기 위하여 열전도성이 양호한 부재에 의하여 형성되어 있다. 이 하이브리드 모듈에서는, 회로기판에 설치된 회로부품으로부터 발생하는 열이 회로기판 및 도체막을 거쳐 모회로기판으로 전도되어 방열된다.
그런데, 이 하이브리드 모듈에서는, 회로부품에 발생하는 열은 회로부품의 땜납범프를 거쳐 회로기판에 전도되고, 다시 이 열은 회로기판 및 도체막을 거쳐 모회로기판에 전도되기 때문에, 열전도가 효율적이지 않다. 한편, 질화알루미늄계 세라믹은, 일반적인 알루미나계의 기판재료에 비하여 고가이므로, 경제성이 부족한 것이었다.
본 발명의 목적은, 방열성이 뛰어남과 동시에 소형화에 알맞은 하이브리드 모듈 및 그 제조방법 및 그 설치방법을 제공하는 데에 있다.
이 목적을 달성하기 위하여, 본 발명은, 회로기판과, 상기 회로기판에 설치된 발열성을 가지는 회로부품을 구비하며, 회로기판의 제 1 면을 모회로기판에 대향시켜 설치되는 하이브리드 모듈에 있어서, 상기 회로기판의 상기한 제 1 면에는 오목부가 형성되고, 상기 회로부품은 상기 오목부 내에 페이스 다운 본딩되어 있는 것을 특징으로 하는 것을 제안한다.
본 발명에 의하면, 회로부품이 회로기판의 제 1 면에 형성된 오목부 내에 페이스 다운 본딩으로 설치되어 있으므로, 회로부품에 발생하는 열은 회로기판을 거치지 않고 모회로기판으로 전도된다. 따라서, 열전도율이 향상하므로 방열성이 뛰어난 하이브리드 모듈이 된다. 또, 회로부품을 오목부 내에 설치하므로 하이브리드 모듈의 소형화가 도모된다.
본 발명의 상기 이외의 목적, 구성 및 효과는 이하의 상세한 설명에서 명백해진다.
본 발명의 제 1 실시형태에 대하여 도 1 내지 도 3을 참조하여 설명한다. 도 1은 하이브리드 모듈의 측면 단면도, 도 2는 제 1 면쪽에서 본 하이브리드 모듈의 외관사시도, 도 3은 도 1에 있어서의 일부의 확대도이다.
이 하이브리드 모듈(10)은, 회로기판(11)과, 회로기판(11)에 설치된 복수의 칩형상 전자부품(12)과, 발열성을 가지는 반도체소자 등의 회로부품(13)과, 회로부품(13)에 발생하는 열을 모회로기판에 전도시키는 방열판(14)을 주된 구성요소로 한다. 이 하이브리드 모듈(10)의 외관치수로서는, 예를 들어 약 7×7×2mm3이다.
회로기판(11)은, 직육면체형상의 알루미나를 주체로 한 세라믹제의 다층기판으로 이루어진다. 구체적으로는, PbO-B2O3-SiO2(붕규산납)과 Al2O3(알루미나)를 혼합한 세라믹제의 다층기판이다. 또, 이 회로기판(11)의 선팽창계수(α1)는 5ppm/℃이다. 또한, 이 회로기판(11)의 흡수율은 0.1% 이하이다.
이 회로기판(11)은, 표면 및 내층에 회로패턴(15)및 비어 홀(via hole)(16)이 형성되어 있다. 또, 회로기판(11)의 측면에는 상기 회로패턴(15)과 접속하는 단자전극(17)이 형성되어 있다. 이 단자전극(17)은, 설치시에 모회로기판과 접속하기 위한 것이다. 또한, 회로기판(11)의 바닥면, 즉 모회로기판에 설치할 때에 모회로기판과 대향하는 제 1 면(18)에는 오목부(19)가 형성되어 있다. 이 오목부(19)는, 회로부품(13) 및 방열판(14)을 수용하기 위한 것이다. 이 오목부(19)는 2단 구조를 가지고 있다. 즉, 오목부(19)는, 제 1 면(18)에 형성된 제 1 오목부(20)와, 제 1 오목부(20)의 바닥면에 이것보다 약간 작게 형성된 제 2 오목부(21)로 이루어진다. 제 2 오목부(21)의 바닥면에는 회로부품(13)과 접속하는 회로패턴(15)이 형성되어 있다.
칩형상 전자부품(12)은, 하이브리드 모듈을 구성하는 전자부품이다. 예를 들어, 적층콘덴서나 적층인덕터이다. 이 칩형상 전자부품(12)은, 상기한 제 1 면(18)과는 반대쪽 면인 제 2 면(22)에 형성된 회로패턴(15)에 설치되어 있다.
회로부품(13)은 발열성을 가지는 반도체소자이다. 예를 들어 GaAsMES형 FET 이다. 또, 회로부품(13)은 선팽창계수(α2)가 회로기판(11)의 선팽창계수(α1)와 대략 동일한 것(α1≒α2)이 사용된다. 예를 들어, 선팽창계수(α2)가 6ppm/℃의 회로부품이다.
이 회로부품(13)은, 제 2 오목부(21)의 바닥면에 페이스 다운 본딩에 의하여 설치되어 있다. 본 실시형태에서는 플립 칩 방식을 사용하였다. 즉, 회로부품(13)은, 제 2 오목부(21)의 바닥면과 대향하는 쪽에 복수의 단자전극을 구비한 플립 칩이다. 회로부품(13)의 각 단자전극은 제 2 오목부(21)에 형성된 회로패턴(15)에 접속되어 있다. 회로부품(13)과 제 2 오목부(21)의 바닥면 사이이고, 회로부품(13)의 단자전극이 형성되어 있지 않은 부분에는 밀봉수지(23)가 충전되어 있다.
밀봉수지(23)는, 회로부품(13)에 수분이 침입하는 것을 방지함과 동시에, 회로부품(13)을 회로기판(11)에 고착하는 것을 주된 목적으로 하는 것이다. 밀봉수지(23)로서는, 선팽창계수(α3)가 회로기판(11) 및 회로부품(13)의 선팽창계수(α1, α2)와 대략 동일한 것(α1≒α2≒α3)이 바람직하다. 본 실시형태에서는, 에폭시계의 수지를 사용하였다. 이와 같이 선팽창계수가 회로기판(11) 및 회로부품(13)의 것과 대략 동일한 밀봉수지(23)를 사용하면, 히트사이클시험 등의 온도변화에 의하여 이들 사이에 발생하는 응력을 완화하고, 밀봉수지(23)의 박리를 방지할 수 있다. 이에 따라, 회로부품(13)과 회로기판(11) 사이의 전기적 접속 불량의 발생 및 내습성의 저하를 방지할 수 있다. 또, 상기 박리에 의하여 회로부품(13)에 주는 손상을 대폭 저감할 수 있다. 따라서, 하이브리드 모듈(10)의 신뢰성이 향상한다.
여기서, 회로부품(13)의 단자전극과 회로패턴(15)의 접속으로서는, 예를 들어 이하와 같은 것을 들 수 있다. 예를 들어, 납땜에 의한 접속이나 도전성 수지를 사용한 접속이나, 이방(異方)도전성 수지(ACF)를 사용한 접속이나 회로패턴(15) 상에 금(Au)을 사용한 볼 범프를 형성하여 초음파병용 열압착하여 행하는 접속이다.
상기한 도전성 수지를 사용한 접속은 저렴한 비용으로 행할 수 있는 점에서 유리하다. 또, 도전성 수지에 의하여 응력을 흡수할 수 있기 때문에 고신뢰성이 얻어진다는 효과가 있다. 또한, 이방도전성 수지를 사용한 접속에서는, 밀봉수지가 불필요하게 되어 비용 저감을 도모할 수 있다.
또, 상기 회로패턴(15) 상에 볼 범프를 형성하여 초음파병용 열압착하는 접속에서는, 이 접속이 드라이 프로세스로 행하여지기 때문에 도금액에 의한 회로부품(13)에 대한 손상이 적다는 효과가 얻어진다. 또, 설비비용을 저감할 수 있는 동시에 회로기판(11)에 대한 설치작업시간을 단축할 수 있다. 즉, 설치비용을 저감할 수 있다. 또한, Au-Au 접합이므로 접촉저항이 적어 고신뢰성을 얻을 수 있다.
또, 상기 납땜에 의한 접속에서는, 셀프 얼라인먼트에 의하여 위치보정되기 때문에 설치정밀도를 필요로 하지 않는다. 또, 설치시에 저하중으로 설치할 수 있기 때문에 회로부품(13)에 대한 손상이 적다. 또한, 땜납범프에 의하여 응력흡수할 수 있기 때문에 고신뢰성을 얻을 수 있다.
방열판(14)은, 열전도성 수지(24)에 의하여 회로부품(13) 및 제 1 오목부(20) 바닥면에 접착되어 있다. 이 방열판(14)은, 제 2 오목부(21)의 개구부를 덮어씌움과 동시에, 제 1 오목부(20)에 수용되는 폭 및 길이를 구비한 판형상 부재이다. 방열판(14)의 표면은 제 1 면(18)과 대략 동일한 면에 배치되어 있다.
방열판(14)은, 열전도성이 높은 재료로 형성되어 있다. 보다 구체적으로는, 선팽창계수(α4)가 회로부품(13)의 선팽창계수(α2)와 대략 동일한 것(α2≒α4)이 사용된다. 예를 들어, 선팽창계수(α4)가 7ppm/℃인 42알로이(니켈 42, 철 58의 합금)이다. 또, 방열판(14)의 표면은 연마에 의하여 소정의 표면거칠기를 구비하고 있다. 예를 들어, 평균산술거칠기가 약 1.0μm인 것이다. 또한, 이 방열판(14)의 표면은, 땜납젖음성을 향상시키기 위하여 도금처리가 실시되어 있다. 이 도금처리로서는 예를 들어 Au 도금이다.
열전도성 수지(24)는, 방열판(14)을 회로부품(13)에 고착시킴과 동시에, 회로부품(13)에 발생하는 열을 방열판(14)에 효율적으로 전도시키기 위한 것이다. 이 열전도성 수지(24)는, 상기한 바와 같이 회로부품(13)과 방열판(14)을 접착함 과 동시에, 방열판(14) 옆쪽과 제 1 오목부(20) 측벽 사이, 회로부품(13) 옆쪽과 제 2 오목부(21) 사이를 충전하고 있다.
열전도성 수지(24)는 열전도율이 양호한 것이 바람직하다. 또, 열전도성 수지(24)로서는 선팽창계수(α5)가 회로부품(13) 및 방열판(14)의 선팽창계수(α2, α4)와 대략 동일한 것(α2≒α4≒α5)이 바람직하다. 이와 같이 선팽창계수가 회로부품(13) 및 방열판(14)의 것과 대략 동일한 열전도성 수지(24)를 사용하면, 히트사이클시험 등의 온도변화에 의하여 발생하는 응력이 완화되어, 회로기판(11),회로부품(13) 및 방열판(14)으로부터의 열전도성 수지(24)의 박리를 방지할 수 있다. 이에 따라, 회로부품(13)과 방열판(14) 사이의 열저항의 상승 및 내습성의 저하를 방지할 수 있다. 또, 상기 박리에 의하여 회로부품(13)에 주는 손상을 대폭 저감할 수 있다. 따라서, 하이브리드 모듈(10)의 신뢰성이 향상한다.
하이브리드 모듈(10)에는, 윗면을 덮도록 상자형상의 금속케이스(30)가 부설되어 있다. 이 금속케이스(30)는 각 부품이나 회로기판(11)의 보호 및 여러 가지 노이즈의 침입 및 방사를 방지하는 것이다.
이 하이브리드 모듈(10)은, 제 1 오목부(20), 제 2 오목부(21) 및 방열판(14)의 치수를 이하와 같이 규정하고 있다.
먼저, 제 2 오목부(21)에 대하여 설명한다. 도 3에 나타낸 바와 같이, 제 2 오목부(21)는, 제 2 오목부(21)의 측벽과 회로부품(13)이 소정 간격(△1)을 가지는 폭 및 길이로 규정된다. 여기서 소정 간격(△1)은, 제 2 오목부(21)에 회로부품(13)을 탑재할 때에, 상기 오목부에 대한 수용이 용이하고, 또한 탑재위치결정이 용이하게 되도록 설정된다. 보다 구체적으로는, 상기한 소정 간격(△1)이 0.1mm 이상 1.0mm 이하로 되는 것이 바람직하다. 또, 제 2 오목부(21)의 깊이는, 회로부품(13)을 상기 오목부 바닥면에 설치하였을 때에, 상기 오목부 바닥면으로부터 회로부품(13)의 이면까지의 높이보다 소정 거리(△2)만큼 작아지도록 규정된다. 여기서 소정 거리(△2)는, 방열판(14)과 회로부품(13) 사이의 열전도성 수지(24)의 두께가 일정한 두께로 되도록 설정된다. 보다 구체적으로는, 상기한 소정 거리(△2)가 0mm 이상 0.2mm 이하로 되는 것이 바람직하다. 이것은, 제 2 오목부(21)에 회로부품(13)이 복수 설치되어 있는 경우에도 동일하다. 또한, 본 실시형태에서는 △2=0이기 때문에 도시생략하였다.
다음으로, 제 1 오목부(20)에 대하여 설명한다. 제 1 오목부(20)는, 그 측벽과 제 2 오목부(21)의 가장자리가 소정 거리(△3)를 가지는 폭 및 길이로 규정된다. 즉, 제 2 오목부(21)보다도 개구부의 폭 및 길이가 소정 거리(△3)만큼 크게 규정된다. 보다 구체적으로는, 상기한 소정 거리(△3)가 0.1mm 이상 0.5mm 이하로 되는 것이 바람직하다. 또, 제 1 오목부(20)는, 방열판(14)의 두께에 대하여 소정 범위로 되는 깊이로 규정된다. 이 소정 범위는, 방열판(14)의 표면이 제 1 면(18)과 대략 동일면이 되도록 규정되어 있다. 보다 구체적으로는, 상기한 소정 범위가 -0.1mm 이상 +0.1mm 이하인 것이 바람직하다.
다음으로, 이 하이브리드 모듈의 제조방법에 대하여 설명한다.
먼저, 도 4에 나타낸 바와 같이, 알루미나를 주체로 한 세라믹 그린 시트(101 내지 104)를 적층하고 이 적층체를 압착한다. 또한, 이것을 소성함으로써 회로기판(11)을 제조한다.
여기서, 각 그린 시트(101 내지 104)에는, 소정 위치에 필요에 따라 비어 홀 및 회로패턴을 형성해 둔다. 여기서 회로패턴으로서 Cu나 Ag를 사용하면 방열성 및 고주파특성의 향상이 도모된다.
또, 최하층의 그린 시트(104)에는, 제 1 오목부(20)에 대응하는 형상의 개구부(104a)가 형성되어 있다. 또한 그린 시트(104) 위에 적층되는 그린 시트(103)에는 제 2 오목부(21)에 대응하는 형상의 개구부(103a)가 형성되어 있다. 이 개구부의 형성은 펀치로 그린 시트를 펀칭하여 형성한다.
또한, 그린 시트(101 내지 104)를 압착할 때에는, 도 5에 나타낸 바와 같이 오목부에 끼워 넣는 형상의 프레스기(40)를 사용한다. 이에 따라, 회로기판(11)의 전역에 걸쳐 밀도를 균일하게 설정할 수 있다. 또한, 회로기판(11)의 오목부 내면의 표면거칠기를 10μ 이하 정도까지 저감할 수 있으므로, 오목부의 안쪽에 대한 범프의 형성이 용이해진다.
이어서, 회로기판(11)의 제 2 오목부(21) 바닥면에 형성된 회로패턴(15) 상에 볼 범프를 형성한다. 다음으로, 이 볼 범프와 접속하도록 회로부품(13)을 초음파병용 열압착 등에 의하여 접속한다. 이어서, 제 2 오목부(21)에, 회로부품(13)의 옆으로부터 밀봉수지(23)를 주입함으로써 회로부품(13)과 제 2 오목부(21) 바닥면 사이에 밀봉수지(23)를 충전한다.
다음으로, 회로부품(13)의 표면에 열전도성 수지(24)를 주입한다. 이 후에, 제 1 오목부(20)에 방열판(14)을 올려놓음과 동시에 회로부품(13) 방향으로 눌러 접착한다. 이에 따라, 방열판(14) 옆쪽이나 회로부품(13)의 옆쪽에도 열전도성 수지(24)가 충전된다. 또, 접착시에, 방열판(14)의 끝단부가 제 1 오목부(20)의 바닥면 끝단부, 즉 오목부(19)의 단차부분에 의하여 규제되므로, 방열판(14)과 회로부품(13) 사이의 열전도성 수지(24)를 안정된 두께로 형성할 수 있다.
이어서, 회로기판(11)의 제 2 면(22)에 칩형상 전자부품(12)을 납땜한다. 마지막으로, 금속케이스(30)를 회로기판(11)을 덮도록 부설함으로써 하이브리드 모듈(10)이 얻어진다.
이와 같이, 회로기판(11)을 복수의 그린 시트(101 내지 104)를 적층하여 형성한 다층기판으로 하고, 또 개구부(103a, 104a)를 가지는 그린 시트(103 내지 104)를 적층함으로써 오목부(19)를 형성하면, 회로기판(11) 전역에 걸쳐 밀도를 균일하게 설정할 수 있다. 한편, 개구부를 형성하고 있지 않은 그린 시트를 적층하여 프레스가공 등에 의하여 오목부를 형성하면, 회로기판의 내부에 있어서 부분적으로 밀도가 다른 것으로 된다. 이에 따라, 주위의 온도나 습도변화에 의하여 회로기판에 휘어짐이 생기기 때문에, 회로패턴의 절단이 생기거나 회로부품의 설치성이 매우 저하하게 된다. 그러나, 상기한 바와 같이 하여 제조한 회로기판(11)은, 전역에 걸쳐 밀도가 균일한 것으로 된다. 따라서, 이와 같은 문제점의 발생을 방지할 수 있다.
다음으로, 이 하이브리드 모듈(10)을 모회로기판(50)에 설치하는 방법에 대하여 설명한다. 도 6에 나타낸 바와 같이, 모회로기판(50)의 소정 개소에는, 하이브리드 모듈(10)의 단자전극(17)과 접속하기 위한 회로패턴(51)이 형성되어 있다. 또, 하이브리드 모듈(10)을 탑재하였을 때에 방열판(14)과 대향하는 개소에는 열전도막(52)이 형성되어 있다. 여기서, 열전도막(52)은 모회로기판(50) 상에 회로패 턴(51)과 동일하게 형성된 도체막이고, 예를 들어 동(銅)을 주성분으로 하는 것이다. 하이브리드 모듈(10)을 모회로기판(50)에 설치하기 위해서는 단자전극(17)과 회로패턴(51), 방열판(14)과 열전도막(52)을 각각 납땜하면 된다.
이와 같이, 모회로기판(50)에, 하이브리드 모듈(10)의 단자전극(17)만을 납땜할 뿐만 아니라 방열판(14)도 납땜함으로써, 회로부품(13)에 발생한 열이 효율적으로 모회로기판(50)에 전도된다. 또, 방열판(14)이 열전도막(52)에 납땜되어 있으므로 하이브리드 모듈(10)과 모회로기판(50) 사이의 고착강도가 향상한다. 또한, 열전도막(52)은, 모회로기판(50)에 있어서 그라운드에 접속하면, 특히 고주파영역에 있어서 전기특성이 안정되고 방열성도 향상한 것으로 된다. 또, 방열판(14)과 열전도막(52)은 납땜이 아니더라도, 단순히 맞닿게만 하는 또는 열전도성 수지를 거쳐서 맞닿게 하여도 좋다. 또한, 열전도막(52)을 개재하지 않고 방열판(14)을 직접 모회로기판(50)의 표면에 맞닿게 해도 된다.
이상 상세하게 설명한 바와 같이, 이 하이브리드 모듈(10)에서는, 회로부품(13)에서 발생한 열은 그 표면으로부터 열전도성 수지(24), 방열판(14)을 거쳐 모회로기판(50)에 방열된다. 따라서, 회로기판(11)을 개재하지 않고 방열할 수 있으므로 방열성이 뛰어난 것이 된다. 여기서, 방열판(14)은 열전도성 수지(24)를 거쳐 회로부품(13)의 표면에 접합되어 있으므로, 회로부품(13)에서 발생한 열이 효율적으로 모회로기판(50)에 전도된다. 특히, 방열판(14)의 표면이 소정의 표면거칠기를 구비하고 있으므로 그 열전도는 효율적이다. 또, 방열판(14)에는 도금처리가 실시되어 있으므로 모회로기판(50)의 열전도막(52)과의 접합성이 뛰 어난 것으로 된다. 따라서, 더욱 열전도가 효율적으로 됨과 동시에 접합강도가 뛰어난 것으로 된다. 또, 열전도성 수지(24)는, 제 2 오목부(21)에 있어서의 회로부품(13)과의 간극에도 충전되어 있으므로, 더욱 방열성이 뛰어난 것으로 된다.
이와 같이 하이브리드 모듈(10)은, 회로기판(11)을 개재하지 않고 효율적으로 회로부품(13)에 발생하는 열을 방열할 수 있으므로, 회로기판(11)으로서 열전도율에 제한되지 않아 여러 가지의 것을 사용할 수 있다. 따라서, 하이브리드 모듈(10)을 저비용으로 제조할 수 있다.
또, 방열판(14) 및 회로부품(13)이 제 1 면(18)에 설치된 제 1 오목부(20) 및 제 2 오목부(21)에 수용되므로, 하이브리드 모듈(10)의 소형화를 도모할 수 있다.
여기서, 제 1 오목부(20) 및 제 2 오목부(21)는, 각각 상기한 바와 같은 크기로 규정되어 있다. 즉, 제 2 오목부(21)의 크기가 회로부품(13)을 기준으로 규정되어 있으므로, 상기 오목부를 필요 이상으로 크게 하지 않고 회로기판(11)의 유효활용이 가능하다. 따라서, 하이브리드 모듈(10)의 소형화가 가능하게 된다. 또한, 회로부품(13)을 제 2 오목부(21)에 탑재할 때에 위치결정 등이 용이해지므로 설치성이 뛰어난 것으로 된다.
또, 제 2 오목부(21)의 깊이도 회로부품(13)을 기준으로 규정되어 있으므로, 회로부품(13)과 방열판(14) 사이에 개재하는 열전도성 수지(24)의 두께를 안정화할 수 있다. 이에 따라, 열저항을 안정화할 수 있다.
또한, 제 1 오목부(20)의 크기는 제 2 오목부(21)를 기준으로 규정되어 있으 므로, 상기 오목부를 필요 이상으로 크게 하지 않고 회로기판(11)의 유효활용이 가능하다. 따라서, 하이브리드 모듈(10)의 소형화가 가능하게 된다.
또한, 제 1 오목부(20)의 깊이는 방열판(14)의 두께를 기준으로 하여 규정되어 있으므로, 회로기판(11)의 제 1 면(18)과 방열판(14)을 대략 동일 면으로 할 수 있다. 즉, 하이브리드 모듈(10)의 바닥면이 평활하게 된다. 이에 따라, 모회로기판(50)에 대한 설치성이 뛰어난 것으로 된다. 특히, 방열판(14)과 모회로기판(50)의 열전도막(52)과의 접합성이 뛰어난 것으로 된다. 또, 방열판(14)이 회로기판(11)에 매립되어 있으므로, 방열판(14)과 회로기판(11)의 고착강도가 향상한 것으로 된다.
또한, 회로기판(11)은 회로부품(13)과 동등한 선팽창계수를 가지는 세라믹으로 구성되어 있기 때문에, 주위온도나 습도의 변화에 의하여 회로기판(11)과 회로부품(13) 사이에 생기는 응력이 완화된다. 이에 따라, 회로기판(11)과 회로부품(13) 사이의 박리를 방지할 수 있어 높은 신뢰성이 얻어진다.
또한, 열전도성 수지(24)의 선팽창계수가 회로부품(13)과 방열판(14)과 회로기판(11)의 선팽창계수와 대략 같아지기 때문에, 회로부품(13)과 방열판(14) 및 제 1 오목부(20) 내면과의 사이에 생기는 응력을 완화할 수 있다. 따라서, 히트사이클시험 등과 같은 온도변화를 받았을 경우에도 방열판(14)과 회로부품(13) 및 회로기판(11)과의 사이의 박리를 방지할 수 있다. 이에 따라, 해당 박리에 의한 열저항의 상승 및 접착강도의 저하를 방지할 수 있으므로 안정된 방열성이 얻어진다.
또한, 밀봉수지(23)의 선팽창계수가 회로부품(13) 및 회로기판(11)의 선팽창 계수와 대략 같아지기 때문에, 히트사이클시험 등과 같은 온도변화를 받았을 경우에도 회로부품(13)에 걸리는 응력이 완화된다. 이에 따라, 밀봉수지(23)의 박리에 의한 회로기판(11)과 회로부품(13) 사이의 접합불량의 발생 및 회로부품(13)의 파괴를 방지할 수 있다.
또한, 본 실시형태에서는, 밀봉수지(23)로서, 선팽창계수(α3)가 회로기판(11) 및 회로부품(13)의 선팽창계수(α1, α2)와 대략 같은 것을 사용하였으나, 선팽창계수(α3)가 20ppm/℃ 이하인 것을 사용하더라도 거의 동일한 효과를 얻을 수 있다.
또한, 밀봉수지(23)로서, 2000cps 이하의 저점도를 가지며 또한 지름이 100μm 이하인 필러를 함유한 수지를 사용해도 된다. 이 경우에는, 모듈을 소형화함으로써 제 2 오목부(21)의 바닥면과 회로부품(13) 사이의 간극이 작아진 경우에도, 제조시에 있어서 이 간극에 용이하게 밀봉수지(23)를 충전할 수 있다.
또한, 내습성이 높은 실리콘계 수지를 밀봉수지(23)로서 사용하면, 제 2 오목부(21) 바닥면과 회로부품(13) 사이로의 수분의 침투방지를 강고한 것으로 할 수 있다. 이에 따라, 수분침투에 의한 회로부품(13)의 단자전극간의 단락을 확실하게 방지할 수 있다. 즉, 내습성 및 신뢰성을 더욱 향상시킬 수 있다.
또, 본 실시형태에서는, 열전도성 수지(24)로서, 선팽창계수(α5)가 회로부품(13) 및 방열판(14)의 선팽창계수(α2, α4)와 대략 동일한 것을 사용하였으나, 선팽창계수(α5)가 30ppm/℃ 이하인 것을 사용해도 된다. 또한, 영률(탄성률)이 낮은 수지, 적합하게는 1000kgf/mm2 이하의 영률을 가지는 수지를 사용해도 된다. 열전도성 수지(24)의 영률(탄성률)은, 예를 들어 Al2O3, AlN, BN 등의 절연필러 또는 Ag, Cu 등의 도전필러를 수지 중에 혼입함으로써 저하시킬 수 있다. 또, 열전도성 수지(24)에 필러를 혼입함으로써 열전도율을 더욱 높일 수 있고, 열저항을 저하시킬 수 있다.
또한, 열전도성 수지(24)로서, 5000cps 이하의 저점도를 가지며 또한 지름이 10μm 이하인 필러를 함유한 수지를 사용해도 된다. 이에 따라, 열전도성 수지(24)의 두께를 얇게 할 수 있으므로 하이브리드 모듈(10)의 소형화를 도모할 수 있다. 또, 이에 따라, 열저항을 더욱 저감할 수 있고 방열효율을 향상시킬 수 있다.
또, 본 실시형태에서는, 고주파전력증폭용의 회로부품(13)으로서, GaAsMES형 FET를 사용하였다. 이 FET를 사용하였을 경우에는 소자내부에서의 전자의 이동이 빠르기 때문에 소자로부터의 발열이 적다. 또, GaAs의 선팽창계수가 6ppm/℃로 실리콘(Si)보다 크고, 회로기판(11), 방열판(14) 및 열전도성 수지(24)의 선팽창계수와 가까와지기 때문에, 온도변화에 의하여 발생하는 응력이 작다. 따라서, 하이브리드 모듈(10)의 회로부품(13)을 구성하는 소자로서 적합한 것이 된다.
한편, 이 GaAsMES형 FET 대신에 다른 소자를 사용해도 된다. 예를 들어, GaAsPHEMT형 FET나 InP계 FET 등이다. GaAsPHEMT형 FET를 사용하였을 경우에는, 소자 내부에서의 전자의 이동속도가 MES형 FET보다 빠르기 때문에, 소자로부터의 발열을 더욱 작게 할 수 있다. 또, InP계 FET를 사용하였을 경우에는, 소자 내부에서의 전자의 이동속도가 GaAs보다도 빠르기 때문에, 소자로부터의 발열을 더욱 작게 할 수 있다. 또한, 선팽창계수가 5ppm/℃로 실리콘(Si)보다 크기 때문에, 온도변화에 의하여 발생하는 응력이 작아진다. 따라서, 하이브리드 모듈(10)의 회로부품(13)을 구성하는 소자로서 적합한 것으로 된다.
또, 회로부품(13)의 단자전극간의 절연(패시베이션)에는, SiN 또는 SiO2 또는 이들의 복합막을 사용하는 것이 바람직하다. 이들을 사용하면, 밀봉수지의 방습성이 불충분하더라도 소자의 특성을 열화시키는 일이 없다. 또, 밀봉수지(23)에 보이드가 생겨 수분의 진입이 있더라도 소자의 신뢰성을 열화시키지 않는다. 또한, 밀봉수지(23)의 잔류이온이 많더라도 소자의 신뢰성이 열화하지 않기 때문에, 값싼 밀봉수지(23)를 사용할 수 있다.
또, 본 실시형태에서는, 회로부품(13)의 설치방법으로서 플립 칩 방식을 사용하였으나, 본 발명은 이것에 한정되는 것이 아니다. 예를 들어, 빔 리드 방식 등을 사용하여 회로부품을 설치해도 된다.
또, 본 실시형태에서는, 발열성의 회로부품(13)을 1개 설치한 하이브리드 모듈(10)을 예시하였으나, 복수의 회로부품(13)을 설치한 하이브리드 모듈이어도 된다. 이 경우에도, 본 실시형태와 동일한 효과를 얻을 수 있다. 여기서, 복수의 발열성 FET을 사용하는 경우에는, 이들 복수의 FET를 하나의 GaAs 상에 형성한 회로부품을 사용하는 것이 바람직하다. 이에 따라, 복수의 FET를 개별로 설치하는 것보다도 설치영역을 축소할 수 있는 동시에, 한번의 설치작업이면 되기 때문에 설치비용을 저감할 수 있다. 또한, 복수의 FET를 개별로 설치한 경우에 비하여, 방열판(14) 또는 모회로기판(50)과 용이하게 접촉시킬 수 있고, 방열성을 안정화시킬 수 있다.
또, 본 실시형태에서 사용한 방열판(14) 대신에 도 7에 나타낸 방열판(61)을 사용해도 된다. 여기서, 도 7은 제 1 면쪽에서 본 다른 예의 하이브리드 모듈을 나타낸 외관 사시도이다. 이 방열판(61)은 중앙부에 조정구멍(62)을 가지는 것이다. 이 조정구멍(62)은 방열판(61)과 회로부품(13) 사이에 개재하는 열전도성 수지(24)의 두께를 조정하기 위한 것이다. 이 조정구멍(62)에는 열전도성 수지(24)가 충전되어 있다. 이 하이브리드 모듈(60)의 제조시에는, 열전도성 수지(24)의 주입공정에 있어서 그 주입량을 약간 많은 듯하게 설정한다. 이에 따라, 방열판(61)을 제 1 오목부(20)에 끼워 넣고 회로부품(13) 방향으로 누르면, 여분의 열전도성 수지(24)가 상기 조정구멍(62)에 충전된다. 특히, 열전도성 수지(24)의 양이 많을 경우에는 조정구멍(62)으로부터 여분의 열전도성 수지(24)가 배출된다. 즉, 방열판(61)과 회로부품(13) 사이에 개재하는 열전도성 수지(24)의 두께를 안정화할 수 있다. 또한, 배출된 열전도성 수지(24)는 적당한 방법으로 제거하면 좋다.
또한, 본 실시형태에 있어서는, 방열판(14)을 거쳐 회로부품(13)으로부터의 발열을 모회로기판(50)에 열전도하도록 하였으나, 도 8에 나타낸 하이브리드 모듈(70)과 같이 방열판(14)을 설치하지 않고 회로부품(13)의 이면을 도체막(52)에 직접 맞닿음 또는 납땜 등을 하도록 해도 된다.
이어서, 본 발명의 제 2 실시형태에 대하여 도 9를 참조하여 설명한다. 도 9는 하이브리드 모듈의 측면 단면도이다. 도면 중, 제 1 실시형태와 동일한 부재 에 대해서는 동일한 부호를 붙였다.
본 실시형태의 하이브리드 모듈(80)이 제 1 실시형태의 하이브리드 모듈(10)과 서로 다른 점은 회로기판에 형성되는 패턴에 있다. 이하, 그 상위점을 설명한다.
하이브리드 모듈(80)의 회로기판(81)은, 상기 회로기판(11)과 동일한 다층기판이고 표층 및 내층에 회로패턴(82)을 형성한 것이다. 이 회로기판(81)은, 회로패턴(82)으로서 트리플레이트형 스트립 라인(83)을 구비하고 있다. 이 트리플레이트형 스트립 라인(83)은, 신호라인(83a), 이 신호라인(83a)을 사이에 끼우는 2개의 그라운드 라인(83b, 83c)으로 이루어진다. 한쪽의 그라운드 라인(83c)은 회로기판(81)의 내층에 형성되어 있다. 또, 신호라인(83a)은, 회로부품(13)으로의 신호공급선로 및 회로부품(13)으로부터의 신호출력선로가 된다.
이와 같은 하이브리드 모듈(80)에서는, 스트립 라인(83)이, 신호라인(83a)을 사이에 끼우는 2개의 그라운드 라인(83b, 83c) 중 적어도 한쪽이 회로기판(81)의 내층에 형성된 트리플레이트형으로 구성되어 있기 때문에, 회로기판(11)의 부피를 유효하게 이용할 수 있는 동시에 모듈의 소형화를 도모할 수 있다. 다른 작용 및 효과에 대해서는 제 1 실시형태와 동일하다.
다음으로, 본 발명의 제 3 실시형태에 대하여 도 10을 참조하여 설명한다. 도 10은 하이브리드 모듈의 측면 단면도이다. 도면 중, 제 1 실시형태와 동일한 부재에 대해서는 동일한 부호를 붙였다.
본 실시형태의 하이브리드 모듈(90)이 제 1 실시형태의 하이브리드 모듈(10) 과 서로 다른 점은 회로기판에 형성되는 패턴에 있다. 이하, 그 상위점을 설명한다.
하이브리드 모듈(90)의 회로기판(91)은, 상기 회로기판(11)과 동일한 다층기판이고 표층 및 내층에 회로패턴(92)을 형성한 것이다. 이 회로패턴(92)은, 제 2 오목부(21)의 바닥면에 있어서도 형성되어 있고, 회로부품(13)은 이 회로패턴(92)에 설치되어 있다. 또, 회로기판(91)의 회로부품(13)이 설치되어 있는 층에는, 상기 회로패턴(92) 이외의 부분에 상기 회로패턴과 절연된 그라운드도체패턴(93)이 형성되어 있다. 이 그라운드도체패턴(93)은 그라운드로서 사용되는 단자전극(94)에 접속되어 있다.
이와 같은 하이브리드 모듈(90)에서는, 회로기판(90) 상에 설치된 칩형상 전자부품(12)이나 회로패턴(92)과 모회로기판(50) 사이의 아이솔레이션이 향상한다. 따라서, 양호한 특성을 가지는 불균일이 없는 하이브리드 모듈이 얻어진다. 또한, 이 하이브리드 모듈의 설치시에, 방열판(14)과 접합하는 모회로기판의 열전도막을 그라운드접속하면, 회로부품(13)에 대한 시일드효과를 보다 높일 수 있다. 다른 작용 및 효과에 대해서는 제 1 실시형태와 동일하다.
또한, 본 발명에 기재한 실시예는 예시적인 것이고 한정적인 것이 아니다. 본 발명의 범위는 첨부의 클레임에 의하여 나타나 있고, 그들 클레임의 의미 속에 들어가는 모든 변형예는 본 발명에 포함되는 것이다.
본 발명에 의하면, 회로부품이 회로기판의 제 1 면에 형성된 오목부 내에 페 이스 다운 본딩으로 설치되어 있으므로, 회로부품에 발생하는 열은 회로기판을 거치지 않고 모회로기판에 전도된다. 따라서, 열전도율이 향상하므로 방열성이 뛰어난 하이브리드 모듈로 된다. 또, 회로부품을 오목부 내에 설치하므로 하이브리드 모듈의 소형화가 도모된다.

Claims (30)

  1. 회로기판(11, 81, 91)과, 상기 회로기판(11, 81, 91)에 설치된 발열성을 가지는 회로부품(13)을 구비하며, 회로기판(11, 81, 91)의 제 1 면(18)을 모회로기판(50)에 대향시켜 설치되는 하이브리드 모듈에 있어서,
    상기 회로기판(11, 81, 91)의 상기한 제 1 면(18)에는 오목부(19)가 형성되고, 상기 오목부(19)의 바닥면에는 회로패턴(15)이 형성되며,
    상기 회로부품(13)은, 상기 오목부(19)의 바닥면과 대향하는 면에 단자전극이 형성되고, 상기 단자전극과 상기 회로패턴(15)이 접속하도록 상기 오목부(19) 내에 페이스 다운 본딩되어 있는 것을 특징으로 하는 하이브리드 모듈.
  2. 제 1 항에 있어서,
    상기 회로기판(11, 81, 91)은, 소정 두께의 시트를 복수 적층한 다층기판으로 이루어지는 것을 특징으로 하는 하이브리드 모듈.
  3. 제 2 항에 있어서,
    상기 회로기판(81)에는 스트립 라인(83)이 형성되고,
    상기한 스트립 라인(83) 중 적어도 하나는, 적어도 한쪽의 그라운드 라인(83c)이 회로기판(11)의 내층에 형성된 트리플레이트형 스트립 라인(83)으로 이루어지는 것을 특징으로 하는 하이브리드 모듈.
  4. 제 1 항에 있어서,
    상기 회로기판(91)의 상기 회로부품(13)이 설치되어 있는 층은, 상기 회로부품(13)의 단자전극과 접속되는 회로패턴(92)을 가짐과 동시에, 상기 회로패턴(92) 이외의 부분은 상기 회로패턴(92)과 절연된 그라운드도체패턴(93)에 의하여 덮여져 있는 것을 특징으로 하는 하이브리드 모듈.
  5. 제 1 항에 있어서,
    상기 회로기판(11, 81, 91)에 형성된 오목부(19)는, 상기한 제 1 면(18)에 설치된 제 1 오목부(20)와 상기한 제 1 오목부(20) 바닥면에 설치된 제 2 오목부(21)로 이루어지며,
    상기 회로부품(13)은 상기한 제 2 오목부(21)에 페이스 다운 본딩되고,
    상기한 제 1 오목부(20)에는 상기 회로부품(13)에 발생하는 열을 상기 모회로기판(50)에 전도하는 열전도부재를 설치한 것을 특징으로 하는 하이브리드 모듈.
  6. 제 5 항에 있어서,
    상기 열전도부재는 열전도성을 가지는 방열판(14, 61)을 가지는 것을 특징으로 하는 하이브리드 모듈.
  7. 제 5 항에 있어서,
    상기 열전도부재는, 열전도성을 가지는 방열판(14, 61)과, 상기 방열판(14, 61)을 상기 회로부품(13)에 접착하는 열전도성 수지(24)를 가지는 것을 특징으로 하는 하이브리드 모듈.
  8. 제 5 항 내지 제 7 항 중의 어느 한 항에 있어서,
    상기한 제 1 오목부(20)는, 상기한 제 1 오목부(20) 측벽과 제 2 오목부(21)의 가장자리가 소정 거리를 가지는 크기인 것을 특징으로 하는 하이브리드 모듈.
  9. 제 8 항에 있어서,
    상기한 제 1 오목부(20) 측벽과 제 2 오목부(21)의 가장자리와의 상기한 소정 거리는 0.1mm 이상 0.5mm 이하인 것을 특징으로 하는 하이브리드 모듈.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기한 제 1 오목부(20)는, 상기 방열판(14, 61)의 두께에 대하여 소정 범위의 깊이를 가지는 것을 특징으로 하는 하이브리드 모듈.
  11. 제 10 항에 있어서,
    상기한 소정 범위는, -0.1mm 이상 +0.1mm 이하인 것을 특징으로 하는 하이브리드 모듈.
  12. 제 5 항 내지 제 7 항 중의 어느 한 항에 있어서,
    상기한 제 2 오목부(21)는, 상기한 제 2 오목부(21) 측벽과 회로부품(13)이 소정 간격을 가지는 크기인 것을 특징으로 하는 하이브리드 모듈.
  13. 제 12 항에 있어서,
    상기한 제 2 오목부(21) 측벽과 회로부품(13)의 상기한 소정 간격은 0.1mm 이상 1.0mm 이하인 것을 특징으로 하는 하이브리드 모듈.
  14. 제 5 항 내지 제 7 항 중의 어느 한 항에 있어서,
    상기한 제 2 오목부(21)는, 제 2 오목부(21) 바닥면으로부터의 회로부품(13)의 높이보다 소정치만큼 작은 또는 동일한 깊이를 가지는 것을 특징으로 하는 하이브리드 모듈.
  15. 제 14 항에 있어서,
    상기 소정치는 0mm보다 크고 0.2mm 이하인 것을 특징으로 하는 하이브리드 모듈.
  16. 제 6 항 또는 제 7 항에 있어서,
    상기 방열판(14, 61)은 상기 회로기판(11, 81, 91)의 상기한 제 1 면(18)과 대략 동일면인 것을 특징으로 하는 하이브리드 모듈.
  17. 제 6 항 또는 제 7 항에 있어서,
    상기 방열판(14, 61)은 상기한 제 1 오목부(20) 측벽과 상기 방열판(14, 61) 가장자리부가 소정 간격을 가지는 크기인 것을 특징으로 하는 하이브리드 모듈.
  18. 제 17 항에 있어서,
    상기한 소정 간격은 0.01mm 이상 0.3mm 이하인 것을 특징으로 하는 하이브리드 모듈.
  19. 제 7 항에 있어서,
    상기한 열전도성 수지(24)가 상기한 제 2 오목부(21) 측벽과 상기 회로부품(13)과의 간극을 충전하고 있는 것을 특징으로 하는 하이브리드 모듈.
  20. 제 7 항에 있어서,
    상기 방열판(14, 61)의 상기한 열전도성 수지(24)와 접하는 표면은 소정의 표면거칠기를 구비하고 있는 것을 특징으로 하는 하이브리드 모듈.
  21. 제 6 항 또는 제 7 항에 있어서,
    상기 방열판(14, 61) 표면은 도금처리가 실시되어 있는 것을 특징으로 하는 하이브리드 모듈.
  22. 제 7 항에 있어서,
    상기 회로기판(11, 81, 91)은, 상기 회로부품(13)과 동등의 선팽창계수를 가지는 세라믹기판으로 이루어지는 것을 특징으로 하는 하이브리드 모듈.
  23. 제 22 항에 있어서,
    상기 회로부품(13)과 방열판(14, 61)과 회로기판(11, 81, 91)은, 대략 동일한 선팽창계수의 부재로 이루어짐과 동시에,
    상기 방열판(14, 61)과 상기 회로부품(13) 및 제 1 오목부(20) 내면과의 사이는, 상기 회로부품(13)과 방열판(14, 61)과 회로기판(11, 81, 91)의 선팽창계수와 대략 동일한 선팽창계수의 열전도성 수지(24)에 의하여 접착되어 있는 것을 특징으로 하는 하이브리드 모듈.
  24. 제 22 항에 있어서,
    상기 방열판(14, 61)과 상기 회로부품(13) 및 제 1 오목부(20) 내면과의 사이는, 필러를 포함하는 열전도성 수지(24)에 의하여 접착되어 있는 것을 특징으로 하는 하이브리드 모듈.
  25. 제 22 항에 있어서,
    상기 회로기판(11, 81, 91)의 제 2 오목부(21) 바닥면과 회로부품(13) 사이에서, 회로부품(13)의 도전접속부 이외의 부분에는 상기 회로부품(13)과 회로기판(11, 81, 91)의 선팽창계수에 대략 동일한 선팽창계수의 수지(23)가 충전되어 있는 것을 특징으로 하는 하이브리드 모듈.
  26. 제 22 항에 있어서,
    상기 회로기판(11, 81, 91)의 제 2 오목부(21) 바닥면과 회로부품(13) 사이에서, 회로부품(13)의 도전접속부 이외의 부분에는 20ppm/℃ 이하의 선팽창계수를 가지는 수지(23)가 충전되어 있는 것을 특징으로 하는 하이브리드 모듈.
  27. 제 22 항에 있어서,
    상기 회로기판(11, 81, 91)의 제 2 오목부(21) 바닥면과 회로부품(13) 사이에서, 회로부품(13)의 도전접속부 이외의 부분에는 내습성을 가지는 실리콘계 수지(23)가 충전되어 있는 것을 특징으로 하는 하이브리드 모듈.
  28. 오목부(19)가 형성되고 오목부(19)의 바닥면에 회로패턴(15)이 형성된 회로기판(11, 81, 91)에, 발열성을 가지는 회로부품(13)을 설치한 하이브리드 모듈의 제조방법에 있어서,
    상기 오목부(19)에 대응하는 구멍이 형성된 소정 두께의 시트(101, 102, 103, 104)를 복수 적층하여 상기 회로기판(11, 81, 91)을 제조하는 공정과,
    상기 회로기판(11, 81, 91)의 오목부(19)에, 오목부(19)의 바닥면과 대향하는 면에 단자전극이 형성된 회로부품(13)을, 상기 단자전극과 상기 회로패턴(15)이 접속하도록 설치하는 공정을 구비한 것을 특징으로 하는 하이브리드 모듈의 제조방법.
  29. 회로기판(11)과, 상기 회로기판(11)에 설치된 발열성을 가지는 회로부품(13)과, 회로부품(13)용의 방열판(61)을 구비한 하이브리드 모듈의 제조방법에 있어서,
    제 1 오목부(20)와 상기한 제 1 오목부(20) 바닥면에 형성된 제 2 오목부(21)를 가지는 회로기판(11)을 제조하는 공정과,
    이 회로기판(11)의 상기한 제 2 오목부(21)에 회로부품(13)을 설치하는 공정과,
    상기한 제 1 오목부(20)에 열전도성 수지(24)를 주입하는 공정과,
    열전도성 수지(24)가 주입된 상기한 제 1 오목부(20)에 조정구멍(62)을 가지는 방열판(61)을 끼워 넣는 공정을 구비한 것을 특징으로 하는 하이브리드 모듈의 제조방법.
  30. 회로기판(11)과, 상기 회로기판(11)에 설치된 회로부품(13)과, 회로부품(13)용의 방열판(61)과, 단자전극(17)을 구비한 하이브리드 모듈(10, 60, 70, 80, 90)을 모회로기판(50)에 설치하는 하이브리드 모듈의 설치방법에 있어서,
    상기 단자전극(17)과 모회로기판(50)에 형성된 회로패턴(51)을 접합시킴과 동시에, 상기 방열판(14, 61)과 모회로기판(50)에 형성된 열전도막(52)을 접합시키는 것을 특징으로 하는 하이브리드 모듈의 설치방법.
KR1019990002702A 1998-01-30 1999-01-28 하이브리드 모듈 및 그 제조방법 및 그 설치방법 KR100563122B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP1934298A JPH11220226A (ja) 1998-01-30 1998-01-30 ハイブリッドモジュール
JP10-19353 1998-01-30
JP10-19349 1998-01-30
JP10-19342 1998-01-30
JP01934998A JP3842887B2 (ja) 1998-01-30 1998-01-30 ハイブリッドモジュール
JP10-19336 1998-01-30
JP1935398A JPH11220228A (ja) 1998-01-30 1998-01-30 ハイブリッドモジュール
JP1933698A JPH11220225A (ja) 1998-01-30 1998-01-30 ハイブリッドモジュール

Publications (2)

Publication Number Publication Date
KR19990068180A KR19990068180A (ko) 1999-08-25
KR100563122B1 true KR100563122B1 (ko) 2006-03-21

Family

ID=27457168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002702A KR100563122B1 (ko) 1998-01-30 1999-01-28 하이브리드 모듈 및 그 제조방법 및 그 설치방법

Country Status (6)

Country Link
US (1) US6163456A (ko)
EP (1) EP0933816B1 (ko)
KR (1) KR100563122B1 (ko)
CN (1) CN1319422C (ko)
DE (1) DE69935628T2 (ko)
HK (1) HK1021608A1 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
JP2000200977A (ja) * 1998-10-26 2000-07-18 Taiyo Yuden Co Ltd ハイブリッドモジュ―ル
TW484344B (en) * 1998-10-26 2002-04-21 Taiyo Yuden Kk Hybrid module
JP3465617B2 (ja) 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
EP1130642A4 (en) * 1999-07-26 2008-01-09 Tdk Corp HIGH FREQUENCY MODULE
US6631555B1 (en) * 2000-02-08 2003-10-14 Cardiac Pacemakers, Inc. Method of thin film deposition as an active conductor
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
JP3680713B2 (ja) * 2000-07-21 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
US6847066B2 (en) 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
US7506438B1 (en) 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
JP2002217338A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置の放熱装置、及び、その製造方法
CN101370361B (zh) * 2001-06-13 2010-09-08 株式会社电装 埋有电子器件的印刷线路板的制造方法
MXPA02005829A (es) * 2001-06-13 2004-12-13 Denso Corp Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado.
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP2003258192A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
JP2004063664A (ja) * 2002-07-26 2004-02-26 Murata Mfg Co Ltd キャビティ付き多層セラミック基板
EP1394857A3 (en) 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP3835381B2 (ja) * 2002-09-04 2006-10-18 株式会社村田製作所 積層型電子部品
US20040197284A1 (en) * 2003-04-04 2004-10-07 Frederic Auguste Cosmetic composition comprising a volatile fatty phase
US7060601B2 (en) * 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
KR20060120683A (ko) 2003-12-22 2006-11-27 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부적으로 차폐된 에너지 컨디셔너
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP4042785B2 (ja) * 2004-02-13 2008-02-06 株式会社村田製作所 電子部品及びその製造方法
US7208342B2 (en) * 2004-05-27 2007-04-24 Intel Corporation Package warpage control
EP1792344A1 (de) * 2004-09-23 2007-06-06 Technische Universität Braunschweig Carolo-Wilhelmina Integriertes schaltungsmodul und multichip-schaltungsmodul mit einem solchen integrierten schaltungsmodul
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
US7817397B2 (en) 2005-03-01 2010-10-19 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
WO2006093830A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Internally overlapped conditioners
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
US20070158811A1 (en) * 2006-01-11 2007-07-12 James Douglas Wehrly Low profile managed memory component
KR101390426B1 (ko) 2006-03-07 2014-04-30 엑스2와이 어테뉴에이터스, 엘.엘.씨 에너지 컨디셔너 구조물들
JP5135697B2 (ja) * 2006-03-27 2013-02-06 栗田工業株式会社 界面活性剤含有排水の処理方法
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
WO2009078767A1 (en) * 2007-12-17 2009-06-25 Telefonaktiebolaget Lm Ericsson (Publ) A device for reducing thermal stress on connection points
KR101089840B1 (ko) * 2009-04-01 2011-12-05 삼성전기주식회사 회로 기판 모듈 및 그의 제조 방법
KR101077410B1 (ko) * 2009-05-15 2011-10-26 삼성전기주식회사 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5110049B2 (ja) * 2009-07-16 2012-12-26 株式会社デンソー 電子制御装置
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
TWI459521B (zh) * 2012-03-08 2014-11-01 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5773082B2 (ja) * 2012-07-26 2015-09-02 株式会社村田製作所 モジュール
JP2014093414A (ja) * 2012-11-02 2014-05-19 Hitachi Automotive Systems Ltd 電子制御装置
JP5716972B2 (ja) 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
US10104806B2 (en) * 2015-09-04 2018-10-16 Toshiba Memory Corporation Semiconductor storage device
JP6729790B2 (ja) * 2017-03-14 2020-07-22 株式会社村田製作所 高周波モジュール
WO2018168500A1 (ja) 2017-03-15 2018-09-20 株式会社村田製作所 高周波モジュール及び通信装置
WO2019146492A1 (ja) 2018-01-29 2019-08-01 富士フイルム株式会社 撮像ユニット及び撮像装置
US11646253B2 (en) * 2018-04-02 2023-05-09 Intel Corporation Ball interconnect structures for surface mount components

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561006A (en) * 1982-07-06 1985-12-24 Sperry Corporation Integrated circuit package with integral heating circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2554275B1 (fr) * 1983-10-26 1986-09-05 Radiotechnique Compelec Dispositif de connexion pour un semi-conducteur de puissance
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
JP2813682B2 (ja) * 1989-11-09 1998-10-22 イビデン株式会社 電子部品搭載用基板
DE4031733A1 (de) * 1990-10-06 1992-04-09 Bosch Gmbh Robert Mehrlagenhybride mit leistungsbauelementen
JPH07123150B2 (ja) * 1992-03-06 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション ハイブリッド半導体モジュール
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
JP2901835B2 (ja) * 1993-04-05 1999-06-07 株式会社東芝 半導体装置
US5367434A (en) * 1993-05-06 1994-11-22 Motorola, Inc. Electrical module assembly
EP0723293B1 (en) * 1994-12-16 2001-08-01 Seiko Epson Corporation Semiconductor device with a heat sink and method of producing the heat sink
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
FR2735648B1 (fr) * 1995-06-13 1997-07-11 Bull Sa Procede de refroidissement d'un circuit integre monte dans un boitier
AU6450096A (en) * 1995-07-14 1997-02-18 Olin Corporation Metal ball grid electronic package
JPH1050926A (ja) * 1996-07-31 1998-02-20 Taiyo Yuden Co Ltd ハイブリッドモジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561006A (en) * 1982-07-06 1985-12-24 Sperry Corporation Integrated circuit package with integral heating circuit

Also Published As

Publication number Publication date
HK1021608A1 (en) 2000-06-16
KR19990068180A (ko) 1999-08-25
DE69935628T2 (de) 2008-01-31
CN1319422C (zh) 2007-05-30
EP0933816A2 (en) 1999-08-04
EP0933816B1 (en) 2007-03-28
DE69935628D1 (de) 2007-05-10
EP0933816A3 (en) 2000-04-05
US6163456A (en) 2000-12-19
CN1229330A (zh) 1999-09-22

Similar Documents

Publication Publication Date Title
KR100563122B1 (ko) 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6373131B1 (en) TBGA semiconductor package
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
KR100274333B1 (ko) 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
TWI613774B (zh) 功率覆蓋結構及其製造方法
US7268426B2 (en) High-frequency chip packages
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US20090267221A1 (en) Semiconductor device
KR100186331B1 (ko) 적층형 패키지
JP4454181B2 (ja) 半導体装置
JPH0964099A (ja) 半導体装置及びその実装構造
JP2003522401A (ja) 積層型集積回路パッケージ
US6323065B1 (en) Methods for manufacturing ball grid array assembly semiconductor packages
US20080298023A1 (en) Electronic component-containing module and manufacturing method thereof
US20080251944A1 (en) Semiconductor device
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
JP2001085603A (ja) 半導体装置
US6706624B1 (en) Method for making multichip module substrates by encapsulating electrical conductors
JP3842887B2 (ja) ハイブリッドモジュール
JP3652102B2 (ja) 電子回路モジュール
JP2810130B2 (ja) 半導体パッケージ
EP4292129B1 (en) Semiconductor power module and method for manufacturing a semiconductor power module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee