[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100537069B1 - 액정표시장치의 액정셀 공정 - Google Patents

액정표시장치의 액정셀 공정 Download PDF

Info

Publication number
KR100537069B1
KR100537069B1 KR10-2003-0071061A KR20030071061A KR100537069B1 KR 100537069 B1 KR100537069 B1 KR 100537069B1 KR 20030071061 A KR20030071061 A KR 20030071061A KR 100537069 B1 KR100537069 B1 KR 100537069B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
cell
region
buffer
pattern
Prior art date
Application number
KR10-2003-0071061A
Other languages
English (en)
Other versions
KR20050035401A (ko
Inventor
윤원균
이수웅
서병렬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2003-0071061A priority Critical patent/KR100537069B1/ko
Priority to US10/963,617 priority patent/US7189590B2/en
Publication of KR20050035401A publication Critical patent/KR20050035401A/ko
Application granted granted Critical
Publication of KR100537069B1 publication Critical patent/KR100537069B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에서는, 셀의 배치 구조나 셀 사이즈에 관계없이 균일한 러빙특성을 가질 수 있는 MMG 방식 액정셀 기판의 배치 구조 및 이를 이용한 액정셀 공정을 제공하기 위하여, 서로 다른 사이즈의 셀 영역을 정의하고, 작은 사이즈 셀 영역에서 큰 사이즈 셀 영역 방향으로 러빙처리를 하는 조건 하에서, 작은 사이즈 셀 영역 사이 이격 구간에, 상기 셀 영역에 형성되는 소자(예를 들어,어레이 소자, 컬러필터 소자)와 동일 공정에서 동일 물질을 이용하여 단차보상용 완충 패턴을 포함하는 완충 영역을 형성함으로써, 별도의 공정추가없이 단차보상을 극대화하여 불량감소 효과로 생산수율을 높일 수 있는 장점을 가진다.

Description

액정표시장치의 액정셀 공정{Process for Liquid Crystal Cell of Liquid Crystal Display Device}
본 발명은 액정표시장치(Liquid Crystal Display Device)의 액정셀 공정에 관한 것이며, 특히 액정셀 공정용 원장글래스(또는, 베이스 기판) 내 셀의 배치 구조에 관한 것이다.
최근에, 액정표시장치는 소비전력이 낮고 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 각광받고 있다.
상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하고, 상부 및 하부 기판 외부에 상부 및 하부 편광판을 위치시켜 형성되며, 액정 분자의 이방성에 따른 빛의 편광특성을 변화시켜 영상효과를 얻는 비발광 소자에 해당된다.
현재에는, 각 화소를 개폐하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor ; TFT)가 화소마다 배치되는 능동행렬방식 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 평판 TV 시스템 또는 휴대 컴퓨터용 고-정보량의 모니터와 같은 응용분야에 광범위하게 사용되게 되었다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도이다.
도시한 바와 같이, 서로 일정간격 이격되어 상부 및 하부 기판(10, 30)이 대향하고 있고, 이 상부 및 하부 기판(10, 30) 사이에는 액정층(50)이 개재되어 있다.
상기 하부 기판(30) 상부에는 다수 개의 게이트 및 데이터 배선(32, 34)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(32, 34)이 교차되는 지점에 박막트랜지스터(T)가 형성되어 있으며, 게이트 및 데이터 배선(32, 34)이 교차되는 영역으로 정의되는 화소 영역(P)에는 박막트랜지스터(T)와 연결된 화소 전극(46)이 형성되어 있다.
도면으로 상세히 도시하지는 않았지만, 박막트랜지스터(T)는 게이트 전압을 인가받는 게이트 전극과, 데이터 전압을 인가받는 소스 및 드레인 전극과, 게이트 전압과 데이터 전압 차에 의해 전압의 온/오프를 조절하는 채널(ch ; channel)로 구성된다.
그리고, 상부 기판(10) 하부에는 컬러필터층(12), 공통 전극(16)이 차례대로 형성되어 있다.
도면으로 상세히 도시하지 않았지만, 컬러필터층(12)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스로 구성된다.
그리고, 상부 및 하부 기판(10, 30)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 상부 및 하부 편광판(52, 54)이 위치하고, 하부 편광판(54) 하부에는 별도의 광원인 백라이트(back light)가 배치되어 있다.
이러한 액정표시장치는, 액정셀 공정을 거쳐 제작된다.
상기 액정셀 공정은, 스위칭 소자 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 거친 기판을 이용하여, 이 두 기판 사이에 액정을 개재하는 공정을 포함한다.
상기 액정셀 공정은 어레이 공정이나 컬러필터 공정에 비해 상대적으로 반복되는 공정이 거의 없는 것이 특징이라고 할 수 있다. 전체 공정은 액정 분자의 배향을 위한 배향막 형성공정과 셀 갭(cell gap) 형성공정, 셀 절단(cutting) 공정, 액정주입 공정으로 크게 나눌 수 있고, 이러한 액정셀 공정에 의해 액정표시장치를 이루는 기본 부품인 액정패널이 제작된다.
도 2는 종래의 액정셀 공정용 원장글래스 내 셀 배치 구조를 개략적으로 나타낸 평면도이다.
도시한 바와 같이, 원장글래스(60)가 구비되어 있고, 원장글래스(60) 내에는 어레이 소자(62)가 형성된 셀 영역(IIa)이 정의되어 있다. 셀 영역(IIa)은 후반 절단 공정을 거쳐 셀을 이루게 된다.
도면으로 상세히 제시하지 않았지만, 상기 셀 영역(IIa)은 중앙부를 이루는 제 1 영역과, 제 1 영역의 테두리부를 이루는 제 2 영역을 포함한다. 그리고, 셀 영역(IIa)을 제외한 영역은, 셀 절단 공정을 거친 다음에는 버려지는 더미 영역(IIb)에 해당된다.
전술한 원장글래스는, 다수 개의 셀 영역이 정의될 수 있는 유리 기판 또는 플라스틱 기판으로 이루어진 베이스 기판에 해당된다.
액정표시장치는 다양한 디스플레이 소자에 적용되고 있으며, 기판 사이즈도 다양하게 적용되고 있으므로, 기판 사이즈별로 원장글래스를 제작하기에 공정상 어려움이 따른다. 이 때문에, 경우에 따라서는 원장글래스 내 더미 영역의 증대로 재료 비용의 손실이 따르는 문제점이 있었다.
이러한 문제점을 해결하기 위하여, 최근에는 원장글래스의 더미 영역의 활용도를 높이기 위하여, 하나의 원장글래스 내에 큰 사이즈 셀과, 작은 사이즈 셀을 복수 개 배치하는 MMG(Multi-Model on Glass)방식이 제안되고 있다.
도 3은 기존의 MMG 방식 액정셀 기판의 배치 구조에 대한 개략적인 평면도로서, 제 1 사이즈를 가지는 제 1 셀 영역(IIIa)과, 제 1 사이즈보다 작은 사이즈의 제 2 사이즈를 가지는 제 2 셀 영역(IIIb)이 서로 이격되게 배치되어 있다.
도면에서는, 원장글래스(70) 내에, 하나의 제 1 셀 영역(IIIa)과, 제 1 셀 영역(IIIa) 상부에 두 개의 제 2 셀 영역(IIIb)이 서로 이격되게 배치된 구조로 각각 정의되어 있어서, 기존의 원장글래스 내에 원 사이즈 기판을 배치한 구조에 비해 더미 영역의 이용효율을 높여 재료 비용을 절감할 수 있는 장점이 있다.
그러나, 기존의 MMG 방식에 의한 배치 구조에 의하면 작은 사이즈 셀 영역간 이격 구간이 가지는 단차에 의해 큰 사이즈 셀 영역의 러빙 특성이 저하되는 문제점이 있었다.
이하, 러빙 공정 도면을 참조하여 상세히 설명한다.
도 4a, 4b는 상기 도 3의 절단선 "IVa-IVa", "IVb-IVb"에서 각각 절단된 단면의 러빙 특성을 나타낸 단면도이다.
도 4a에서는, 원장글래스(70) 상에 제 1, 2 셀 영역(IIIa, IIIb)이 서로 이격되게 배치되어 있고, 제 1 셀 영역(IIIa) 상에는 제 1 어레이 소자(74), 제 1 배향막(76)이 차례대로 형성되어 있고, 제 2 셀 영역(IIIb) 상에는 제 2 어레이 소자(78), 제 2 배향막(80)이 차례대로 형성되어 있다.
도면으로 상세히 제시하지 않았지만, 상기 제 1, 2 어레이 소자(74, 78)는 게이트 배선 및 데이터 배선, 박막트랜지스터, 화소 전극을 포함하고, 어레이 소자외에 컬러필터 소자가 형성될 수도 있다.
그리고, 표면에 다수 개의 돌기(82)를 가지는 러빙포(84)를 제 1, 2 배향막(76, 80) 표면을 문지르면서, 제 1, 2 배향막(76, 80) 상에 일정 방향성을 가지는 홈(미도시)을 형성하는 방법으로 러빙처리하는 단계이다. 이 단계에서는, 러빙포의 눌리는 힘에 따라 홈의 깊이 등이 결정된다.
도 4b는 원장글래스(70) 상에 제 1 셀 영역(IIIa)만이 존재하는 영역에서는, 상기 도 4a와 동일한 러빙포(84)를 이용하여 공정을 진행하게 되는데, 이때 제 1 셀 영역(IIIa) 전에 러빙포(84)는 제 2 셀 영역(상기 도 4a의 IIIb) 간의 이격 영역에서 별도의 눌림없이 바로 제 1 셀 영역(IIIa)을 러빙처리하기 때문에, 상기 도 4a보다 러빙포(84)의 눌림 정도가 약화되게 된다.
이에 따라, 액정 분자의 배열 특성이 영열별로 차이를 가짐에 따라, 화질 특성을 저하시키는 문제점이 있었다.
이러한 문제점을 해결하기 위하여, 본 발명에서는 전체적으로 균일한 러빙특성을 가지도록 할 수 있는 MMG 방식 원장글래스 배치 구조 및 이를 이용한 액정셀 공정을 제공하는 것을 특징으로 한다.
이를 위하여, 본 발명에서는 서로 다른 사이즈의 셀 영역을 정의하고, 작은 사이즈 셀 영역에서 큰 사이즈 셀 영역 방향으로 러빙처리를 하는 조건 하에서, 작은 사이즈 셀 영역 사이 이격 구간에, 작은 사이즈 셀 영역의 두께와 동일한 두께 수준의 단차보상용 완충층을 형성하고자 한다.
상기 완충층은 별도의 공정으로 추가되는 것이 아니고, 상기 셀 영역에 형성되는 어레이 소자(또는, 컬러필터 소자)와 동일 공정에서 동일 물질을 이용하는 것으로 단차보상을 극대화할 수 있다.
또한, 상기 완충층은 판 형상의 플랫(flat) 형태의 패턴, 빗살 형상의 슬릿(slit) 형태의 패턴, 어레이 소자(또는, 컬러필터 소자)와 동일한 패턴 등 다양하게 변형해서 형성할 수 있다.
상기 목적을 달성하기 위하여, 본 발명에서는 제 1, 2 베이스 기판 각각에, 제 1 사이즈를 가지는 제 1 셀 영역과, 상기 제 1 사이즈보다 작은 제 2 사이즈를 가지며 서로 이격되게 위치하는 다수의 제 2 셀 영역과, 상기 서로 이격하는 제 2 셀 영역 사이 이격구간에 단차보상용 완충영역을 정의하는 단계와; 상기 제 1, 2 베이스 기판 내의 각각의 제 1, 2 셀 영역 내에 소자를 형성하며, 동시에 상기 완충영역에 상기 소자와 동일한 적층 구조를 가짐으로써 상기 제 1, 2 셀 영역의 소자와 동일한 두께치 수준을 갖는 완충패턴을 형성하는 단계와; 상기 다수의 제 2 셀 영역에서 제 1 셀 영역쪽으로 러빙처리하는 단계와; 상기 제 1, 2 베이스 기판의 서로 대응되게 위치하는 제 1, 2 셀 영역 내에 액정층을 개재하여 액정셀을 형성하는 단계를 포함하는 액정표시장치용 액정셀 공정을 제공한다.
상기 제 1 베이스 기판의 제 1, 2 셀 영역 내에 형성되는 소자는, 스위칭 소자와 화소 전극을 포함하는 어레이 소자이고, 상기 제 2 베이스 기판의 제 1, 2 셀 영역 내에 형성되는 소자는, 컬러필터층과 공통 전극을 포함하는 컬러필터 소자이며, 상기 제 1 베이스 기판의 완충 영역에 형성되는 완충 패턴은, 상기 어레이 소자와 동일 단계에서 형성된 패턴 들이 차례대로 적층된 구조로 이루어지는 것을 특징으로 한다.
그리고, 상기 제 2 베이스 기판의 완충 영역에 형성되는 완충 패턴은, 상기 컬러필터 소자와 동일 단계에서 동일한 패턴이 차례대로 적층된 구조로 이루어지고, 상기 완충 패턴은, 판 형상의 플랫(flat) 형태로 형성되는 것을 특징으로 한다.
상기 완충 패턴은, 빗살 형상의 슬릿(slit) 형태로 형성되고, 상기 러빙처리 방향에 대해서, 상기 완충 영역은 제 1 셀 영역보다 선행되어 러빙처리되는 영역에 해당되는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
-- 제 1 실시예 --
본 실시예는, 원장글래스의 이용 효율을 높이기 위해 서로 다른 사이즈의 셀 영역을 설계하는 방식의 MMG 방식 액정셀 기판의 배치 구조에 관한 것이며, 특히 작은 사이즈 셀 영역에서 큰 사이즈 셀 영역 방향으로 러빙처리를 하는 액정셀 공정에 있어서, 작은 사이즈 셀 영역 사이 구간에, 작은 사이즈 셀 영역 내에 형성되는 소자와 동일한 두께 수준의 단차보상용 완충층을 형성하는 실시예이다.
도 5는 본 발명의 제 1 실시예에 따른 MMG 방식 액정 셀 기판의 배치 구조에 대한 개략적인 평면도이다.
도시한 바와 같이, 원장글래스(110) 상에 제 1 사이즈를 가지는 제 1 셀 영역(Va)과, 제 1 사이즈보다 작은 사이즈를 가지며, 서로 이격되게 배치된 제 2 셀 영역(Vb)이 각각 정의되어 있고, 상기 제 2 셀 영역(Vb) 사이에는 제 2 셀 영역(Vb)보다 작은 사이즈의 완충 영역(Vc)이 정의되어 있는 것을 특징으로 한다.
상기 완충 영역(Vc)은 제 2 셀 영역(Vb)의 두께와 동일한 두께치를 가지며, 별도의 공정추가없이 제 2 셀 영역(Vb)의 어레이 공정(또는, 컬러필터 공정) 중 형성되는 것이 바람직하다.
도면에서, 원장글래스(110)의 하부 영역에 제 1 셀 영역(Va)이 위치하고, 상부 영역에 제 2 셀 영역(Vb) 및 완충 영역(Vc)이 위치한다.
이하, 제 2 셀 영역과 동일한 공정에서 동일한 패터닝 공정을 거쳐 완충 영역을 형성하는 공정을 적용할 경우 실제적인 단면 구조에 대해서 도면을 제시하여 상세히 설명한다.
도 6a, 6b는 상기 도 5의 영역 "VIa", "VIb"의 확대 단면도에 관한 것이며, 설명의 편의상 화면을 구현하는 최소 단위인 하나의 화소 영역을 기준으로 하여 도시하였다.
도 6a에서는, 원장글래스(110) 상에 게이트 전극(112)이 형성되어 있고, 게이트 전극(112)을 덮는 영역에 게이트 절연막(114)이 형성되어 있으며, 게이트 절연막(114) 상부의 게이트 전극(112)을 덮는 위치에 반도체층(116)이 형성되어 있고, 반도체층(116) 상부에는 소스 전극(118) 및 드레인 전극(120)이 서로 이격되게 형성되어 있다.
도면으로 상세히 제시하지 않았지만, 상기 게이트 전극(112)과 연결되어 제 1 방향으로 게이트 배선이 형성되고, 상기 소스 전극과 연결되어 제 1 방향과 교차되는 제 2 방향으로 데이터 배선이 형성된다. 상기 게이트 전극(112), 반도체층(116), 소스 전극(118), 드레인 전극(120)은 박막트랜지스터(T)를 이루고, 박막트랜지스터(T)를 덮는 위치에는 드레인 전극(120)을 일부 노출시키는 드레인 콘택홀(122)이 형성되어 있으며, 보호층(124) 상부에는 드레인 콘택홀(122)을 통해 드레인 전극(120)과 연결되는 화소 전극(126)이 형성되어 있다.
상기 화소 전극(126)을 덮는 제 2 셀 영역(Vb) 전면에는 배향막(128)이 형성되어 있다. 상기 박막트랜지스터(T) 및 화소 전극(126), 배향막(128)은 어레이 소자(A)를 이룬다.
도 6b는, 상기 어레이 소자(상기 도 6a의 A)와 동일한 적층 구조를 가지는 완충 패턴(130)이 형성되어 있다.
즉, 상기 완충 패턴(130)은 제 2 셀 영역(상기 도 6a의 Vb)의 어레이 소자(상기 도 6a의 A)와 동일한 제조 공정에서 동일한 패터닝 공정을 거쳐 형성된 것으로, 러빙 공정에서 러빙포가 눌림을 일정하게 유지하여, 제 1 셀 영역(상기 도 5의 Va)의 러빙 특성을 균일하게 할 수 있다.
본 도면에서는, 5 마스크 공정에 의한 어레이 공정을 일 예로 들었으나, 이외에도 다양한 마스크 공정이 적용될 수 있으며, 어레이 기판외에 컬러필터 기판의 제조 공정에 적용될 수 있다.
-- 제 2 실시예 --
본 실시예는, 상기 제 1 실시예와 기본 구조는 동일하게 적용할 수 있으나, 완충 영역에 슬릿형태의 완충 패턴을 형성하는 것을 특징으로 하는 실시예이다.
도 7은 본 발명의 제 2 실시예에 따른 MMG 방식 액정셀 기판의 배치 구조를 나타낸 개략적인 평면도로서, 상기 도 5와 중복되는 부분에 대한 설명은 간략히 한다.
도시한 바와 같이, 제 2 셀 영역(VIIb) 사이에는, 제 2 셀 영역(VIIb) 간 단차를 제거하기 위한 완충 영역(VIIc)이 정의되어 있고, 완충 영역(VIIc)에는 슬릿 형태의 완충 패턴(210)이 구성되어 있다.
상기 완충 패턴(210)은 별도의 공정추가없이, 상기 제 1, 2 셀 영역 내 형성되는 소자의 제조 공정에서 형성되는 것이다.
-- 제 3 실시예 --
본 실시예는, 상기 제 1, 2 실시예에 따른 MMG 방식 액정셀 기판의 제조 공정을 단계별로 나타낸 공정 도면으로서, 본 발명에 따른 기판 배치 구조를 포함하여 액정 셀의 전반적인 공정에 대해서 개략적으로 도시하였다.
도 8a 내지 8f는 본 발명의 제 3 실시예에 따른 MMG 방식 액정셀 공정을 단계별로 나타낸 공정 도면으로서, 설명의 편의상 도 8a 내지 8c는 어레이 기판 제작용 액정셀 기판(上)과, 컬러필터 기판 제작용 액정셀 기판(下)을 상, 하로 배치하여 도시하였다.
도 8a는 제 1, 2 원장글래스(310, 330) 상에, 제 1 사이즈를 가지는 제 1 셀 영역(VIIIa, VIIIaa)과, 제 1 사이즈보다 작은 사이즈를 가지는 제 2 셀 영역(VIIIb, VIIIbb)과, 상기 제 2 셀 영역(VIIIb, VIIIbb) 사이 이격구간에 완충 영역(VIIIc, VIIIcc)을 정의하는 단계이다.
도면에서는, 하나의 제 1 셀 영역(VIIIa, VIIIaa)과, 상기 제 1 셀 영역(VIIIa, VIIIaa) 상측에서 서로 이격되게 위치하는 두 개의 제 2 셀 영역(VIIIb, VIIIbb)을 포함한 구조에 대한 것이다.
도면으로 상세히 제시하지 않았지만, 이 단계에서는 제 1 원장글래스(310)의 제 1, 2 셀 영역(VIIIa, VIIIb)내에는 어레이 소자를, 제 2 원장글래스(330)의 제 1, 2 셀 영역(VIIIaa, VIIIbb)에는 컬러필터 소자를 형성하는 단계를 포함한다.
그리고, 상기 완충 영역(VIIIc, VIIIcc)은 제 2 셀 영역(VIIIb, VIIIbb)에 형성되는 소자의 두께치와 동일한 수준의 두께치를 가지는 것을 특징으로 한다.
한 예로, 상기 완충 영역(VIIIc, VIIIcc)에 형성되는 단차 보상용 완충 패턴(미도시)은, 상기 제 1 원장글래스(310)에서는 어레이 소자와 동일 단계를 거쳐 동일 패턴으로, 제 2 원장글래스(330)에서는 컬러필터 기판과 동일 단계를 거쳐 동일 패턴으로 형성할 수 있다.
도 8b는, 상기 제 1, 2 셀 영역(VIIIa, VIIIaa), (VIIIb, VIIIbb), 완충 영역(VIIIc, VIIIcc)이 정의된 글래스를 러빙처리하는 단계이다.
상기 러빙처리는, 한 예로 도면 상에서 글래스 단위로 상부에서 하부 방향으로 이루어지는데, 이때 제 2 셀 영역(VIIIb, VIIIbb)간 이격구간에는 완충 영역(VIIIc, VIIIcc)이 위치하여, 단차로 인해 제 1 셀 영역(VIIIa, VIIIaa)이 러빙불균일이 발생되는 것을 방지할 수 있다.
이하, 도 8c 내지 8f는 일반적인 액정셀 공정을 적용할 수 있으므로, 간략히 설명한다.
도 8c는, 제 1 원장글래스(310)의 러빙처리된 제 1, 2 셀 영역(VIIIa, VIIIaa), (VIIIb, VIIIbb)의 테두리부에 액정주입구(312)를 가지는 씰패턴(314)을 형성하고, 제 2 원장글래스(330)의 제 1, 2 셀 영역(VIIIa, VIIIaa), (VIIIb, VIIIbb) 내에는 다수 개의 스페이서(332 ; spacer)를 산포하는 단계이다.
도 8d는, 상기 제 1 원장글래스(310) 내 제 1, 2 셀 영역(VIIIa, VIIIb)에 형성된 씰패턴(314)을 접착제로 이용하고, 상기 제 2 원장글래스(330) 내 제 1, 2 셀 영역(VIIIaa, VIIIbb)에 형성된 스페이서(332)는 셀갭 유지 수단으로 이용하여, 제 1, 2 원장글래스(310, 330)를 합착하는 단계이다.
도 8e는, 합착된 제 1, 2 원장글래스(310, 330)를 절단처리하여, 제 1, 2 원장글래스(310, 330)의 제 1, 2 셀 영역(상기 도 8d의 VIIIa, VIIIaa), (상기 도 8d의 VIIIb, VIIIbb)을 절단하여, 제 1, 2 액정셀(340, 350)을 형성하는 단계이다.
이 단계에서, 완충 영역(VIIIc, VIIIcc)은 절단되어 버려지는 영역에 해당된다.
도 8f는, 상기 제 1, 2 액정셀(340, 350)의 액정주입구(상기 도 8c의 312)를 통해 액정을 주입하는 방식으로 액정층(360)을 개재하고, 봉지제(342)를 이용하여 액정주입구(상기 도 8c의 312)를 봉지하는 단계이다.
도면으로 제시하지 않았지만, 봉지 공정을 마친 다음 품질검사를 통해 선별된 액정셀의 외측에 각각 편광판을 부착한 후 구동회로를 연결하면 액정표시장치가 완성된다.
그러나, 본 발명의 상기 실시예로 한정되지 않으며, 본 발명의 취지에 벗어나지 않는 범위 내에서 다양하게 변경하여 실시할 수 있다.
이와 같이, 본 발명에서는 서로 다른 사이즈의 셀 영역이 정의되고, 작은 사이즈 셀 영역에서 큰 사이즈 셀 영역 방향으로 러빙처리를 하는 조건 하에서, 작은 사이즈 셀 영역 사이 이격 구간에, 상기 셀 영역에 형성되는 소자(예를 들어,어레이 소자, 컬러필터 소자)와 동일 공정에서 동일 물질을 이용하여 단차보상용 완충 패턴을 포함하는 완충 영역을 형성함으로써, 별도의 공정추가없이 단차보상을 극대화하여 불량감소 효과로 생산수율을 높일 수 있는 장점을 가진다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.
도 2는 종래의 액정셀 공정용 원장글래스 내 셀 배치 구조를 개략적으로 나타낸 평면도.
도 3은 기존의 MMG 방식 액정셀 기판의 배치 구조에 대한 개략적인 평면도.
도 4a, 4b는 상기 도 3의 절단선 "IVa-IVa", "IVb-IVb"에서 각각 절단된 단면의 러빙 특성을 나타낸 단면도.
도 5는 본 발명의 제 1 실시예에 따른 MMG 방식 액정 셀 기판의 배치 구조에 대한 개략적인 평면도.
도 6a, 6b는 상기 도 5의 영역 "VIa", "VIb"의 확대 단면도.
도 7은 본 발명의 제 2 실시예에 따른 MMG 방식 액정셀 기판의 배치 구조를 나타낸 개략적인 평면도.
도 8a 내지 8f는 본 발명의 제 3 실시예에 따른 MMG 방식 액정셀 공정을 단계별로 나타낸 공정 도면.
<도면의 주요부분에 대한 부호의 설명>
110 : 원장 글래스 Va : 제 1 셀 영역
Vb : 제 2 셀 영역 Vc : 완충 영역

Claims (8)

  1. 제 1, 2 베이스 기판 각각에, 제 1 사이즈를 가지는 제 1 셀 영역과, 상기 제 1 사이즈보다 작은 제 2 사이즈를 가지며 서로 이격되게 위치하는 다수의 제 2 셀 영역과, 상기 서로 이격하는 제 2 셀 영역 사이 이격구간에 단차보상용 완충영역을 정의하는 단계와;
    상기 제 1, 2 베이스 기판 내의 각각의 제 1, 2 셀 영역 내에 소자를 형성하며, 동시에 상기 완충영역에 상기 소자와 동일한 적층 구조를 가짐으로써 상기 제 1, 2 셀 영역의 소자와 동일한 두께치 수준을 갖는 완충패턴을 형성하는 단계와;
    상기 다수의 제 2 셀 영역에서 제 1 셀 영역쪽으로 러빙처리하는 단계와;
    상기 제 1, 2 베이스 기판의 서로 대응되게 위치하는 제 1, 2 셀 영역 내에 액정층을 개재하여 액정셀을 형성하는 단계
    를 포함하는 액정표시장치용 액정셀 공정.
  2. 제 1 항에 있어서,
    상기 제 1 베이스 기판의 제 1, 2 셀 영역 내에 형성되는 소자는, 그 하부로부터 순차적으로 게이트 전극과, 게이트 절연막과, 반도체층과 서로 이격하는 소스 및 드레인 전극으로 구성되는 박막트랜지스터와, 상기 박막트랜지스터 위로 보호층을 개재하여 형성된 화소전극을 포함하는 어레이 소자인 액정표시장치용 액정셀 공정.
  3. 제 1 항에 있어서,
    상기 제 2 베이스 기판의 제 1, 2 셀 영역 내에 형성되는 소자는, 그 하부로부터 컬러필터층과 공통전극이 적층된 것을 특징으로 하는 컬러필터 소자인 액정표시장치용 액정셀 공정.
  4. 제 2 항에 있어서,
    상기 제 1 베이스 기판의 완충 영역에 형성되는 완충 패턴은, 그 하부로부터 상기 어레이 소자의 각 구성요소와 동일 단계에서 순차적으로 적층되어 게이트 패턴, 게이트 절연막, 반도체패턴, 소스 드레인 패턴, 보호층 및 화소전극 패턴을 포함하는 구조로 이루어지는 액정표시장치용 액정셀 공정.
  5. 제 2 항에 있어서,
    상기 제 2 베이스 기판의 완충 영역에 형성되는 완충 패턴은, 그 하부로부터 상기 컬러필터 소자의 각 구성요소와 동일 단계에서 순차적으로 적층되어 컬러필터 패턴, 공통전극 패턴을 포함하는 구조로 이루어지는 액정표시장치용 액정셀 공정.
  6. 제 1 항에 있어서,
    상기 완충 패턴은, 판 형상의 플랫(flat) 형태로 형성되는 액정표시장치용 액정셀 공정.
  7. 제 1 항에 있어서,
    상기 완충 패턴은, 빗살 형상의 슬릿(slit) 형태로 형성되는 액정표시장치용 액정셀 공정.
  8. 제 1 항에 있어서,
    상기 완충영역은 상기 제 1 셀영역보다 먼저 러빙처리되는 액정표시장치용 액정셀 공정.
KR10-2003-0071061A 2003-10-13 2003-10-13 액정표시장치의 액정셀 공정 KR100537069B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0071061A KR100537069B1 (ko) 2003-10-13 2003-10-13 액정표시장치의 액정셀 공정
US10/963,617 US7189590B2 (en) 2003-10-13 2004-10-13 Method of forming liquid crystal cell for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0071061A KR100537069B1 (ko) 2003-10-13 2003-10-13 액정표시장치의 액정셀 공정

Publications (2)

Publication Number Publication Date
KR20050035401A KR20050035401A (ko) 2005-04-18
KR100537069B1 true KR100537069B1 (ko) 2005-12-16

Family

ID=34545553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0071061A KR100537069B1 (ko) 2003-10-13 2003-10-13 액정표시장치의 액정셀 공정

Country Status (2)

Country Link
US (1) US7189590B2 (ko)
KR (1) KR100537069B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102042601B1 (ko) 2018-12-21 2019-11-08 창원대학교 산학협력단 액정디스플레이장치의 모드 선택이 가능한 액정셀 제조방법
KR102042595B1 (ko) 2018-12-21 2019-11-08 창원대학교 산학협력단 자기조립단분자막을 이용한 액정셀 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102024158B1 (ko) * 2011-12-23 2019-09-24 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164853A (en) * 1989-04-06 1992-11-17 Ricoh Company, Ltd. Liquid crystal display panel with plural substrates
JPH055885A (ja) 1991-06-27 1993-01-14 Fujitsu Ltd 液晶表示素子の製造方法
JPH05181139A (ja) 1992-01-07 1993-07-23 Canon Inc 液晶表示素子の製造方法
US6524977B1 (en) * 1995-07-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Method of laser annealing using linear beam having quasi-trapezoidal energy profile for increased depth of focus
US6195149B1 (en) * 1995-11-02 2001-02-27 Seiko Epson Corporation Method for producing a liquid crystal panel
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4372260B2 (ja) * 1999-03-17 2009-11-25 シャープ株式会社 液晶パネルの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102042601B1 (ko) 2018-12-21 2019-11-08 창원대학교 산학협력단 액정디스플레이장치의 모드 선택이 가능한 액정셀 제조방법
KR102042595B1 (ko) 2018-12-21 2019-11-08 창원대학교 산학협력단 자기조립단분자막을 이용한 액정셀 제조방법

Also Published As

Publication number Publication date
US7189590B2 (en) 2007-03-13
US20050101046A1 (en) 2005-05-12
KR20050035401A (ko) 2005-04-18

Similar Documents

Publication Publication Date Title
JP5368117B2 (ja) 垂直配向液晶表示装置及びその製造方法
KR20070000075A (ko) 액정표시장치 및 그 제조방법
US8310650B2 (en) Method for manufacturing liquid crystal display device with scribing groove, heating sealant and aligning liquid crystal
KR20030082141A (ko) 패턴드 스페이서를 가지는 액정표시장치
KR100811640B1 (ko) 액정 표시 장치
KR20040060026A (ko) 패턴드 스페이서를 가지는 액정표시장치
US9599855B2 (en) Liquid crystal display
KR100582598B1 (ko) 빛샘 현상을 방지하는 액정표시장치
KR20050058108A (ko) 액정표시장치의 액정셀 공정
KR20030026088A (ko) 기판 흡착용 진공 척 구조
KR20070068577A (ko) 액정표시장치 및 그 제조방법
KR100537069B1 (ko) 액정표시장치의 액정셀 공정
KR20040011670A (ko) 액정표시소자 및 그 제조방법
KR100565948B1 (ko) 횡전계형 액정표시장치의 액정셀 공정
CN102778793B (zh) 一种液晶显示装置、阵列基板及其制造方法
US7646467B2 (en) Method of fabricating liquid crystal display devices having various driving modes on a common substrate
US20080192193A1 (en) Noise preventing film, liquid crystal display device having the same, and method for manufacturing the same
TWI232981B (en) Liquid crystal device, liquid-crystal-device production method
KR20040011671A (ko) 액정표시소자
KR100471766B1 (ko) 반도체장치의제조장치
JP2004077703A (ja) 液晶表示装置
KR100483524B1 (ko) 균일한기판간격을갖는액정표시장치및그제조방법
KR101157479B1 (ko) 오씨비 모드 액정표시장치 및 그 제조 방법
KR100862073B1 (ko) 개구부의 손상을 방지할 수 있는 액정패널 및 그 제조방법
KR100820105B1 (ko) 대면적 기판의 러빙수단

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 14