KR100521496B1 - 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법 - Google Patents

Abstract

플라즈마 표시 패널에서, 유지 전극을 접지 전압으로 바이어스한 상태에서 주사 전극에 구동 파형을 인가하여 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행한다. 그러면 유지 전극을 구동하는 구동 보드를 제거할 수 있다. 그리고 주사 전극에 높은 전압과 낮은 전압을 교대로 가지는 유지방전 펄스를 생성하기 위한 구동 회로에서 인덕터 두 개를 직렬 연결하고 두 개의 인덕터의 접점과 유지방전 펄스의 낮은 전압과 높은 전압을 공급하는 각각의 전원 사이 중 적어도 하나에 다이오드를 연결한다. 이렇게 하면, 인덕터의 특성으로 인해 회로 소자에 흐르는 프리휠링 전류를 감소시킬 수 있다.

Description

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD OF PLASMA DISPLAY PANEL}

본 발명은 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 관한 것이다.

플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 표시 패널로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(방전 셀)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.

직류형 플라즈마 표시 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.

도 1은 플라즈마 표시 패널의 일부 사시도이다. 도 1에 도시한 바와 같이, 플라즈마 표시 패널은 서로 마주보며 떨어져 있는 두 개의 절연 기판(1, 2)을 포함한다. 절연 기판(1) 위에는 복수의 주사 전극(3a)과 유지 전극(3b)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(3a)과 유지 전극(3b)은 유전체층(4) 및 보호막(5)으로 덮여 있다. 유리 기판(2) 위에는 복수의 어드레스 전극(6)이 형성되어 있으며, 어드레스 전극(6)은 절연층(7)으로 덮여 있다. 두 어드레스 전극(6) 사이에 있는 절연층(7) 위에는 격벽(8)이 형성되어 있다. 또한 절연층(7)의 표면 및 격벽(8)의 양측면에 형광체(9)가 형성되어 있다. 절연 기판(1, 2)은 주사 전극(3a)과 어드레스 전극(6) 및 유지 전극(3b)과 어드레스 전극(6)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(6)과, 쌍을 이루는 주사 전극(3a)과 유지 전극(3b)과의 교차부에 있는 방전 공간이 방전 셀(이하, "셀"이라 함)(12)을 형성한다.

일반적으로 교류형 플라즈마 표시 패널은 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 켜질 셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이다.

이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다.

따라서 두 구동 보드를 하나로 통합하여 주사 전극의 한쪽 끝에 형성하고, 유지 전극의 한쪽 끝을 길게 연장하여 통합 보드에 연결하는 방법이 제안되었다. 그런데 이와 같이 두 구동 보드를 통합하면 길게 연장된 유지 전극에서 형성되는 임피던스 성분이 크게 된다는 문제점이 있다.

그리고 이러한 통합 보드 중에서 유지 기간에서 주사 전극에만 Vs 전압과 -Vs 전압을 교대로 가지는 유지방전 펄스를 인가하고 유지 전극은 접지 전압으로 바이어스하는 기술이 있다. 이러한 유지방전 펄스를 인가하기 위해서 주사 전극의 전압을 인덕터와의 공진을 이용하여 -Vs 전압에서 Vs 전압으로 변경한 후 주사 전극의 전압을 Vs 전압으로 유지한다. 이 경우 접지 전압에서 Vs 전압으로 변경되는 유지방전 펄스에 비해 큰 공진 전류가 흐르고, 이 공진 전류는 주사 전극이 Vs 전압으로 유지된 상태에서 프리휠링된다. 그런데, 공진 전류가 크므로 프리휠링 전류도 커서 Vs 전원에 연결되는 스위치에 큰 스트레스를 준다.

본 발명이 이루고자 하는 기술적 과제는 프리휠링 전류에 의한 회로 소자의 스트레스를 저감할 수 있는 플라즈마 표시 장치를 제공하는 것이다.

또한, 본 발명은 주사 전극과 유지 전극을 구동할 수 있는 통합 보드를 가지는 플라즈마 표시 장치를 제공하는 것이다. 그리고 본 발명은 통합 보드에 적합한 구동 파형 및 구동 회로를 제공하는 것을 그 기술적 과제로 한다.

이러한 과제를 해결하기 위해, 본 발명은 유지 전극을 일정한 전압으로 바이어스한 상태에서 주사 전극에 구동 파형을 인가한다.

본 발명의 한 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널, 그리고 유지 기간에서, 상기 제1 전극의 전압을 제1 전압으로 바이어스한 상태에서 상기 제2 전극에 양의 제2 전압과 음의 제3 전압을 교대로 인가하는 구동 회로를 포함하는 플라즈마 표시 장치가 제공된다. 이 구동 회로는, 제1 인덕터, 제1단이 상기 제1 인덕터에 전기적으로 연결되고 제2단이 상기 제2 전극에 전기적으로 연결되는 제2 인덕터, 상기 제2 전압을 공급하는 제1 전원과 상기 제2 전극 사이에 전기적으로 연결되는 제1 스위칭 소자, 상기 제3 전압을 공급하는 제2 전원과 상기 제2 전극 사이에 전기적으로 연결되는 제2 스위칭 소자, 제4 전압을 공급하는 제3 전원과 상기 인덕터의 제2단 사이에 전기적으로 연결되는 제3 스위칭 소자, 상기 제3 전원과 상기 인덕터의 제2단 사이에 전기적으로 연결되는 제4 스위칭 소자, 그리고 상기 제1 및 제2 인덕터의 접점과 상기 제1 전원 사이 또는 상기 제1 및 제2 인덕터의 접점과 상기 제2 전원 사이 중 적어도 하나에 전기적으로 연결되는 적어도 하나의 다이오드를 포함한다. 이 때, 상기 적어도 하나의 다이오드는, 상기 제1 및 제2 인덕터의 접점에 애노드가 연결되고 상기 제1 전원에 캐소드가 연결되는 제1 다이오드, 그리고 상기 제1 및 제2 인덕터의 접점에 캐소드가 연결되고 상기 제2 전원에 애노드가 연결되는 제2 다이오드를 포함한다.

그리고 이 구동 회로에서는 리셋 기간 및 어드레스 기간에서 상기 제1 전극은 상기 제1 전압으로 바이어스되어 있으며, 상기 제1 전압은 접지 전압일 수 있으며 상기 제4 전압도 접지 전압일 수 있다.

그리고 본 발명의 다른 한 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서, 유지 기간동안 상기 제1 전극을 제1 전압으로 바이어스한 상태에서 상기 제2 전극에 양의 제2 전압과 음의 제3 전압을 교대로 인가하는 방법이 제공된다. 이 방법은, 상기 제2 전극에 직렬로 연결된 제1 및 제2 인덕터를 통하여 상기 제2 전극의 전압을 증가시키는 단계, 상기 제2 전극에 상기 제2 전압을 인가하는 단계, 상기 제1 및 제2 인덕터를 통하여 상기 제2 전극의 전압을 감소시키는 단계, 그리고 상기 제2 전극에 상기 제3 전압을 인가하는 단계를 포함하며, 상기 제2 전극에 상기 제2 전압이 인가되는 경우 및 상기 제2 전극에 상기 제3 전압이 인가되는 경우 중 적어도 하나에서 상기 제1 및 제2 인덕터의 접점에 연결된 다이오드를 통하여 전류가 흐른다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.

이제 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 2 내지 도 4를 참조하여 자세하게 설명한다.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이며, 도 3은 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 개념도이다. 도 4는 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다.

도 2에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 표시 패널(10), 샤시 베이스(20), 전면 케이스(30) 및 후면 케이스(40)를 포함한다. 샤시 베이스(20)는 플라즈마 표시 패널(10)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 표시 패널(10)과 결합된다. 전면 및 후면 케이스(30, 40)는 플라즈마 표시 패널(10)의 전면 및 샤시 베이스(20)의 후면에 각각 배치되어, 플라즈마 표시 패널(10) 및 샤시 베이스(20)와 결합되어 플라즈마 표시 장치를 형성한다.

도 3을 보면, 플라즈마 표시 패널(10)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 가로 방향으로 뻗어 있는 복수의 주사 전극(Y1∼Yn) 및 복수의 유지 전극(X1∼Xn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(10)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 절연 기판과 어드레스 전극(A1∼Am)이 배열된 절연 기판을 포함하다. 두 절연 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치되어 있다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀(도 1의 12)을 형성한다.

도 4에 나타낸 바와 같이, 샤시 베이스(20)에는 플라즈마 표시 패널(10)의 구동에 필요한 보드(100∼500)가 형성되어 있다. 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부에 각각 형성되어 있으며, 단일 보드로 이루어질 수도 있으며 복수의 보드로 이루어질 수도 있다. 도 4에서는 듀얼 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 싱글 구동의 경우에 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부 중 어느 한 곳에 배치된다. 이러한 어드레스 버퍼 보드(100)는 영상 처리 및 제어 보드(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 전압을 각 어드레스 전극(A1∼Am)에 인가한다.

주사 구동 보드(200)는 샤시 베이스(20)의 좌측에 배치되어 있으며, 주사 구동 보드(200)는 주사 버퍼 보드(300)를 거쳐 주사 전극(Y1∼Yn)에 전기적으로 연결되어 있으며, 유지 전극(X1∼Xn)은 일정 전압으로 바이어스 되어 있다. 주사 버퍼 보드(300)는 어드레스 기간에서 주사 전극(Y1∼Yn)을 순차적으로 선택하기 위한 전압을 주사 전극(Y1∼Yn)에 인가한다. 주사 구동 보드(200)는 영상 처리 및 제어 보드(400)로부터 구동 신호를 수신하여 주사 전극(Y1∼Yn)에 구동 전압을 인가한다. 그리고 도 4에서는 주사 구동 보드(200)와 주사 버퍼 보드(300)가 샤시 베이스(20)의 좌측에 배치되는 것으로 도시하였지만, 샤시 베이스(20)의 우측에 배치될 수도 있다. 또한 주사 버퍼 보드(300)는 주사 구동 보드(200)와 일체형으로 형성될 수도 있다.

영상 처리 및 제어 보드(400)는 외부로부터 영상 신호를 수신하여 어드레스 전극(A1∼Am) 구동에 필요한 제어 신호와 주사 및 유지 전극(Y1∼Yn, X1∼Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 구동 보드(100)와 주사 구동 보드(200)에 인가한다. 전원 보드(500)는 플라즈마 표시 장치의 구동에 필요한 전원을 공급한다. 영상 처리 및 제어 보드(400)와 전원 보드(500)는 샤시 베이스(20)의 중앙에 배치될 수 있다.

다음, 도 5를 참조하여 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형에 대해서 설명한다.

도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다. 아래에서는 편의상 하나의 셀을 형성하는 주사 전극(이하, "Y 전극"이라 함), 유지 전극(이하, "X 전극"이라 함) 및 어드레스 전극(이하, "A 전극"이라 함)에 인가되는 구동 파형에 대해서만 설명한다. 그리고 도 5의 구동 파형에서 Y 전극에 인가되는 전압은 주사 구동 보드(200)와 주사 버퍼 보드(300)에서 공급되고 A 전극에 인가되는 전압은 어드레스 버퍼 보드(100)에서 공급된다. 또한 X 전극은 기준 전압(도 5에서는 접지 전압)으로 바이어스되어 있으므로, X 전극에 인가되는 전압에 대해서는 설명을 생략한다.

도 5를 보면, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 상승 기간 및 하강 기간으로 이루어진다.

리셋 기간의 상승 기간에서는 A 전극을 기준 전압(도 5에서는 0V)으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 5에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다. 그리고 전극의 전압이 도 5와 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한, Vs 전압은 일반적으로 유지 기간에서 Y 전극에 인가되는 전압과 높은 전압이며, Y 전극과 X 전극 사이의 방전 개시 전압보다 낮은 전압이다.

이어서, 리셋 기간의 하강 기간에서는 A 전극을 기준 전압으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 Vnf 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. 그리고 A 전극은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨에 의해 Y 전극과 A 전극 사이의 벽 전압이 결정된다.

다음, 어드레스 기간에서 켜질 셀을 선택하기 위해 Y 전극과 A 전극에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 Y 전극은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 A 전극에는 기준 전압을 인가한다. 이러한 동작을 수행하기 위해, 주사 버퍼 보드(300)는 Y 전극(Y1∼Yn) 중 VscL의 주사 펄스가 인가될 Y 전극을 선택하며, 예를 들어 싱글 구동에서 세로 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 어드레스 버퍼 보드(100)는 하나의 Y 전극이 선택될 때 해당 Y 전극에 의해 형성된 셀을 통과하는 A 전극(A1∼Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.

구체적으로, 먼저 첫 번째 행의 주사 전극(도 3의 Y1)에 VscL 전압의 주사 펄스를 인가하는 동시에 첫 번째 행 중 켜질 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 Y 전극과 Va 전압이 인가된 A 전극 사이에서 방전이 일어나서, Y 전극에 (+) 벽 전하, A 및 X 전극에 각각 (-) 벽 전하가 형성된다. 그 결과 Y 전극과 X 전극 사이에 Y 전극의 전위가 X 전극의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. 이어서, 두 번째 행의 Y 전극(도 3의 Y2)에 VscL 전압의 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 A 전극과 두 번째 행의 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 앞서 설명한 것처럼 벽 전하가 형성된다. 마찬가지로 나머지 행의 Y 전극에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하면서 켜질 셀에 위치하는 A 전극에 Va 전압의 어드레스 펄스를 인가하여 벽 전하를 형성한다.

이러한 어드레스 기간에서 VscL 전압은 일반적으로 Vnf 전압과 같거나 낮은 레벨로 설정되고 Va 전압은 기준 전압보다 높은 레벨로 설정된다. 예를 들어, VscL 전압과 Vnf 전압이 같은 경우에 Va 전압이 인가될 때 셀에서 어드레스 방전이 일어나는 이유에 대해서 설명한다. 리셋 기간에서 Vnf 전압이 인가되었을 때, A 전극과 Y 전극 사이의 벽 전압과 A 전극과 Y 전극 사이의 외부 전압(Vnf)의 합은 A 전극과 Y 전극 사이의 방전 개시 전압(Vfay)으로 결정된다. 그런데 어드레스 기간에서 A 전극에 0V가 인가되고 Y 전극에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극과 Y 전극 사이에는 Vfay 전압이 형성되므로 방전이 일어날 수 있지만, 일반적으로 이 경우의 방전 지연 시간이 주사 펄스와 어드레스 펄스의 폭보다 길어서 방전이 일어나지 않는다. 그런데 A 전극에 Va 전압이 인가되고 Y 전극에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극과 Y 전극 사이에는 Vfay 전압보다 높은 전압이 형성되어 방전 지연 시간이 주사 펄스의 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, 어드레스 방전이 더 잘 일어나도록 하기 위해서 VscL 전압을 Vnf 전압보다 낮은 전압으로 설정할 수 있다.

다음, 어드레스 기간에서 어드레스 방전이 일어난 셀에서는 X 전극에 대한 Y 전극의 벽 전압(Vwxy)이 높은 전압으로 형성되었으므로, 유지 기간에서는 Y 전극에 먼저 Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에서 유지방전을 일으킨다. 이때, Vs 전압은 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)보다는 낮고 (Vs+Vwxy) 전압이 Vfxy 전압보다 낮도록 설정된다. 유지방전의 결과 Y 전극에 (-) 벽 전하가 형성되고 X 전극과 A 전극에 (+) 벽 전하가 형성되어, Y 전극에 대한 X 전극의 벽 전압(Vfyx)이 높은 전압으로 형성된다.

이어서 Y 전극에 대한 X 전극의 벽 전압(Vfyx)이 높은 전압으로 형성되었으므로, Y 전극에 -Vs 전압을 가지는 펄스를 인가하여 Y 전극과 X 전극 사이에서 유지방전을 일으킨다. 그 결과 Y 전극에 (+) 벽 전하가 형성되고 X 전극과 A 전극에 (-) 벽 전하가 형성되어 Y 전극에 Vs 전압이 인가될 때 유지방전이 일어날 수 있는 상태로 된다. 이후, 주사 전극(Y)에 Vs 전압의 유지방전 펄스를 인가하는 과정과 유지 전극(X)에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.

이와 같이, 본 발명의 제1 실시예에서는 X 전극을 기준 전압으로 바이어스한 상태에서 Y 전극에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지방전 동작을 수행할 수 있다. 따라서 X 전극을 구동하는 구동 보드를 제거할 수 있으며, 단지 X 전극을 기준 전압으로 바이어스만 하면 된다.

도 5를 보면, 본 발명에 제1 실시예에서는 리셋 기간의 하강 기간에서 Y 전극에 인가되는 최종 전압이 Vnf 전압으로 설정되고, 앞서 설명한 것처럼 이 최종 전압(Vnf)은 Y 전극과 X 전극 사이의 방전 개시 전압 근처의 전압이다. 일반적으로 Y 전극과 A 전극 사이의 방전 개시 전압(Vfay)이 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy)보다 낮으므로, 하강 기간의 최종 전압(Vnf)에서는 벽 전하에 의한 Y 전극의 전위가 A 전극보다 높으므로 A 전극에 대한 Y 전극의 벽 전압이 양의 전압으로 설정될 수 있다. 그리고 어드레스 방전이 일어나지 않은 셀은 유지방전도 일어나지 않으므로 이러한 벽 전하 상태를 유지하면서 다음 서브필드의 리셋 기간이 수행된다. 이러한 상태의 셀에서는 X 전극에 대한 Y 전극의 벽 전압보다 A 전극에 대한 Y 전극의 벽 전압이 높으므로, 리셋 기간의 상승 기간에서 Y 전극의 전압이 증가할 때 A 전극과 Y 전극 사이 전압이 방전 개시 전압(Vfay)을 넘은 후 일정 기간이 경과한 후에 X 전극과 Y 전극 사이 전압이 방전 개시 전압(Vfay)을 넘는다.

그리고 리셋 기간의 상승 기간에서는 Y 전극에 높은 전압이 인가되므로 Y 전극이 양극으로 작용하고 A 전극과 X 전극이 음극으로 작용한다. 셀에서의 방전은 양이온이 음극에 충돌할 때 음극에서 방출되는 2차 전자의 양에 의해 결정되며, 이를 γ프로세스라 한다. 일반적으로 플라즈마 표시 패널에서 A 전극은 색상 표현을 위해 형광체로 덮여 있는 반면, X 전극과 Y 전극은 유지방전의 효율을 위해 MgO막과 같이 2차 전자 방출 계수가 높은 물질로 덮여 있다. 그런데 상승 기간에서 A 전극과 Y 전극 사이의 전압이 방전 개시 전압(Vfay)을 넘어도 형광체로 덮여 있는 A 전극이 음극으로 작용하기 때문에, A 전극과 Y 전극 사이에서 방전이 지연된다. 방전 지연에 의해 A 전극과 Y 전극 사이에서 실제 방전이 일어나는 시점에서는 A 전극과 Y 전극 사이의 전압이 방전 개시 전압(Vfay)보다 더 높은 전압이다. 따라서 이러한 높은 전압에 의해 A 전극과 Y 전극 사이에서 약 방전이 아닌 강 방전이 발생할 수 있다. 이러한 강 방전에 의해 X 전극과 Y 전극 사이에서도 강 방전이 일어나서 정상적인 상승 기간에서 생성되는 벽 전하보다 많은 양의 벽 전하가 셀에 형성되고 또한 많은 양의 프라이밍 입자가 생성될 수 있다.

그러면 하강 기간에서 많은 양의 벽 전하와 프라이밍 입자에 의해 강 방전이 일어날 수 있으며, 이때 따라 도 6과 같이 X 전극과 Y 전극 사이에 벽 전하가 충분히 소거되지 않을 수 있다. 이러한 상태의 셀은 리셋 기간 종료 후에도 X 전극과 Y 전극 사이에 높은 벽 전압이 형성되고, 이 벽 전압에 의해 어드레스 방전이 일어나지 않아도 유지 기간에서 X 전극과 Y 전극 사이에서 오방전이 일어날 수 있다. 이러한 오방전을 방지할 수 있는 실시예에 대해서 도 7을 참조하여 상세하게 설명한다.

도 7은 본 발명의 제2 실시 예에 따른 플라즈마 표시 패널의 구동 파형도이다.

도 7에 나타낸 바와 같이, 본 발명의 제2 실시예에 따른 구동 파형은 리셋 기간의 상승 기간에서 A 전극을 일정 전압으로 바이어스하는 점을 제외하면 제1 실시 예와 동일하다.

구체적으로, 리셋 기간의 상승 기간에서 A 전극을 일정 전압(기준 전압보다 높은 전압)으로 바이어스한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 이때, A 전극의 바이어스 전압으로 도 7과 같이 Va 전압을 사용하면 추가적인 전원을 사용하지 않을 수 있다. A 전극의 전압이 Va 전압으로 바이어스한 상태에서 Y 전극의 전압이 증가하면, A 전극과 Y 전극 사이의 전압이 제1 실시 예에 비해 작아지므로 X 전극과 Y 전극 사이의 전압이 A 전극과 Y 전극 사이의 전압보다 먼저 방전 개시 전압을 넘게 된다. 그러면 X 전극과 Y 전극 사이에서 먼저 약 방전이 발생하고 이 약 방전에 의해 프라이밍 입자가 형성된 상태에서 A 전극과 Y 전극 사이의 전압이 방전 개시 전압을 넘게 된다. 그리고 이 프라이밍 입자에 의해 A 전극과 Y 전극 사이에서는 방전 지연이 줄어서 앞서 설명한 것과 같은 강 방전이 발생하지 않고 약 방전이 수행되어 원하는 양의 벽 전하가 형성될 수 있다. 따라서 리셋 기간의 하강 기간에서도 약 방전이 일어나지 않아서 유지 기간에서의 오 방전을 방지할 수 있다.

그리고 도 7에서는 상승 기간 동안 A 전극을 일정 전압으로 바이어스하였지만, 이와 달리 상승 기간의 초기에만 A 전극을 일정 전압으로 바이어스할 수 있다. 앞서 설명한 것처럼 상승 기간에서 강 방전이 일어나지 않도록 하기 위해서는 A 전극과 Y 전극 사이의 전압이 X 전극과 Y 전극 사이의 전압보다 먼저 방전 개시 전압을 넘는 것을 방지하면 되므로, 상승 기간의 초기에만 A 전극을 일정 전압으로 바이어스할 수도 있다. 즉, A 전극과 Y 전극 사이에서 약 방전이 일어난 후에는 A 전극의 전압을 다시 기준 전압으로 설정할 수 있다.

그리고 상승 기간에서 A 전극의 전압을 점진적으로 증가시킬 수도 있다. 상승 기간에서 Y 전극의 전압이 증가할 때 A 전극의 전압이 같이 증가하면, A 전극 전압이 기준 전압으로 바이어스될 때보다 A 전극과 Y 전극 사이의 전압이 더 낮아지므로 X 전극과 Y 전극 사이에서 먼저 약 방전이 일어날 수 있다. 그리고 A 전극의 전압을 증가시키는 기간은 상승 기간 중 일부 또는 상승 기간 전체일 수도 있다. 또한, A 전극의 전압을 증가시키기지 않고 A 전극을 플로팅시킬 수도 있다. A 전극과 Y 전극에 의해 커패시턴스 성분이 형성되므로, Y 전극의 전압이 증가할 때 A 전극이 플로팅되면 A 전극의 전압도 Y 전극의 전압을 따라서 증가하게 된다. 따라서 도 9와 같은 효과를 낼 수 있다. 그리고 A 전극의 플로팅 기간은 상승 기간 중 일부 또는 상승 기간 전체일 수 있다.

다음, 도 7의 구동 파형을 생성할 수 있는 구동 회로에 대해서 도 8을 참고로 하여 상세하게 설명한다. 도 8은 도 7의 구동 파형을 생성하기 위한 구동 회로도이다. 아래에서 각 트랜지스터는 각각 애노드가 소스에 연결되고 캐소드가 드레인에 연결되는 바디 다이오드가 형성될 수 있다.

도 8에 나타낸 바와 같이, 주사 구동 보드(200)는 상승 리셋부(211), 하강 리셋부(212), 주사 구동부(213), 유지 방전부(214) 및 기준전압 공급부(215)를 포함한다. 도 8에서는 설명의 편의상 하나의 주사 전극(Y)과 하나의 선택 회로(310)만 도시하였으며, 주사 전극(Y)과 인접한 유지 전극(X)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다. 그리고 패널 커패시터(Cp)의 유지 전극(X)은 접지 전압으로 바이어스되어 있는 것으로 하였다.

상승 리셋부(211)는 다이오드(Dset), 커패시터(Cset) 및 트랜지스터(Ypp, Yrr)를 포함하며, Y 전극에 Vs 전압부터 Vset 전압까지 점진적으로 상승하는 전압을 인가한다.

커패시터(Cset)는 음극이 트랜지스터(Ypp)의 소스와 트랜지스터(Yrr)의 드레인 사이에 연결되며 트랜지스터(Ypp)의 드레인과 트랜지스터(Yrr)의 소스는 각각 제2 노드(N2)에 연결된다. 이 때, 커패시터(Cset)는 아래에서 설명하는 트랜지스터(Yg)가 턴온 시에 (Vset-Vs) 전압으로 충전되며, 트랜지스터(Yrr)는 턴온 시에 패널 커패시터(Cp)의 전압을 Vset 전압까지 램프 형태로 서서히 상승하도록 드레인에서 소스로 미세한 전류가 흐르도록 동작한다.

그리고 다이오드(Dset)는 (Vset-Vs) 전압을 공급하는 전원(Vset-Vs)과 트랜지스터(Yrr)의 드레인과 커패시터(Cset)와의 접점 사이에 연결되어 커패시터(Cset)―다이오드(Dset)―전원(Vset-Vs)으로 향하는 전류 경로를 차단시킨다.

하강 리셋부(212)는 트랜지스터(Ynp, Yfr)를 포함하며, 패널 커패시터(Cp)에 Vs 전압부터 Vnf 전압까지 하강하는 전압을 인가한다. 트랜지스터(Yfr)의 드레인이 제1 노드(N1)에 연결되고 트랜지스터(Yfr)의 소스가 하강 기간의 최종 전압인 Vnf 전압을 공급하는 전원(Vnf)에 연결되어 있다. 그리고 트랜지스터(Yfr)는 턴온 시에 Y 전극의 전압을 Vnf 전압까지 점진적으로 감소하도록 드레인에서 소스로 미세한 전류가 흐르도록 동작한다. 이 때, 트랜지스터(Ynp)는 Vnf 전압이 음의 전압일 때 형성될 수 있는 전원(GND)―트랜지스터(Yg)―트랜지스터(Ypp)―트랜지스터(Ynp)―트랜지스터(Yfr)로 향하는 전류 경로를 차단시킨다.

주사 구동부(213)는 선택 회로(310), 다이오드(Dsch), 커패시터(Csch) 및 트랜지스터(YscL)를 포함하며, Y 전극에 순차적으로 주사 전압인 VscL 전압을 인가한다. 일반적으로 어드레스 기간에서 복수의 Y 전극(Y1-Yn)을 순차적으로 선택할 수 있도록 각각의 주사 전극(Y1-Yn)에 선택 회로(310)가 IC 형태로 연결되어 있으며, 이러한 선택 회로(310)를 통하여 주사 구동 보드(200)의 구동 회로(210)가 주사 전극(Y1-Yn)에 공통으로 연결된다.

그리고 선택 회로(310)는 트랜지스터(Sch, Scl)를 포함하며, 트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인은 패널 커패시터(Cp)의 Y 전극에 연결되어 있으며, 트랜지스터(Scl)의 소스는 제1 노드(N1)에 연결되어 있다.

그리고 커패시터(Csch)는 트랜지스터(sch)의 드레인과 제1 노드(N1) 사이에 연결되고 다이오드(Dsch)는 커패시터(Csch)와 트랜지스터(sch)의 드레인 간 접점과 비주사 전압(Vsch)을 공급하는 전원(Vsch) 사이에 연결된다. 그리고 커패시터(Csch)는 아래에서 설명하는 트랜지스터(YscL)의 턴온시에 (Vsch-VscL) 전압으로 충전되며 커패시터(Csch)의 제1단이 트랜지스터(Sch)의 드레인에 연결되고 제2단이 제1 노드(N1)에 연결된다. 그리고 트랜지스터(YscL)는 제1 노드(N1)와 주사 전압(VscL)을 공급하는 전원(VscL) 사이에 연결되며 선택하고자 하는 방전 셀을 형성하는 주사 전극(Y)에 VscL 전압을 공급한다.

즉, 어드레스 기간(Pa)에서 트랜지스터(Sch)를 턴온하여 선택되지 않는 Y 전극에 비주사 전압(VscH)을 인가하고, 트랜지스터(scl)을 턴온하여 선택될 Y 전극에 주사 전압(VscL)을 인가한다.

기준전압 공급부(214)는 트랜지스터(Yg)를 포함하며, 트랜지스터(Yg)는 제3 노드(N3)와 접지 전압을 공급하는 전원(0V) 사이에 연결되어 주사 전극(Y)에 접지 전압을 공급한다.

유지방전부(215)는 인덕터(L), 트랜지스터(Yh, Yl, Yr, Yf) 및 다이오드(Dr, Df)를 포함하며, 유지 기간에서 Y 전극에 Vs 전압과 -Vs 전압을 공급한다.

트랜지스터(Yh)는 드레인이 Vs 전압을 공급하는 전원(Vs)에 연결되고 소스가 제3 노드(N3)에 연결되며, 트랜지스터(Yl)는 드레인이 제3 노드(N3)에 연결되고 소스가 -Vs 전압을 공급하는 전원(-Vs)에 연결되어 있다.

그리고 제3 노드(N3)에 제1단이 연결된 인덕터(L)의 제2단에 트랜지스터(Yr)의 소스가 연결되어 있고 트랜지스터(Yr)의 드레인이 전원(0V)에 연결되어 있다. 트랜지스터(Yf)는 드레인이 인덕터(L)의 제2단에 연결되고 소스가 전원(0V)에 연결되어 있다. 그리고 트랜지스터(Yr, Yf)의 바디 다이오드로 인해 형성될 수 있는 전류를 차단하기 위해 트랜지스터(Yr, Yf)의 바디 다이오드와 반대 방향으로 다이오드(Dr, Df)가 형성된다. 그리고 전원(-Vs)과 인덕터(L)의 제2단 사이 및 인덕터(L)의 제2단과 전원(Vs) 사이에는 인덕터(L)의 제2단 전위를 클램핑하는 다이오드(Dyh, Dyl)가 형성될 수도 있다.

그리고 도 7의 구동 파형에서는 VscL 전압을 Vnf 전압보다 낮게 하였으므로, 트랜지스터(YscL)의 턴온시에 트랜지스터(Yfr, Yer)의 바디 다이오드를 통하여 전류 경로가 형성될 수 있다. 이 전류 경로를 차단하기 위해 도 6에 나타낸 바와 같이 트랜지스터(Yfr)의 바디 다이오드에 대해서 반대 방향으로 바디 다이오드가 형성되는 트랜지스터(Yfr1)를 추가로 형성할 수 있다. 또한, 트랜지스터(Yfr1, Yer1) 대신에 다이오드를 연결할 수도 있다.

아래에서는 도 8의 구동 회로를 이용하여 도 7의 유지 기간에서의 구동 파형을 생성하는 방법에 대해서 도 9, 도 10a 및 도 10b를 참조하여 상세하게 설명한다.

도 9는 도 7의 유지 기간에서의 구동 파형을 생성하기 위한 구동 타이밍도이고, 도 10a 및 도 10b는 유지 기간에서 도 8의 회로의 동작을 나타내는 도면이다. 여기서, 시점(t1) 전에 트랜지스터(Y1)가 턴온되어 Y 전극에 -Vs 전압이 인가되어 있는 것으로 가정한다. 그리고 도 8의 구동 회로에서 제3 노드(N3), 제2 노드(N2), 제1 노드 및 패널 커패시터(Cp)의 주사 전극(Y)으로의 전류 경로는 트랜지스터(Ypp)의 바디 다이오드, 트랜지스터(Ynp) 및 트랜지스터(Scl)의 바디 다이오드를 통하여 형성된다. 또한 패널 커패시터(Cp)의 주사 전극(Y), 제1 노드(N1), 제2 노드(N2) 및 제1 노드(N1)로의 전류 경로는 트랜지스터(Scl), 트랜지스터(Ynp)의 바디 다이오드 및 트랜지스터(Ypp)를 통하여 형성된다. 아래에서는 이 두 전류 경로를 "메인 경로"라 하고, 메인 경로가 형성될 때는 트랜지스터(Ypp, Ynp, Scl)는 턴온되어 있으며, 이 트랜지스터(Ypp, Ynp, Scl)는 유지 기간에서 항상 온되어 있는 것으로 가정하여 설명한다.

시점(t1)에서, Y 전극이 -Vs 전압으로 유지된 상태에서 트랜지스터(Yr)가 턴온되고 트랜지스터(Y1)가 턴오프된다. 그러면, 접지단(GND), 트랜지스터(Yr), 인덕터(L), 메인 경로 및 패널 커패시터(Cp)의 경로를 통하여 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 주사 전극(Y)의 전압이 Vs 전압 근처까지 상승한다(경로 ①).

이어서 시점(t2)에서, 트랜지스터(Yh)가 턴온되고 트랜지스터(Yr)가 턴오프되어 Y 전극의 전압이 Vs 전압으로 유지된다(경로 ②).

다음 도 10b를 보면, Y 전극의 전압이 Vs 전압으로 유지된 상태에서 트랜지스터(Yf)가 턴온되고 트랜지스터(Yh)가 턴오프되어 커패시터(Cp), 메인 경로, 인덕터(L), 트랜지스터(Yf) 및 접지단(GND)의 경로를 통하여 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 Y 전극의 전압이 -Vs 전압 근처까지 하강한다(경로 ③).

이어서 시점(t4)에서 트랜지스터(Yf)가 턴오프되고 트랜지스터(Yl)가 턴온되어 주사 전극(Y)의 전압이 -Vs 전압으로 유지된다(경로 ④).

일반적으로 부하가 저항 뿐인 경우, 즉 인덕턴스가 0인 경우에는 스위치를 끄면 그 즉시 부하에 걸린 전압이 0이 되고 따라서 부하 전류도 0이 되지만 인덕턴스를 가진 회로의 경우는 스위치가 켜져 있는 상태에서 갑자기 끄면 부하만 있는 경우와는 다른 현상이 나타난다. 인덕턴스는 전류가 증가하면 증가하지 못하게 반대로 전류가 감소하면 감소시키지 않는 방향으로 작동하는 성질이 있기 때문에 인덕턴스에 흐르는 전류는 급격히 변하는 것이 불가능하다.

즉, 도 10a 및 도 10b의 구동 회로에서는 전류가 순간적으로 상승하거나 하강하는 것을 방해하려는 인덕터(L)의 특성으로 인하여 시점(t2, t4)에서 트랜지스터(Yh, Y1)이 각각 켜져 있으므로 이 때 전류가 흐르는 반대 방향으로 인덕터의 전류가 흐르며 이 인덕터의 전류(Ids+, Ids-)가 다이오드(Dyh, Dyl)를 거쳐서 환류하게 된다(경로 ②', 경로 ④'). 이와 같이 환류하는 전류를 프리휠링 전류(free wheeling current 또는 fly wheeling current)라고 한다. 그런데 프리휠링 전류는 반대 방향으로 전류를 흐르게 하기 때문에 회로 소자에 많은 스트레스를 가하게 된다.

유지 기간을 보면, Y 전극의 전압이 Vs 전압에서 -Vs 전압까지 전압 변동이 크므로 인덕터(L)에도 많은 전류가 흐르게 된다. 그런데 이 프리휠링 전류는 인덕터(L)에 흐르는 전류에 비례하기 때문에 인덕터(L)에 흐르는 전류의 크기가 클수록 프리휠링 전류가 커져 트랜지스터(Yh, Yl)에 스트레스를 주게 되어 트랜지스터(Yh, Yl)가 파손되는 문제점이 발생한다.

일반적으로 프리휠링 전류를 Ids(t)라고 한다면 Ids(t)는 수학식 1과 같이 된다.

여기서, L은 인덕터의 인덕턴스, R은 기생 저항 성분을 나타내며, A는 정수이다.

수학식 1에서 알 수 있듯이, (R/L)이 커지면 프리휠링 전류(Ids)를 빨리 0으로 감소시킬 수 있다. 즉, 인덕터의 인덕턴스값이 작아지면 프리휠링 전류를 빨리 감소시킬 수 있다.

이 때, (R/L)이 커지면(화살표 방향) 도 11에 나타낸 바와 같이 프리휠링 전류(Ids)를 빨리 0으로 감소시킬 수 있다. 즉, 인덕터의 인덕턴스값이 작아지면 프리휠링 전류 감쇠 완화 시간이 빨라지므로 프리휠링 전류를 빨리 0으로 감소시킬 수 있다.

아래에서는 이를 적용하여 도 8의 구동 회로보다 프리휠링 전류에 의한 회로 소자 스트레스를 저감시킬 수 있는 플라즈마 표시 패널의 구동 회로에 대해서 도 11 내지 도 13을 참고로 하여 상세하게 설명한다. 그리고 도 11 내지 도 13에서는 설명의 편의상 플라즈마 표시 패널의 구동 회로를 간략화하였다.

도 11 내지 도 13은 각각 본 발명의 제1 내지 제3 실시 예에 따른 플라즈마 표시 패널의 구동 회로도이다.

도 11 및 도 13을 보면, 프리휠링 전류 감소를 위해서 도 8의 구동 회로에서 사용된 인덕턴스의 1/2인 인덕턴스를 가지는 인덕터 두 개(L1, L2)를 직렬 연결하고 그 접점에 다이오드(Dyh, Dyl)를 연결한다는 점을 제외하면 도 8의 구동 회로와 동일하다.

먼저 도11을 보면 인덕터(L1, L2)를 직렬 연결하고 인덕터(L1, L2)의 접점에 다이오드(Dyh)를 연결한다는 점을 제외하면 도 8의 구동 회로와 동일하다. 이렇게 하면 프리휠링 전류 경로(경로 ②', 경로 ④')가 같이 형성된다. 프리휠링 전류 경로(경로 ②')를 보면 인덕터(L2)의 인덕턴스가 도 8의 구동 회로에서 인덕터(L)의 인덕턴스의 1/2이므로 R/L이 커지게 된다. 따라서 프리휠링 전류 감소 시간이 줄어들어 프리휠링 전류를 도 8의 구동 회로보다 빨리 0으로 감소시킬 수 있다. 따라서 프리휠링 전류에 의한 소자 스트레스를 저감시킬 수 있게 된다.

그리고 프리휠링 전류 경로(경로 ④')는 인덕터(L1, L2)를 모두 지나가므로 인덕터(L1, L2)의 인덕턴스의 합이 도 8의 구동 회로에서 인덕터(L)의 인덕턴스와 동일하므로 프리휠링 전류 감소 시간은 도 8의 구동 회로에서 프리휠링 전류 경로(경로 ④')와 동일하다.

도 12를 보면 인덕터(L1, L2)를 직렬 연결하고 인덕터(L1, L2)의 접점에 다이오드(Dyl)를 연결한다는 점을 제외하면 도 8의 구동 회로와 동일하다. 이렇게 하면 프리휠링 전류 경로(경로 ②', 경로 ④')가 같이 형성된다. 프리휠링 전류 경로(경로 ②')를 보면 인덕터(L1, L2)를 모두 지나가므로 프리휠링 전류 감쇠 완화 시간은 도 8의 구동 회로에서 프리휠링 전류 경로(경로 ②')와 동일하다.

그리고 프리휠링 전류 경로(경로 ②')는 인덕터(L2)만 지나가므로 프리휠링 전류 감쇠 완화 시간이 줄어들어 프리휠링 전류를 도 8의 구동 회로보다 빨리 0으로 감소시킬 수 있다. 따라서 프리휠링 전류에 의한 소자 스트레스를 저감시킬 수 있게 된다.

다음으로 도 13을 보면, 인덕터(L1, L2)를 직렬 연결하고 인덕터(L1, L2)의 접점에 다이오드(Dyh, Dyl)를 연결한다는 점을 제외하면 도 8의 구동 회로와 동일하다. 이렇게 하면 프리휠링 전류 경로(경로 ②', 경로 ④')가 모두 인덕터(L2)만 지나가므로 프리휠링 전류 경로(경로 ②', 경로 ④') 각각에서 도 8의 구동 회로보다 프리휠링 전류를 빨리 0으로 감소시킬 수 있게 되어 프리휠링 전류에 의한 소자 스트레스를 저감시킬 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상에서 설명한 바와 같이 본 발명에 의하면, 유지 전극은 일정한 전압으로 바이어스한 상태에서 주사 전극에만 구동 파형이 인가되므로 유지 전극을 구동하는 보드를 제거할 수 있다. 즉, 실질적으로 하나의 보드만으로 구동하는 통합 보드를 구현할 수 있으며, 이에 따라 단가가 저감된다.

그리고 주사 전극과 유지 전극을 각각의 구동 보드로 구현하는 경우에는 리셋 기간과 어드레스 기간에서의 구동 파형을 주로 주사 구동 보드에서 공급되므로, 주사 구동 보드와 유지 구동 보드에 형성되는 임피던스가 다르다. 이에 따라 유지 기간에서 주사 전극에 인가되는 유지방전 펄스와 유지 전극에 인가되는 유지방전 펄스가 달라질 수 있다. 그러나 본 발명에 의하면 유지방전을 위한 펄스가 주사 구동 보드에서만 공급되므로 임피던스가 항상 일정하다.

또한, 유지 기간에서 주사 전극에만 높은 전압과 낮은 전압을 교대로 가지는 유지방전 펄스에 의해 프리휠링 전류가 흘러 회로 소자에 스트레스를 주게 되는데 본 발명의 실시 예에서는 유지방전 펄스 생성을 위한 구동 회로에서 인덕터 2개를 직렬 연결하고 그 접점과 유지방전 펄스의 높은 전압과 낮은 전압을 공급하는 전원 사이에 클램핑 다이오드를 연결함으로써 프리휠링 전류에 의한 회로 소자의 스트레스를 감소시킬 수 있다.

도 1은 플라즈마 표시 패널의 일부 사시도이다.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이다.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 개념도이다.

도 4는 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다.

도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.

도 6은 리셋 기간에서 강 방전이 일어난 경우의 셀의 벽 전하 상태를 나타내는 도면이다.

도 7은 본 발명의 제2 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.

도 8은 도 7의 구동 파형을 생성하기 위한 구동 회로도이다.

도 9는 도 7의 유지 기간에서의 구동 파형을 생성하기 위한 구동 타이밍도이다.

도 10a 및 도 10b는 유지 기간에서 도 8의 회로의 동작을 나타내는 도면이다.

도 11 내지 도 13은 각각 본 발명의 제1 내지 제3 실시 예에 따른 플라즈마 표시 패널의 구동 회로도이다.

Claims (7)

1. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널, 그리고

   유지 기간에서, 상기 제1 전극의 전압을 제1 전압으로 바이어스한 상태에서 상기 제2 전극에 양의 제2 전압과 음의 제3 전압을 교대로 인가하는 구동 회로를 포함하며,

   상기 구동 회로는,

   제1 인덕터,

   제1단이 상기 제1 인덕터에 전기적으로 연결되고 제2단이 상기 제2 전극에 전기적으로 연결되는 제2 인덕터,

   상기 제2 전압을 공급하는 제1 전원과 상기 제2 전극 사이에 전기적으로 연결되는 제1 스위칭 소자,

   상기 제3 전압을 공급하는 제2 전원과 상기 제2 전극 사이에 전기적으로 연결되는 제2 스위칭 소자,

   제4 전압을 공급하는 제3 전원과 상기 인덕터의 제2단 사이에 전기적으로 연결되는 제3 스위칭 소자,

   상기 제3 전원과 상기 인덕터의 제2단 사이에 전기적으로 연결되는 제4 스위칭 소자, 그리고

   상기 제1 및 제2 인덕터의 접점과 상기 제1 전원 사이 또는 상기 제1 및 제2 인덕터의 접점과 상기 제2 전원 사이 중 적어도 하나에 전기적으로 연결되는 적어도 하나의 다이오드

   를 포함하는 플라즈마 표시 장치.
2. 제 1항에 있어서,

   상기 적어도 하나의 다이오드는,

   상기 제1 및 제2 인덕터의 접점에 애노드가 연결되고 상기 제1 전원에 캐소드가 연결되는 제1 다이오드, 그리고

   상기 제1 및 제2 인덕터의 접점에 캐소드가 연결되고 상기 제2 전원에 애노드가 연결되는 제2 다이오드

   를 포함하는 플라즈마 표시 장치.
3. 제 1항 또는 제 2항에 있어서,

   리셋 기간 및 어드레스 기간에서 상기 제1 전극은 상기 제1 전압으로 바이어스되어 있는 플라즈마 표시 장치.
4. 제 3항에 있어서,

   상기 제1 전압은 접지 전압인 플라즈마 표시 장치.
5. 제 1항에 있어서,

   상기 제4 전압은 접지 전압인 플라즈마 표시 장치.
6. 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서, 유지 기간동안 상기 제1 전극을 제1 전압으로 바이어스한 상태에서 상기 제2 전극에 양의 제2 전압과 음의 제3 전압을 교대로 인가하는 방법에 있어서,

   상기 제2 전극에 직렬로 연결된 제1 및 제2 인덕터를 통하여 상기 제2 전극의 전압을 증가시키는 단계,

   상기 제2 전극에 상기 제2 전압을 인가하는 단계,

   상기 제1 및 제2 인덕터를 통하여 상기 제2 전극의 전압을 감소시키는 단계, 그리고

   상기 제2 전극에 상기 제3 전압을 인가하는 단계를 포함하며,

   상기 제2 전극에 상기 제2 전압이 인가되는 경우 및 상기 제2 전극에 상기 제3 전압이 인가되는 경우 중 적어도 하나에서 상기 제1 및 제2 인덕터의 접점에 연결된 다이오드를 통하여 전류가 흐르는 플라즈마 표시 패널의 구동 방법.
7. 제 6항에 있어서,

   리셋 기간과 어드레스 기간에서 상기 제1 전극은 상기 제1 전압으로 바이어스되어 있는 플라즈마 표시 패널의 구동 방법.