KR100518150B1 - 정렬마크의콘트라스트를향상시킨반도체가공물및그상부에정렬마크를형성하는방법 - Google Patents
정렬마크의콘트라스트를향상시킨반도체가공물및그상부에정렬마크를형성하는방법 Download PDFInfo
- Publication number
- KR100518150B1 KR100518150B1 KR10-1998-0034422A KR19980034422A KR100518150B1 KR 100518150 B1 KR100518150 B1 KR 100518150B1 KR 19980034422 A KR19980034422 A KR 19980034422A KR 100518150 B1 KR100518150 B1 KR 100518150B1
- Authority
- KR
- South Korea
- Prior art keywords
- height
- silicon dioxide
- metal layer
- semiconductor wafer
- alignment mark
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 순차적인 공정 작업에 있어서 가공물의 정밀한 정렬을 지원하기 위하여 연마된 것과 같은 실질적으로 평탄한 표면을 갖는 반도체 가공물 상에 에칭된 정렬 마크를 제공하는 방법에 관한 것이다. 반도체 가공물의 표면은 가공물 표면에서 인접하는 두 층의 물질을 포함한다. 예를 들어, 가공물은 수 개의 비어를 형성하는 실리콘 이산화물과 같은 절연성 물질층과 비어 내부에 플러그를 형성하는 텅스텐과 같은 도전성 물질층을 포함할 수도 있다. 상기 방법은 하나의 물질의 높이를 다른 물질의 높이 미만으로 낮추기 위하여 실질적으로 평탄한 표면을 에칭하는 것을 포함한다. 예를 들어, 텅스텐 플러그는 둘러싸고 있는 실리콘 이산화물의 높이 미만이 되는 높이로 에칭될 수 있다. 실리콘 이산화물이 텅스텐과 인접하는 위치에 작은 범프가 생성된다. 그후, 범프는 순차적인 작업 동안 정렬 마크로서 역할을 한다. 더욱이, 그러한 순차적인 공정은 정렬 마크의 지형적인 특성을 모사 및/또는 향상시킨다.
Description
본 발명은 통상적으로 공정 작업동안 반도체 웨이퍼 가공물을 정렬시키는 것에 관한 것으로, 특히, 실질적으로 평탄한 표면을 갖는 반도체 가공물상에 에칭된 정렬 마크를 제공함으로써, 순차적인 공정 작업 동안 가공물의 정밀한 정렬을 지원하는 방법에 관한 것이다.
통상적으로, 집적 회로 기술은 단일 반도체 기판 (다이:die) 상에 다수의 트랜지스터 구조체를 형성시키는 능력에 기초한다. 구조체 형성시, 복수의 다이가 반도체 웨이퍼에 기반을 둔 단일 가공물상에 종종 동시에 제조된다. 통상적으로 제조는 소정의 일련의 공정 작업을 나타내며, 일부 공정 작업은 전체적인 가공물에서의 작업이고, 반면 다른 공정 작업은 가공물의 일부분에서의 단번의 작업이다. 후자에 속하는 그룹의 공정 작업 동안, 가공물의 특정 부분을 처리하기 위해서, 공정 작업을 수행하는 기계는 소망되는 부분과 정밀하고 신뢰성있게 정렬하여, 그 공정 작업을 수행하고, 그후 다음 공정으로 단계 진행할 수 있어야 한다. 가공물의 소망되는 부분에 정확하게 정렬되기 때문에, 공정 작업에서 형성되는 구조체는 이전에 형성된 하부 구조체와 정확하게 정렬된다.
전형적으로 정렬 방식은 수 개의 지형적인 정렬 마크의 존재를 요구한다. 통상적으로, 마크는 가공물의 상면에 나타나는 소정의 범프이다. 가공물의 상면은 본래 평탄하지 않은, 즉, 다수의 "마루와 골" 이 포함된 표면이기 때문에, 다수의 범프는 정렬 마크로서 역할이 가능하다. 결과적으로, 공정 기계는 지형적인 정렬 마크로부터 후방 반사 (또는 "콘트라스트") 의 검출에 근거하여 매우 정밀하고 신뢰성있는 정렬을 얻을 수 있다.
다수의 공정 작업 동안, 실질적으로 평탄한 가공물 표면을 갖는 것이 종종 소망된다. 가공물 표면의 지형적 평탄성을 얻기 위해서, 화학-기계적 연마와 같은 평탄화 방법이 전체 가공물상에서 수행될 수 있다. 다양한 평탄화 방법의 세부 사항뿐 아니라 가공물 표면의 지형적인 평탄성을 얻기 위한 이유는 본 발명의 범주 밖이며 따라서 더이상 논의되지 않을 것이다.
공지된 바와 같이, 실질적으로 평탄한 가공물 표면을 얻기 위해서는 정렬 마크의 수와 크기를 줄이거나 제거시키는 것이 소망된다. 결과적으로, 실질적으로 평탄화된 가공물 표면에 대해서, 순차적인 작업 동안 정밀하고 신뢰성 있는 가공물의 정렬을 얻는다는 것은 불가능하지 않더라도 곤란해진다. 이런 문제에 대한 종래 해결책은 가공물 표면을 부분적으로만 연마함으로써, 가공물을 정렬시키기 위한 다소의 지형적인 범프를 존속시키는 것이다. 따라서, 종래 해결책은 단지 최저의 평탄성 만을 성취하기 위한 평탄화 방법을 요구한다. 그러나, 만약 평탄화 방법이 매우 양호하게 이루어지면, 정렬에 어려움이 발생한다. 더욱이, 만약 평탄화 방법이 매우 불량하게 이루어지면, 평탄화의 이점이 감소된다.
따라서, 요구되는 사항은 신뢰성있는 정렬 마크를 유지하면서 실질적으로 평탄한 가공물 표면을 형성하는 방법이다.
순차적인 공정 작업에서 가공물의 정밀한 정렬을 지원하기 위해서, 연마된 것과 같은, 실질적으로 평탄한 표면을 갖는 반도체 가공물상에 에칭된 정렬 마크를 제공하는 방법에 의해 상술한 문제들이 해결되고 기술적인 진보가 성취된다.
하나의 실시예에서, 반도체 가공물의 표면은 가공물 표면에 인접한 두 층의 물질을 포함한다. 예를 들어, 가공물은 수 개의 비어 (via) 를 형성하는 실리콘 이산화물과 같은 절연성 물질의 층 및 비어내에 플러그 (plug) 를 형성하는 텅스텐과 같은 도전성 물질의 층을 포함할 수도 있다. 이 방법은 실질적으로 평탄한 표면을 에칭하여 물질중 하나의 높이를 다른 하나의 물질의 높이 미만으로 낮추는 단계를 포함한다. 예를 들어, 텅스텐 플러그는 둘러싸고 있는 실리콘 이산화물의 높이 미만인 높이로 에칭될 수 있다. 실리콘 이산화물이 텅스텐과 인접한 위치에 작은 범프 (bump) 가 형성된다. 그후, 이 범프는 순차적인 작업 동안 정렬 마크로서 역할을 한다. 더욱이, 그와 같은 순차적인 작업은 정렬 마크의 지형적인 특성을 모사하고 더욱 향상시킬 것이다.
이하, 부가적인 형태 및 실시예들을 보다 상세하게 나타내고 설명한다.
도 1 을 참조하면, 전형적으로 평탄하지 않은 반도체 가공물 (10) 은 상부에 골 (valleys) (14a) 과 마루 (ridges) (14b) 를 갖는 실리콘 웨이퍼 (12) (가상선으로 나타냄) 를 포함한다. 골 (14a) 과 마루 (14b) 를 함께 갖는 실리콘 웨이퍼 (12) 는 총괄적으로 "베이스 웨이퍼" 라고 불리우고 참조 번호 (16) 로 식별된다. 가공물 (10) 은 일련의 공정 작업중에, 부분적으로만 제조된 것이다. 하나의 그러한 작업으로 실리콘 이산화물 (18) 이 베이스 웨이퍼 (16) 상부에 증착된다. 실리콘 이산화물 (18) 은 통상적으로 골 (18a) 과 마루 (18b) 를 나타내는 베이스 웨이퍼 (16) 의 지형을 따른다. 실리콘 이산화물 (18) 에는 또한 포토리소그라피와 에칭 작업을 거쳐 비어 (18') 가 형성된다. 비어 (18') 는 실리콘 이산화물 (18) 을 통해 베이스 웨이퍼 (16) 로 연장된다. 금속층 (20) 이 실리콘 이산화물 (18) 상부에 증착되어 비어 (18') 를 채움으로써, 플러그 (20') 가 형성되고, 실리콘 이산화물 (18) 을 덮게 된다. 이러한 베이스 웨이퍼 (16), 실리콘 이산화물 (18) 그리고 금속층 (20) 의 특정한 구조체는 단지 설명을 위한 예로서 의도된 것이다. 본 발명의 실시예는 다수의 상이한 일련의 공정 작업들에 적용되며, 이는 당업자들에 의해 용이하게 평가될 것이다.
도 2 를 참조하면, 다음 공정 작업은 평탄하지 않은 가공물 (10) 을 평탄화하는 역할을 한다. 따라서, 평탄한 가공물 (10a) 은 평탄하지 않은 가공물 (10) 로부터 획득된다. 이와 같은 평탄화는 평탄하지 않은 가공물 (10) 을 화학-기계적으로 연마함으로써 성취될 수도 있다. 평탄하지 않은 가공물 (10) 과는 반대로 평탄한 가공물 (10a) 은 실질적으로 평탄한, 즉, 표면 (22) 이 매끄럽고 평평하며 어떤 현저한 지형적 편차가 없는, 상면 (22) 을 갖는다.
도면에 나타내지 않았지만, 후속하는 소정의 일련의 공정 작업은 플러그 (20') 와 접속되도록 평탄한 가공물 (10a) 상에 금속층이 증착될 필요가 있다. 증착된 금속층은 통상적으로 표면 (22) 을 따르기 때문에 실질적으로 평탄한 표면을 또한 갖게 된다. 그러나, 순차적인 공정 작업 (예를 들면, 포토리소그라피 패터닝) 에서는 정밀하게 가공물을 정렬시키기 위한 충분한 지형적인 편차가 없다는 것이 문제가 된다.
도 3 을 참조하면, 가공물 (10a) 은 금속 증착 작업으로 진행되지 않고, 중간 가공물 (10b) 을 제조하기 위한 에칭 공정을 거친다. 예를 들면, 플러그 (20') 가 텅스텐으로 이루어지는 경우, 플루오로카본을 사용한 등방성 또는 이방성 건식 플라즈마 에칭 혹은 과산화수소를 사용한 등방성 습식 에칭이 수행될 수도 있다. 당업자들은 적절한 화학적인 에칭과 매개 변수를 알게 마련이므로, 에칭 작업은 상세히 설명하지 않을 것이다.
에칭 공정 작업의 결과로서, 중간 가공물 (10b) 의 표면 (24) 은 가공물 (10a) (도 2 에 나타냄) 의 표면 (22) 과 같이 실질적으로 평탄한 상태를 유지한다. 그러나, 실리콘 이산화물 (18) 과 텅스텐 플러그 (20') 의 상이한 화학적 특성 때문에, 도 3 에 나타낸 바와 같이 플러그 (20') 내에 작은 오목부 (40) 가 형성된다. 오목부 (40) 는 실리콘 이산화물 (18) 의 상면 (18c) 아래로 통상 50Å 내지 500Å 범위로 비교적 깊이가 얕다. 플러그 (20') 와 실리콘 이산화물 (18) 간 인접부에서의 높이차는 범프 (42) 를 형성하는데 충분한 비평탄성을 제공한다.
도 4 를 참조하면, 범프 (42) 가 형성되었기 때문에, 중간 가공물 (10b) 은 소정의 일련의 공정 작업에 따라 계속 진행될 수도 있다. 본 예에서, 다음 공정 작업은 알루미늄 합금과 같은 금속이 증착되는 금속 증착이다. 따라서, 하나의 새로운 가공물 (10c) 이 형성된다. 가공물 (10c) 은 통상적으로 표면 (24) 을 따름으로써 새로운 범프 (46) 로서 범프 (42) 를 모사 및/또는 증대시키는 증착된 알루미늄 합금의 상부층 (44) 을 갖는다. 이제 범프 (46) 는 순차적인 공정 작업 동안 가공물 (10c) 을 정밀하게 정렬시키기 위한 정렬 마크로서 역할을 할 수 있다.
도 5 를 참조하면, 다른 실시예에서, 중간 가공물 (10b) (도 3) 을 형성하는 에칭 공정을 이용하지 않고, 다른 에칭 공정을 이용하여 중간 가공물 (10d) 을 제조할 수도 있다. 예를 들면, 가공물 (10a) 의 표면 (22) 과 같이, 실질적으로 평탄한 중간 가공물 (10d) 의 표면 (48) 을 생성하는, 플루오로화물 기재 에칭이 수행될 수도 있다. 그러나, 실리콘 이산화물 (18) 과 텅스텐 플러그 (20') 의 상이한 화학적 특성 때문에, 작은 오목부 (50) 가 실리콘 이산화물 (18) 에 형성된다. 오목부 (50) 는 플러그 (20') 의 상면 (20c) 아래로 통상 50Å 내지 500Å 범위로 비교적 깊이가 얕다. 실리콘 이산화물 (18) 과 플러그 (20') 간 인접부에서의 높이차는 충분한 비평탄성을 제공하여 범프 (52) 를 형성한다.
도 6 을 참조하면, 범프 (52) 가 형성되었기 때문에, 중간 가공물 (10d) 은 소정의 일련의 공정 작업에 따라 계속 진행될 수도 있다. 계속해서 상술된 예에 따르면, 알루미늄 합금이 증착된 경우, 새로운 가공물 (10e) 이 형성된다. 가공물 (10e) 은, 통상적으로 표면 (48) 을 따라 새로운 범프 (56) 로서 범프 (52) 를 모사 및/또는 증대시키는 증착된 알루미늄 합금의 상부층 (54) 을 갖는다. 이제 범프 (56) 는 순차적인 공정 작업 동안 가공물 (10e) 을 정밀하게 정렬시키는 정렬 마크로서 역할을 할 수 있다.
본 발명의 예시적인 실시예를 나타내고 설명했지만, 상술한 설명 및 일부 예에서 광범위한 수정, 변화 그리고 대용이 예상되며, 본 발명의 일부 형태가 대응하는 다른 형태를 사용하지 않고 이용될 수도 있다. 예를 들어, 평탄화는 다수의 상이한 방법에 의해서 수행될 수도 있고 또는 상이한 공정 작업 후에 수행될 수도 있다. 평탄화가 언제 혹은 어떻게 수행되느냐에 상관없이, 선택적 에칭이 두 개의 인접한 물질간 높이차를 발생시킴으로써, 향상된 정렬 마크로서 이용을 위한 적절한 콘트라스트를 제공하는 범프가 생성된다. 따라서, 첨부한 특허청구범위는 본 발명의 범주와 일치하는 방식으로 넓게 해석되어야 타당하다.
이상에서 설명한 바와 같이, 본 발명은 실질적으로 평탄한 표면을 갖는 반도체 가공물상에 에칭된 정렬 마크를 공급하는, 순차적인 공정 작업시 가공물의 정밀한 정렬을 지원한다.
도 1 은 실리콘 웨이퍼와 실리콘 웨이퍼 상부에 있는 각종 도전성과 절연성 구조체를 포함하는 전형적인 평탄하지 않은 반도체 가공물의 부분적인 단면도.
도 2 는 상면을 평탄화한 후 도 1 의 반도체 가공물을 나타낸 도면.
도 3 및 도 5 는 본 발명의 실시예에 따라, 에칭 공정 작업으로 상면에 오목부가 형성된 후 도 2 의 반도체 가공물을 나타낸 도면.
도 4 및 도 6 은 순차적인 공정 작업이 수행된 후 각각 도 3 및 도 5 의 반도체 가공물을 나타낸 도면.
※도면의 주요부분에 대한 부호의 설명※
10 : 평탄하지 않은 반도체 가공물
12 : 실리콘 웨이퍼
14a : 실리콘 웨이퍼의 골
14b : 실리콘 웨이퍼의 마루
16 : 베이스 웨이퍼
18 : 증착된 실리콘 이산화물
18a : 증착된 실리콘 이산화물의 골
18b : 증착된 실리콘 이산화물의 마루
18 : 비어
20 : 금속층
20 : 플러그
Claims (26)
- 비어와 함께 형성된 반도체 웨이퍼 가공물의 정렬 마크 콘트라스트를 향상시키는 방법으로서,a) 상기 반도체 웨이퍼 가공물 상에 그리고 상기 비어내에 금속층을 증착하는 단계,b) 상기 비어내에 위치되지 않은 상기 금속층을 제거하기 위하여 상기 반도체 웨이퍼 가공물을 연마함으로써 상기 반도체 웨이퍼 가공물의 상면을 평탄화하는 단계, 및c) 상기 비어중 하나의 비어에 잔존하는 일부분의 상기 금속층의 높이를 상기 비어중 상기 하나의 비어에 인접한 상기 반도체 웨이퍼 가공물의 높이 미만으로 낮추기 위하여 상기 비어중 상기 하나의 비어에 잔존하는 상기 일부분의 상기 금속층을 선택적으로 에칭하는 단계를 구비하여,상기 반도체 웨이퍼 가공물의 나머지 부분에 비하여 상기 비어중 상기 하나의 비어내에 있는 상기 일부분의 상기 금속층의 상기 낮춘 높이가 하나의 향상된 상기 정렬 마크 콘트라스트를 제공하는 것을 특징으로 하는 정렬 마크 콘트라스트 향상 방법.
- 제 1 항에 있어서, 상기 증착 단계는 화학 기상 증착에 의해 수행되는 것을 특징으로 하는 정렬 마크 콘트라스트 향상 방법.
- 제 1 항에 있어서, 상기 에칭 단계를 위한 화학적인 에칭은 플루오로카본을 사용한 등방성 건식 플라즈마 에칭, 플루오로카본을 사용한 이방성 건식 플라즈마 에칭, 과산화수소를 사용한 등방성 습식 에칭, 무기산을 사용한 등방성 습식 에칭으로 이루어진 그룹으로부터 선택되어지는 것을 특징으로 하는 정렬 마크 콘트라스트 향상 방법.
- 제 1 항에 있어서, 상기 에칭 단계는 상기 비어중 상기 하나의 비어내에 잔존하는 상기 일부분의 상기 금속층의 상기 높이를 상기 비어중 상기 하나의 비어에 인접한 상기 반도체 웨이퍼 가공물의 상기 높이보다 약 50Å 내지 500Å 미만으로 낮추는 것을 특징으로 하는 정렬 마크 콘트라스트 향상 방법.
- 제 1 항에 있어서, 상기 연마함으로써 평탄화하는 단계는 화학-기계적 연마에 의해 수행되는 것을 특징으로 하는 정렬 마크 콘트라스트 향상 방법.
- 제 1 항에 있어서, 상기 금속층은 상기 반도체 웨이퍼 가공물의 실리콘 이산화물을 덮는 텅스텐인 것을 특징으로 하는 정렬 마크 콘트라스트 향상 방법.
- 제 4 항에 있어서, 상기 연마함으로써 평탄화하는 단계는 화학-기계적 연마에 의해 수행되는 것을 특징으로 하는 정렬 마크 콘트라스트 향상 방법.
- 반도체 웨이퍼 가공물을 덮고 비어를 채우는 금속층을 상부에 갖는, 상기 비어와 함께 형성된 상기 반도체 웨이퍼 가공물 상에 정렬 마크 콘트라스트를 형성하는 방법으로서,a) 상기 비어내에 위치되지 않은 상기 금속층을 제거하기 위하여 상기 반도체 웨이퍼 가공물을 평탄화하는 단계, 및b) 상기 비어중 하나의 비어내에 있는 상기 금속층의 높이를 상기 비어중 상기 하나의 비어에 인접한 상기 반도체 웨이퍼 가공물의 평탄화된 상면의 높이 미만으로 선택적으로 낮추는 단계를 구비하여,상기 비어중 상기 하나의 비어내에 있는 상기 금속층의 상기 높이와 상기 비어중 상기 하나의 비어에 인접한 상기 반도체 웨이퍼 가공물의 상기 평탄화된 상면의 상기 높이에 의해 생성된 높이차가 상기 정렬 마크 콘트라스트를 제공하는 것을 특징으로 하는 정렬 마크 콘트라스트 형성 방법.
- (삭제)
- 제 8 항에 있어서, 상기의 높이차가 약 50Å 내지 500Å 에 속하는 것을 특징으로 하는 정렬 마크 콘트라스트 형성 방법.
- 제 8 항에 있어서, 상기 금속층은 텅스텐이며 상기 금속층에 인접한 상기 반도체 웨이퍼 가공물은 실리콘 이산화물을 포함하는 것을 특징으로 하는 정렬 마크 콘트라스트 형성 방법.
- 제 8 항에 있어서, 상기 낮추는 단계는 플루오로카본을 사용한 등방성 건식 플라즈마 에칭, 플루오로카본을 사용한 이방성 건식 플라즈마 에칭, 및 과산화수소를 사용한 등방성 습식 에칭으로 이루어진 그룹으로부터 선택된 화학적 에칭으로 에칭하는 단계를 포함하고, 상기 평탄화하는 단계는 상기 실리콘 이산화물에 대해서 상기 텅스텐을 우선적으로 연마시키는 화학-기계적 연마에 의하여 수행되는 것을 특징으로 하는 정렬 마크 콘트라스트 형성 방법.
- 비어와 함께 형성된 반도체 웨이퍼 가공물의 정렬 마크 콘트라스트를 형성하는 방법으로서,a) 상기 반도체 웨이퍼 가공물의 표면상의 실리콘 이산화물 상에 그리고 상기 비어내에 금속층을 증착하는 단계,b) 상기 표면상의 상기 금속층을 제거하고 상기 표면을 실질적으로 평탄화하기 위하여, 상기 실리콘 이산화물의 제거에 대하여 상기 금속층을 우선적으로 제거하는 단계, 및c) 상기 반도체 웨이퍼 가공물의 상기 표면 상에 있는 일부분의 상기 실리콘 이산화물의 높이를 낮추는 단계를 구비하며,상기 일부분의 상기 높이는 상기 일부분에 인접한 상기 비어중 하나의 비어 내에 있는 상기 금속층의 높이 미만으로 이격됨으로써, 상기 정렬 마크 콘트라스트를 위하여 상기 금속층의 상기 높이와 상기 일부분의 상기 실리콘 이산화물의 상기 높이의 높이차가 제공되는 것을 특징으로 하는 정렬 마크 콘트라스트 형성 방법.
- 제 13 항에 있어서, 상기 금속층의 제거후 상기 실리콘 이산화물은 실질적으로 평탄화되며 상기 정렬 마크 콘트라스트를 제공하는 작은 오목부를 포함하는 것을 특징으로 하는 정렬 마크 콘트라스트 형성 방법.
- 제 13 항에 있어서, 상기 금속층은 텅스텐이고 상기 제거 단계는 상기 실리콘 이산화물에 대하여 상기 텅스텐을 우선적으로 연마하는 화학-기계적 연마인 것을 특징으로 하는 정렬 마크 콘트라스트 형성 방법.
- 두 개의 인접한 물질을 구비한 상면을 갖는 반도체 웨이퍼 가공물 상에 정렬 마크를 형성하는 방법으로서,a) 상기 두 개의 인접한 물질을 구비한 상기 반도체 웨이퍼 가공물의 상기 상면을 평탄화하는 단계,b) 상기 두 개의 인접한 물질중 제 1 물질의 높이를 상기 두 개의 인접한 물질중 제 2 물질의 높이 미만으로 낮추기 위하여 상기 반도체 웨이퍼 가공물의 상기 평탄화된 상면 상에 선택적인 에칭 작업을 수행하는 단계, 및c) 상기 에칭된 상면의 상부 상에 층을 증착하는 단계를 구비하고,상기 층은 높이가 평탄하지 않은 상기 두 개의 인접한 물질의 인접부에 상기 정렬 마크를 형성하는 것을 특징으로 하는 정렬 마크 형성 방법.
- 제 16 항에 있어서, 상기 제 1 물질은 도전성이고 상기 제 2 물질은 절연성인 것을 특징으로 하는 정렬 마크 형성 방법.
- 제 16 항에 있어서, 상기 제 1 물질은 절연성이고 상기 제 2 물질은 도전성인 것을 특징으로 하는 정렬 마크 형성 방법.
- 실질적으로 평탄한 표면을 갖는 반도체 가공물로서,상기 실질적으로 평탄한 표면의 일부분을 형성하는 절연층에 형성되는 복수의 홀, 및상기 홀 내부에 증착되고 상기 절연층에 인접하여 상기 실질적으로 평탄한 표면의 다른 일부분을 형성하는 금속층을 구비하고,상기 금속층 및 상기 절연층의 상면이 동일한 높이를 갖도록 평탄화된 이후에 상기 금속층 또는 상기 절연층중 어느 하나가 에칭되어, 상기 에칭된 층의 높이가 상기 다른 층의 높이보다 약간 낮아지고,상기 금속층 및 상기 절연층의 높이차가 상기 반도체 웨이퍼 가공물의 정렬 마크를 제공하는 것을 특징으로 하는 반도체 가공물.
- 제 19 항에 있어서, 상기 높이차는 약 50Å 내지 500Å 에 속하는 것을 특징으로 하는 반도체 가공물.
- 실리콘 웨이퍼,상기 실리콘 웨이퍼 상부에 위치하고, 표면적으로 평탄하지 않은 반도체 구조체,상기 반도체 구조체 상부에 위치하는 실리콘 이산화물로서, 상기 실리콘 이산화물을 통해 상기 반도체 구조체에 이르는 비어와 함께 형성되며, 통상 표면적으로 평탄한 실리콘 이산화물, 및상기 비어를 각각 점유하는 금속으로서, 상기 비어중 하나의 비어의 상기 금속은 인접한 상기 실리콘 이산화물에 대해 표면적으로 하부에 위치된 하나 이상의 부분을 가지며 상기 비어중 상기 하나의 비어를 형성하고, 상기 비어중 다른 모든 비어의 상기 금속은 상기 실리콘 이산화물과 함께 통상 표면적으로 평탄한 금속을 구비하며,상기 표면적으로 하부에 위치된 부분을 갖는 상기 비어중 상기 하나의 비어의 상기 금속과 상기 비어중 상기 하나의 비어를 형성하는 상기 인접한 실리콘 이산화물의 높이차가 정렬 마크 콘트라스트를 제공하고,상기 높이차는 상기 금속과 상기 실리콘 이산화물의 상면이 동일한 높이를 갖도록 평탄화된 후에 생성되는 것을 특징으로 하는 반도체 웨이퍼 가공물.
- 제 21 항에 있어서, 상기 높이차는 약 50Å 내지 500Å 에 속하는 것을 특징으로 하는 반도체 웨이퍼 가공물.
- 실리콘 웨이퍼,상기 실리콘 웨이퍼 상부에 위치되고, 표면적으로 평탄하지 않은 반도체 구조체,상기 반도체 구조체 상부에 위치한 실리콘 이산화물로서, 비어중 하나의 비어에 인접한 상기 실리콘 이산화물내에 있는 표면적으로 평탄하지 않은 작은 오목부를 제외하면, 통상 표면적으로 평탄하고 상기 실리콘 이산화물을 통해 상기 반도체 구조체에 이르는 상기 비어와 함께 형성된 실리콘 이산화물, 및상기 비어를 점유하며, 상기 실리콘 이산화물과 실질적으로 표면적으로 평탄한 금속을 구비하며,상기 금속과 상기 작은 오목부의 높이차가 정렬 마크 콘트라스트를 제공하고,상기 높이차는 상기 금속과 상기 실리콘 이산화물의 상면이 동일한 높이를 갖도록 평탄화된 후에 생성되는 것을 특징으로 하는 반도체 웨이퍼 가공물.
- 제 23 항에 있어서, 상기 높이차는 약 50Å 내지 500Å 에 속하는 것을 특징으로 하는 반도체 웨이퍼 가공물.
- 반도체 웨이퍼 상에 정렬 마크를 형성하는 방법으로서,a) 상기 반도체 웨이퍼의 상면 상에 실리콘 이산화물층을 형성하는 단계,b) 상기 실리콘 이산화물층에 복수의 비어를 형성하는 단계,c) 상기 실리콘 이산화물층의 상부 표면 상에 상기 비어를 채우는 금속층을 증착하는 단계,d) 상기 비어내에 있는 상기 금속층의 높이가 상기 실리콘 이산화물층의 상기 상면의 높이로 남겨지도록, 상기 실리콘 이산화물층의 상기 표면 상에 있는 일부분의 상기 금속층을 제거하기 위하여 결과적으로 생성된 구조체를 평탄화하는 단계, 및e) 인접한 비어내에 있는 상기 금속층에 비하여 상기 반도체 웨이퍼의 상기 상부 표면상의 상기 실리콘 이산화물층을 우선적으로 에칭하는 단계를 구비하여,상기 에칭후 상기 비어에 인접한 일부분의 상기 실리콘 이산화물층의 높이가 상기 인접한 비어내에 있는 상기 금속층의 상기 높이 미만으로 됨으로써, 상기 정렬 마크를 형성하는 높이차를 제공하는 것을 특징으로 하는 정렬 마크 형성 방법.
- 반도체 웨이퍼 상에 정렬 마크를 형성하는 방법으로서,a) 상기 반도체 웨이퍼의 상부 표면 상에 실리콘 이산화물층을 형성하는 단계,b) 상기 실리콘 이산화물층에 복수의 비어를 형성하는 단계,c) 상기 실리콘 이산화물층의 상부 표면 상에 상기 비어를 채우는 금속층을 증착하는 단계,d) 상기 비어내에 있는 상기 금속층의 높이가 상기 실리콘 이산화물층의 상기 상부 표면의 높이로 남겨지도록, 상기 실리콘 이산화물층의 상기 표면 상에 있는 일부분의 상기 금속층을 제거하기 위하여 결과적으로 생성된 구조체를 평탄화하는 단계, 및e) 상기 반도체 웨이퍼의 상기 상부 표면 상에 있는 상기 인접한 실리콘 이산화물층에 비하여 상기 비어중 하나의 비어내에 있는 상기 금속층을 우선적으로 에칭하는 단계를 구비하여,상기 에칭후 우선적으로 에칭된 상기 하나의 비어내에 있는 상기 금속층의 높이가 상기 하나의 비어에 인접한 상기 실리콘 이산화물층의 높이 미만으로 됨으로써, 상기 정렬 마크를 형성하는 높이차를 제공하는 것을 특징으로 하는 정렬 마크 형성 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/940,156 US5863825A (en) | 1997-09-29 | 1997-09-29 | Alignment mark contrast enhancement |
| US8/940,156 | 1997-09-29 | ||
| US08/940,156 | 1997-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990029345A KR19990029345A (ko) | 1999-04-26 |
| KR100518150B1 true KR100518150B1 (ko) | 2005-11-25 |
Family
ID=25474341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0034422A KR100518150B1 (ko) | 1997-09-29 | 1998-08-25 | 정렬마크의콘트라스트를향상시킨반도체가공물및그상부에정렬마크를형성하는방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5863825A (ko) |
| JP (1) | JPH11186162A (ko) |
| KR (1) | KR100518150B1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114215A (en) * | 1998-07-06 | 2000-09-05 | Lsi Logic Corporation | Generating non-planar topology on the surface of planar and near-planar substrates |
| US6500750B1 (en) * | 1999-04-05 | 2002-12-31 | Motorola, Inc. | Semiconductor device and method of formation |
| US6576529B1 (en) * | 1999-12-07 | 2003-06-10 | Agere Systems Inc. | Method of forming an alignment feature in or on a multilayered semiconductor structure |
| US6489242B1 (en) | 2000-09-13 | 2002-12-03 | Lsi Logic Corporation | Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures |
| US6319836B1 (en) | 2000-09-26 | 2001-11-20 | Lsi Logic Corporation | Planarization system |
| US6391768B1 (en) | 2000-10-30 | 2002-05-21 | Lsi Logic Corporation | Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure |
| US6607967B1 (en) | 2000-11-15 | 2003-08-19 | Lsi Logic Corporation | Process for forming planarized isolation trench in integrated circuit structure on semiconductor substrate |
| US6439981B1 (en) | 2000-12-28 | 2002-08-27 | Lsi Logic Corporation | Arrangement and method for polishing a surface of a semiconductor wafer |
| JP4598306B2 (ja) * | 2001-05-28 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| DE102004014676B4 (de) * | 2004-03-25 | 2009-05-14 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung |
| JP2005301056A (ja) * | 2004-04-14 | 2005-10-27 | Hitachi Displays Ltd | 表示装置とその製造方法 |
| JP4847854B2 (ja) * | 2006-12-19 | 2011-12-28 | シャープ株式会社 | 半導体装置及びその製造方法 |
| WO2009067858A1 (en) * | 2007-10-31 | 2009-06-04 | China Petroleum & Chemical Corporation | A predeactivation method and a deactivation method during initial reaction for a continuous reforming apparatus |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797654B2 (ja) * | 1987-04-28 | 1995-10-18 | 富士通株式会社 | 半導体装置の製造方法 |
| US4992394A (en) * | 1989-07-31 | 1991-02-12 | At&T Bell Laboratories | Self aligned registration marks for integrated circuit fabrication |
| JP2863277B2 (ja) * | 1990-06-29 | 1999-03-03 | キヤノン株式会社 | 半導体装置、その製造方法およびアライメント法 |
| EP0465152B1 (en) * | 1990-06-29 | 1996-03-20 | Canon Kabushiki Kaisha | Method for producing semiconductor device having alignment mark |
| US5290396A (en) * | 1991-06-06 | 1994-03-01 | Lsi Logic Corporation | Trench planarization techniques |
| US5514616A (en) * | 1991-08-26 | 1996-05-07 | Lsi Logic Corporation | Depositing and densifying glass to planarize layers in semi-conductor devices based on CMOS structures |
| US5532516A (en) * | 1991-08-26 | 1996-07-02 | Lsi Logic Corportion | Techniques for via formation and filling |
| JPH0588353A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | 露光マスクの製造方法 |
| US5310455A (en) * | 1992-07-10 | 1994-05-10 | Lsi Logic Corporation | Techniques for assembling polishing pads for chemi-mechanical polishing of silicon wafers |
| US5270255A (en) * | 1993-01-08 | 1993-12-14 | Chartered Semiconductor Manufacturing Pte, Ltd. | Metallization process for good metal step coverage while maintaining useful alignment mark |
| US5271798A (en) * | 1993-03-29 | 1993-12-21 | Micron Technology, Inc. | Method for selective removal of a material from a wafer's alignment marks |
| US5477086A (en) * | 1993-04-30 | 1995-12-19 | Lsi Logic Corporation | Shaped, self-aligning micro-bump structures |
| JP2595885B2 (ja) * | 1993-11-18 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5503962A (en) * | 1994-07-15 | 1996-04-02 | Cypress Semiconductor Corporation | Chemical-mechanical alignment mark and method of fabrication |
| KR0155835B1 (ko) * | 1995-06-23 | 1998-12-01 | 김광호 | 반도체 장치의 얼라인 키 패턴 형성방법 |
| JPH09162280A (ja) * | 1995-12-04 | 1997-06-20 | Nec Corp | 半導体装置の製造方法 |
| US5700383A (en) * | 1995-12-21 | 1997-12-23 | Intel Corporation | Slurries and methods for chemical mechanical polish of aluminum and titanium aluminide |
| JPH10125680A (ja) * | 1996-10-18 | 1998-05-15 | Sumitomo Metal Ind Ltd | 多層配線の形成方法 |
| US5705320A (en) * | 1996-11-12 | 1998-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recovery of alignment marks and laser marks after chemical-mechanical-polishing |
-
1997
- 1997-09-29 US US08/940,156 patent/US5863825A/en not_active Expired - Lifetime
-
1998
- 1998-08-25 KR KR10-1998-0034422A patent/KR100518150B1/ko not_active IP Right Cessation
- 1998-09-29 JP JP10275261A patent/JPH11186162A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11186162A (ja) | 1999-07-09 |
| KR19990029345A (ko) | 1999-04-26 |
| US5863825A (en) | 1999-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492858A (en) | Shallow trench isolation process for high aspect ratio trenches | |
| US5302233A (en) | Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP) | |
| US5494854A (en) | Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films | |
| US5942449A (en) | Method for removing an upper layer of material from a semiconductor wafer | |
| US5753967A (en) | Damascene process for reduced feature size | |
| US4663832A (en) | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement | |
| US5663107A (en) | Global planarization using self aligned polishing or spacer technique and isotropic etch process | |
| KR100518150B1 (ko) | 정렬마크의콘트라스트를향상시킨반도체가공물및그상부에정렬마크를형성하는방법 | |
| US6395620B1 (en) | Method for forming a planar surface over low density field areas on a semiconductor wafer | |
| JPH0799237A (ja) | 集積回路の製造方法 | |
| TW201209966A (en) | Split word line fabrication process | |
| US6326293B1 (en) | Formation of recessed polysilicon plugs using chemical-mechanical-polishing (CMP) and selective oxidation | |
| KR100525014B1 (ko) | 반도체 디스크의 정렬용 마크 형성 방법 | |
| US6969687B2 (en) | Method of planarizing a semiconductor die | |
| JPH1050963A (ja) | トレンチ構造の均一に切除されたフィルを形成する方法 | |
| KR100224782B1 (ko) | 반도체의 소자의 소자분리 방법 | |
| US6281114B1 (en) | Planarization after metal chemical mechanical polishing in semiconductor wafer fabrication | |
| US7452818B2 (en) | Method for selectively etching portions of a layer of material based upon a density or size of semiconductor features located thereunder | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| US6613648B1 (en) | Shallow trench isolation using TEOS cap and polysilicon pullback | |
| JPH10214817A (ja) | 濠エッチバック用の傾斜付き誘電体エッチング工程 | |
| JP2006202968A (ja) | 半導体装置の製造方法 | |
| JP2002208630A (ja) | 半導体装置の製造方法 | |
| JP2004158604A (ja) | 基板の製造方法 | |
| US6541368B2 (en) | Metal lines of semiconductor devices and methods for forming |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120907 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130906 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |