[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100514298B1 - Synchronizing apparatus of adaptive modem and method thereof - Google Patents

Synchronizing apparatus of adaptive modem and method thereof Download PDF

Info

Publication number
KR100514298B1
KR100514298B1 KR10-2003-0075164A KR20030075164A KR100514298B1 KR 100514298 B1 KR100514298 B1 KR 100514298B1 KR 20030075164 A KR20030075164 A KR 20030075164A KR 100514298 B1 KR100514298 B1 KR 100514298B1
Authority
KR
South Korea
Prior art keywords
carrier phase
frame
value
timing
synchronization
Prior art date
Application number
KR10-2003-0075164A
Other languages
Korean (ko)
Other versions
KR20050040136A (en
Inventor
신은정
방승찬
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2003-0075164A priority Critical patent/KR100514298B1/en
Publication of KR20050040136A publication Critical patent/KR20050040136A/en
Application granted granted Critical
Publication of KR100514298B1 publication Critical patent/KR100514298B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2662Symbol synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2657Carrier synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1469Two-way operation using the same type of signal, i.e. duplex using time-sharing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0083Signalling arrangements
    • H04L2027/0097Adaptive synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 적응형 시분할 듀플렉스(TDD) 및 적응형 변조 지원이 가능한 모뎀 수신단의 동기 처리 장치 및 그 동기 방법에 관한 것이다. 이 동기 처리 장치는 버스트 프레임 검출부, 주파수 오프셋 추정부 및 타이밍 및 위상 추정부를 포함한다. 버스트 프레임 검출부는 실시간으로 빠른 동기 파라미터 추출을 위해서 프리앰블을 이용하여 버스트 프레임을 검출한다. 주파수 오프셋 추정부는 버스트 프레임 검출기로 수신된 신호와 프리앰블 패턴을 상관시키고, 그 상관값에 따라 상기 프레임의 정확한 시작점을 추출하여 그 시작점으로부터 수신된 프리앰블 패턴 간의 상호 상관을 통하여 주파수 오프셋을 추정한다. 타이밍 및 위상 추정부는 버스트 프레임 검출기에서 상관된 결과값의 최대값으로부터 심볼 타이밍 파라미터와 반송파 위상 에러 파라미터 값을 추출하여, 초기 프레임 동기와 심볼 타이밍을 보상하고, 반송파 위상을 보상한다. 본 발명에 따르면, 상향 및 하향 수신단에서 채널 분배의 효율성과 채널 전송 효율을 증가시킬 수 있다.The present invention relates to a synchronization processing apparatus and a synchronization method of a modem receiving end capable of adaptive time division duplex (TDD) and adaptive modulation support. This synchronization processing apparatus includes a burst frame detector, a frequency offset estimator, and a timing and phase estimator. The burst frame detection unit detects a burst frame using a preamble for fast synchronization parameter extraction in real time. The frequency offset estimator correlates the preamble pattern with the signal received by the burst frame detector, extracts the exact start point of the frame according to the correlation value, and estimates the frequency offset through cross correlation between the preamble patterns received from the start point. The timing and phase estimator extracts the symbol timing parameter and the carrier phase error parameter value from the maximum value of the correlated result value in the burst frame detector to compensate for the initial frame synchronization and the symbol timing and compensate for the carrier phase. According to the present invention, the efficiency of channel distribution and channel transmission efficiency can be increased in up and down receivers.

Description

적응형 모뎀 수신단의 동기 처리 장치 및 그 동기 방법 {SYNCHRONIZING APPARATUS OF ADAPTIVE MODEM AND METHOD THEREOF}Synchronous processing apparatus and method for synchronizing the adaptive modem receiver {SYNCHRONIZING APPARATUS OF ADAPTIVE MODEM AND METHOD THEREOF}

본 발명은 모뎀 수신단의 동기 처리 장치 및 그 동기 방법에 관한 것으로, 보다 구체적으로, 적응형 시분할 듀플렉스(Time Division Duplex: TDD) 및 적응형 변조 방식 지원이 가능한 모뎀 수신단의 동기 처리 장치 및 그 동기 방법에 관한 것이다.The present invention relates to a synchronization processing apparatus and a synchronization method of a modem receiving end, and more particularly, to a synchronization processing apparatus and a synchronization method of a modem receiving end capable of supporting an adaptive time division duplex (TDD) and an adaptive modulation scheme. It is about.

기존의 유선망 시스템의 초기 공사비용의 비효율성과 도시의 급속한 성장에 따른 네트워크 요구를 충족시키기 위한 방법으로서 WMAN(Wireless Metropolitan Area Network)이 제안되었다. 이러한 WMAN에 기반하는 IEEE 802.16은 LOS(Line of Sight) 환경 내의 무선 데이터망을 확충하는 방향으로 제안되었으며, 그 전송 방식에 있어서, 1) 주파수 대역의 효율성을 증가시키기 위한 TDD 전송 방식, 2) 이러한 TDD 전송 방식 내의 데이터양에 따라 상향ㆍ하향 링크 프레임의 길이를 변경시키는 적응형 TDD 방식, 및 3) LOS 환경 내의 데이터 전송률을 최대로 하기 위한 적응형 변조 방식이 제안되었다.The WMAN (Wireless Metropolitan Area Network) has been proposed as a method to meet the inefficiency of the initial construction cost of the existing wired network system and the network demand due to the rapid growth of the city. IEEE 802.16 based on WMAN has been proposed to expand wireless data networks in a line of sight (LOS) environment. In the transmission scheme, 1) a TDD transmission scheme for increasing efficiency of a frequency band, and 2) such a scheme. An adaptive TDD scheme for changing the length of the uplink / downlink frame according to the amount of data in the TDD transmission scheme, and 3) an adaptive modulation scheme for maximizing the data rate in the LOS environment has been proposed.

이러한 TDD 환경 내의 모뎀은 프레임 동기 및 주파수 오프셋 동기를 이루기 위해서 여러 개의 프레임을 마치 하나의 프레임처럼 피드백 루프(feedback loop)를 통하여 제어되었다.Modem in such a TDD environment is controlled through a feedback loop as a single frame in order to achieve frame synchronization and frequency offset synchronization.

그러나 이러한 피드백 루프 방식은 각각의 TDD 프레임마다 상향ㆍ하향 링크의 서브 프레임 길이가 변하고, 그 변조 방식이 변하는 적응형 TDD 또는 적응형 변조를 지원하는 시스템에는 적합하지 않다는 문제점이 있다.However, this feedback loop scheme has a problem in that the subframe length of the uplink and downlink varies in each TDD frame, and is not suitable for an adaptive TDD or a system supporting adaptive modulation.

한편, 현재의 무선 통신은 제한된 채널 대역과 제한된 주파수 대역 내에서 최대의 전송률을 끌어내기 위해 효율적인 주파수 분배와 재사용, 및 효율적인 데이터 전송 방식에 대한 제안이 이어져 왔다. 이러한 전송 방식 중에서, FDD 방식이 상향ㆍ하향 링크의 주파수를 다르게 할당하는데 반하여, TDD 방식은 동일한 주파수를 상향과 하향 링크가 공유하기 때문에, 주파수 분배의 효율성이 우수하다.On the other hand, the current wireless communication has been continued to propose an efficient frequency distribution and reuse, and an efficient data transmission scheme to derive the maximum transmission rate in a limited channel band and a limited frequency band. Among these transmission schemes, the FDD scheme allocates frequencies of the uplink and downlink differently, whereas the TDD scheme shares the same frequency with the uplink and downlink, so the efficiency of frequency distribution is excellent.

그러나 상향ㆍ하향 주파수를 공유할 경우, 상기 FDD 방식이 연속적으로 데이터를 처리하는 것에 반하여, 상기 TDD 방식은 하향 링크의 데이터 처리시 상향 링크가 데이터 송신 모드로 변환될 때, 하향 링크 송신단은 전송이 중단(shut down)되게 된다. 이러한 특성으로 인해 하향 링크 모뎀의 초기 동기 처리 과정에서 빠른 동기 파라미터 처리를 요구한다는 문제점이 있다.However, when the uplink and downlink frequency is shared, the FDD scheme processes data continuously. In the TDD scheme, when the uplink is converted to a data transmission mode during downlink data processing, the downlink transmitter transmits the data. It will shut down. Due to these characteristics, there is a problem that fast synchronization parameter processing is required in the initial synchronization processing of the downlink modem.

또한, 상기 적응형 변조 방식은 제한된 주파수 대역 내에서 전송 효율을 높이기 위한 방법이다. 이러한 적응형 변조 방식에서는 변조 방식이 복잡해짐에 따라 수신단의 동기 처리 과정이 복잡해지는 문제점이 야기되는데, 예를 들어, TDM 방식으로 전송되는 하향 링크 처리시에 주파수 오프셋, 여분의 심볼 타이밍 에러 및 반송파 위상 에러에 따른 변조 데이터의 처리가 뒤로 갈수록 복잡해지게 된다.In addition, the adaptive modulation scheme is a method for increasing transmission efficiency within a limited frequency band. In such an adaptive modulation scheme, the complexity of the modulation scheme causes a problem in that the synchronization processing of the receiver is complicated. For example, a frequency offset, an extra symbol timing error, and a carrier wave are used during downlink processing transmitted in a TDM scheme. The processing of the modulation data according to the phase error becomes more complicated.

이러한 문제점을 해결하는 방법으로는 상향ㆍ하향 링크의 프레임에 프리앰블을 충분히 길게 설정하여 전송하는 방법을 적용하거나, 또는 하향 링크 수신단에서 여러 개의 프레임을 마치 하나의 연속된 프레임으로 해석하는 방법이 적용될 수 있다. 그러나 첫 번째 방법은 각각의 프레임마다 전송되는 프리앰블로 인하여 데이터의 전송 효율이 저하되며, 두 번째 방식은 아날로그적인 제어가 요구되거나, 프레임의 정확한 추적에 많은 제어 회로가 요구된다는 문제점이 있다.In order to solve this problem, a method of transmitting the preamble by setting the length of the uplink and the downlink sufficiently long may be applied, or a method of interpreting several frames as one continuous frame at the downlink receiving end may be applied. have. However, the first method has a problem in that data transmission efficiency is degraded due to the preamble transmitted in each frame, and the second method requires analog control or requires many control circuits for accurate tracking of the frame.

한편, 종래 기술로서, 대한민국 특허출원번호 제1995-7003790호(1995. 9. 7 출원)에는 "자기 조정 한계를 지니는 데이터 신호 비교기"가 개시되어 있는 바, 시분할 듀플렉스(TDD) 원격 통신 환경에서의 동작을 위해 직접적인 변조 송신기 및 단일 하향 주파수 변환 수신기를 포함하는 무선 주파수 송수신기를 개시하고 있다.On the other hand, as a prior art, Korean Patent Application No. 1995-7003790 (filed September 9, 1995) discloses a "data signal comparator with a self-adjusting limit", which is a time division duplex (TDD) telecommunication environment A radio frequency transceiver is disclosed that includes a direct modulation transmitter and a single downlink frequency conversion receiver for operation.

구체적으로, 전술한 대한민국 특허출원번호 제1995-7003790호의 발명은, 직접적인 송신기 변조 및 중간 주파수(IF)로의 단일 수신기 하향 주파수 변환 기능을 갖는 무선 주파수(RF) 송수신기에 있어서, a) 송신 반송파 주파수를 갖는 송신 RF 반송파 신호를 발생시키며 송신 변조 신호를 수신하고, 변조된 송신 RF 신호를 제공하도록 상기 송신 변조 신호로 상기 RF 반송파 신호를 변조시키는 송신기 수단; b) 변조된 IF 신호를 제공하도록 수신 반송파 주파수를 갖는 변조된 수신 RF 신호를 수신하여 이를 한번에 하향 주파수 변환시키기 위하여 상기 송신기 수단에 연결된 수신기 수단; 및 c) 상기 변조된 IF 신호를 수신 및 복조하도록 상기 수신단에 연결된 복조기 수단을 포함하여 구성되는 무선 주파수 송수신기를 개시하고 있다.Specifically, the invention of Korean Patent Application No. 1995-7003790 described above, in a radio frequency (RF) transceiver having a direct transmitter modulation and a single receiver downlink frequency conversion to an intermediate frequency (IF), a) the transmission carrier frequency Transmitter means for generating a transmit RF carrier signal having a transmit modulated signal and modulating the RF carrier signal with the transmit modulated signal to provide a modulated transmit RF signal; b) receiver means coupled to said transmitter means for receiving a modulated received RF signal having a received carrier frequency and down frequency converting it at one time to provide a modulated IF signal; And c) demodulator means coupled to the receiving end to receive and demodulate the modulated IF signal.

전술한 대한민국 특허출원번호 제1995-7003790호의 발명은, 시분할 듀플렉스(TDD) 원격 통신 환경에서의 동작을 위해 직접적인 변조 송신기 및 단일 하향 주파수 변환 수신기를 포함함으로써, 단일의 RF 신호원은 시분할을 기초로 해서 위상 동기 루프의 형태로 사용되어 상기 송신용 반송파 신호 및 수신용 국부 발진기 신호를 모두 제공하며, 송수신기와 주제어기 사이의 인터페이스로 단일의 RF 신호원이 시분할되고, 다른 송신기 반송파 및 수신기 주파수에 대한 제어가 가능하며, 송수신기 전력을 최소화시키기 위한 송신기 및 수신기의 제어 차단에 필요한 신호를 제공하고 있다. 결국, 전술한 발명은 송수신기를 주파수 분할 듀플렉스(FDD)와 동일한 아날로그 방식으로 구현하였으며, 수신시 처리된 RF 동기 파라미터를 송신에도 사용하고, 동일한 RF 소자를 시분할을 통해서 송신단에서도 사용하고 있다.The invention of Korean Patent Application No. 1995-7003790 described above includes a direct modulation transmitter and a single downlink frequency conversion receiver for operation in a time division duplex (TDD) telecommunication environment, whereby a single RF signal source is based on time division. Used in the form of a phase-locked loop to provide both the transmit carrier signal and the receive local oscillator signal, time-divided by a single RF signal source as an interface between the transceiver and the main controller, and for different transmitter carrier and receiver frequencies. It is controllable and provides the signals needed to cut control of the transmitter and receiver to minimize transceiver power. As a result, the above-described invention implements the transceiver in the same analog manner as the frequency division duplex (FDD), uses the received RF synchronization parameters for transmission, and uses the same RF element in the transmitter through time division.

한편, 대한민국 특허출원번호 제2002-7011104호(2002.8.24 출원)에는 "FDD/ TDD 송수신기용 변조 방식"이 개시되어 있는 바, 주파수 분할 듀플렉스(FDD) 방식에 최소한의 변경을 적용하여 시분할 듀플렉스(TDD) 시스템을 실현할 수 있는 FDD/TDD 방식의 송수신기의 변조 방법을 개시하고 있다.On the other hand, the Republic of Korea Patent Application No. 2002-7011104 (2002.8.24 application) discloses a "modulation scheme for FDD / TDD transceiver", the time division duplex (FDD) by applying a minimum change to the frequency division duplex (FDD) scheme Disclosed is a modulation method of a transceiver of an FDD / TDD scheme that can realize a TDD) system.

구체적으로, 전술한 대한민국 특허출원번호 제2002-7011104호의 발명은, RF 전단을 변경하지 않고 FDD 모드 또는 TDD 모드에 모두 사용될 수 있으며, 또한, 코덱(CODEC) 및 디지털화 회로, 디지털화된 데이터용 버퍼 저장 장치, 및 버스트 모드 전송 회로를 요구하지 않기 때문에 비용 절감을 가져오며, 또한 대역 통과 필터와 유전체 저역 통과 필터뿐만 아니라 FDD 및 TDD용의 버스트 방식 제어기를 필요 없게 함으로써, 하드웨어의 복잡도를 최소화할 수 있다. 하지만, 수신신호를 아날로그에서 처리하고, TDD 프레임을 버스트 형태가 아닌 연속 모드의 신호로 처리하고 있다.Specifically, the above-described invention of Korean Patent Application No. 2002-7011104 can be used in both the FDD mode or the TDD mode without changing the RF front end, and also stores a codec and a digitizing circuit and a buffer for digitized data. It eliminates the need for devices and burst-mode transmission circuitry, resulting in cost savings and also minimizing hardware complexity by eliminating the need for burst-based controllers for FDD and TDD as well as bandpass filters and dielectric lowpass filters. . However, the received signal is processed in analog and the TDD frame is processed in a continuous mode signal rather than in a burst form.

한편, Dengwei Fu 등이 ISCAS 2000 IEEE international Symposium(2000년 May 28-31, p379)에서 "A Fast Synchronizer for Burst Modems with Simultaneous symbol Timing and Carrier Phase Estimations"의 명칭으로 게재한 논문에서는, 버스트 모드에서 심볼 타이밍과 반송파 위상 에러값의 빠른 포착을 위해 오픈 루프 타이밍 제어의 적용이 요구되는 바, 프리앰블을 이용하여 반송파 위상과 타이밍 에러값을 추정할 수 있는 동기 회로를 개시하고 있다.Meanwhile, in a paper published by Dengwei Fu et al. Under the name "A Fast Synchronizer for Burst Modems with Simultaneous symbol Timing and Carrier Phase Estimations" in the ISCAS 2000 IEEE international Symposium (May 28-31, p379, 2000), Since the application of open loop timing control is required for fast acquisition of timing and carrier phase error values, a synchronization circuit capable of estimating carrier phase and timing error values using a preamble is disclosed.

전술한 논문에 의하면, 고속으로 전송되는 버스트 신호를 처리하기 위해 전송 프레임의 시작 부분에 위치한 프리앰블을 이용하여 타이밍과 반송파 위상 에러 성분을 추출하여 동기 에러값을 추출하며, 수신된 신호와 프리앰블 패턴과의 상관 결과값을 이용하여 심볼 타이밍과 반송파 위상 에러값을 추정함으로써, 상기 프리앰블을 이용하여 짧은 버스트 프레임에 대한 동기를 빠른 시간에 획득할 수 있다.According to the above-mentioned paper, in order to process burst signals transmitted at high speed, timing and carrier phase error components are extracted using a preamble located at the beginning of a transmission frame, and a synchronization error value is extracted. By estimating the symbol timing and the carrier phase error value using the correlation result of, the preamble can be used to quickly acquire synchronization for a short burst frame.

구체적으로, 전술한 논문에서는, 수신기로 입력되는 신호는 고정된 주파수로 샘플링되며 수신신호의 데이터 이전에 일정 규칙의 프리앰블이 존재하는데, 수신된 신호의 프리앰블을 이용하여 타이밍과 위상 에러값을 추출한다. 또한, 상기 고정된 주파수로 샘플링된 신호는 정합 필터를 통과한 이후 수신단에서 알고 있는 프리앰블 값의 역함수와 상관을 하게 되고, 이러한 상관 결과값의 전력값의 변화로 수신 프레임의 시작 부분을 유추할 수 있으며, 상기 프리앰블의 시작점을 찾을 수 있다. 따라서 프레임의 시작과 프리앰블의 시작점을 찾음으로써, 프리앰블 패턴을 이용한 타이밍 에러값과 반송파 위상 에러 추정에 사용될 수 있다.Specifically, in the above-mentioned paper, a signal input to a receiver is sampled at a fixed frequency and a preamble having a predetermined rule exists before data of a received signal. The timing and phase error values are extracted using the preamble of the received signal. . In addition, the signal sampled at the fixed frequency is correlated with the inverse function of the preamble value known to the receiver after passing through the matched filter, and the beginning of the reception frame can be inferred by the change of the power value of the correlation result value. The starting point of the preamble can be found. Therefore, by finding the start of the frame and the start point of the preamble, it can be used for timing error value and carrier phase error estimation using the preamble pattern.

하지만, 전술한 논문은 버스트 신호를 프리앰블만을 이용하여 동기를 이루게 되고, 단순히 버스트 형태의 프레임을 처리하는 방식으로서 상향 링크로 전송되는 데이터 프레임에 적합할 뿐이며, 빠른 시간 안에 프리앰블만을 이용하여 동기를 이룰 뿐이며 정확도를 고려하고 있지 않다는 문제점이 있다.However, the above-mentioned paper is synchronized with a burst signal using only a preamble, and is simply a method of processing a burst-type frame, which is suitable for data frames transmitted on the uplink, and can be synchronized using only a preamble in a short time. The only problem is that accuracy is not taken into account.

상기 문제점을 해결하기 위한 본 발명의 목적은, 적응형 TDD 및 적응형 변조된 데이터를 디지털 영역에서 처리하고, 상향ㆍ하향 수신단에서 동일하게 적용될 수 있는, 적응형 TDD 및 적응형 변조 방식 지원이 가능한 모뎀 수신단의 동기 처리 장치 및 그 동기 방법을 제공하기 위한 것이다.An object of the present invention for solving the above problems, the adaptive TDD and the adaptive modulated data processing in the digital domain, and can be applied equally in the up and down receiver, it is possible to support the adaptive TDD and adaptive modulation scheme The present invention provides a synchronization processing device and a synchronization method of a modem receiver.

상기 목적을 달성하기 위한 본 발명의 하나의 특징에 따른 적응형 모뎀 수신단의 동기 처리 장치는,In accordance with one aspect of the present invention for achieving the above object, a synchronization processing apparatus of an adaptive modem receiver,

적응형 시분할 듀플렉스(TDD)와 적응형 변조를 지원하는 모뎀의 수신단에서,At the receiving end of a modem that supports adaptive time division duplex (TDD) and adaptive modulation,

a) 실시간으로 빠른 동기 파라미터 추출을 위해서 프리앰블을 이용하여 버스트 프레임을 검출하는 버스트 프레임 검출부; b) 상기 버스트 프레임 검출기로 수신된 신호와 프리앰블 패턴을 상관시키고, 그 상관값에 따라 상기 프레임의 정확한 시작점을 추출하여 그 시작점으로부터 수신된 프리앰블 패턴간 자기상관을 통하여 주파수 오프셋을 추정하는 주파수 오프셋 추정부; 및 c) 상기 버스트 프레임 검출기에서 상관된 결과값의 최대값으로부터 심볼 타이밍 파라미터와 반송파 위상 에러 파라미터 값을 추출하여, 초기 프레임 동기와 심볼 타이밍을 보상하고, 반송파 위상을 보상하는 타이밍 및 위상 추정부를 포함한다.a) a burst frame detector for detecting a burst frame using a preamble for fast synchronization parameter extraction in real time; b) Correlate the signal received by the burst frame detector with the preamble pattern, extract the exact starting point of the frame according to the correlation value, and estimate the frequency offset through autocorrelation between the preamble patterns received from the starting point. government; And c) a timing and phase estimator for extracting a symbol timing parameter and a carrier phase error parameter value from the maximum value of the correlated result in the burst frame detector, compensating initial frame synchronization and symbol timing, and compensating carrier phase. do.

여기서, 적응형 모뎀 수신단의 동기 처리 장치는 복잡한 변조 방식에서 요구되는 여분의 동기 파라미터 에러값을 제어하는 추적부를 더 포함한다.Here, the synchronization processing apparatus of the adaptive modem receiver further includes a tracking unit for controlling an extra synchronization parameter error value required in a complex modulation scheme.

또한, 상기 추적부는, 복잡한 변조 방식을 지원하기 위해 심볼 타이밍 추정 회로와 결합되는 심볼 타이밍 추적부; 및 여분의 반송파 위상 에러를 제어하고, 여분의 주파수 오프셋을 보상하기 위해 반송파 위상 추정 회로와 결합하는 반송파 위상 추적부를 포함한다.The tracking unit may further include: a symbol timing tracking unit coupled with a symbol timing estimation circuit to support a complex modulation scheme; And a carrier phase tracking unit for controlling the extra carrier phase error and combining with the carrier phase estimation circuit to compensate for the extra frequency offset.

또한, 상기 프리앰블은 상기 버스트 프레임의 시작부에 형성되는 32 심볼로 이루어지는 것이 바람직하다.In addition, the preamble is preferably composed of 32 symbols formed at the beginning of the burst frame.

또한, 상기 프리앰블은 상기 프레임의 헤더에 프레임 내의 송수신 정보가 포함되어 적응형 TDD와 적응형 변조 방식을 지원하는 것이 바람직하다.In addition, the preamble preferably includes the transmission and reception information in the frame in the header of the frame to support the adaptive TDD and the adaptive modulation scheme.

또한, 상기 타이밍 및 위상 추정부는, 상기 상관된 결과값의 최대값으로부터 심볼 타이밍 파라미터 값을 추출하여, 초기 프레임 동기와 심볼 타이밍을 보상하는 타이밍 추정부; 및 상기 상관된 결과값의 최대값으로부터 반송파 위상 에러 파라미터 값을 추출하여, 초기 프레임 동기와 반송파 위상을 보상하는 반송파 위상 추정부를 포함한다.The timing and phase estimator may include: a timing estimator configured to extract a symbol timing parameter value from a maximum value of the correlated result value to compensate for initial frame synchronization and symbol timing; And a carrier phase estimator for extracting a carrier phase error parameter value from the maximum value of the correlated result and compensating initial frame synchronization and carrier phase.

또한, 상기 타이밍 추정부는, 상기 버스트 검출부가 프레임 시작점을 감지하는 시점까지 일정 기간 동안 상관 결과값을 저장하는 상관기 FIFO(Correlator First In First Out); 상기 상관 결과값에 따라 추출된 심볼 타이밍 파라미터 값을 사용하여 타이밍을 추정하는 타이밍 추정기; 상기 타이밍 추정기의 출력을 초기값으로 설정하는 루프 필터(Loop Filter); 상기 루프 필터의 출력에 따라 필터를 선택하는 FIR 필터 선택기(Finite Impulse Response Filter selector); 및 상기 FIR 필터 선택기로부터 선택된 FIR 필터로 구성되어, 타이밍 에러값에 따른 심볼 타이밍 에러값을 보상하는 보간기(Interpolator)를 포함한다.The timing estimator may include: a correlator first in first out (FIFO) for storing a correlation result value for a predetermined time until the burst detection unit detects a frame start point; A timing estimator for estimating timing using the symbol timing parameter value extracted according to the correlation result value; A loop filter for setting the output of the timing estimator to an initial value; A finite impulse response filter selector for selecting a filter according to an output of the loop filter; And an interpolator composed of an FIR filter selected from the FIR filter selector and compensating symbol timing error values according to timing error values.

또한, 상기 보간기는 반송파 위상 추정부에 전송될 심볼 데이터를 결정하기 위해서 상기 버스트 검출부에서 추출된 수신 프레임 시작점에 대한 정보를 요구하는 것이 바람직하다.In addition, the interpolator preferably requests information about a start point of a received frame extracted by the burst detector to determine symbol data to be transmitted to a carrier phase estimator.

또한, 상기 프리앰블을 이용하는 타이밍 추정기에 따라 초기 타이밍 동기를 이룬 후에 복잡한 변조 방식에서의 심볼 타이밍을 보상하기 위한 타이밍 에러 추적기를 더 포함한다.The apparatus further includes a timing error tracker for compensating symbol timing in a complex modulation scheme after initial timing synchronization according to the timing estimator using the preamble.

또한, 상기 반송파 위상 추정부는, 상기 버스트 검출부가 프레임의 시작점을 검출할 때까지 일정 기간 버스트 검출기 내의 상관 결과값의 실수와 허수부를 저장하는 반송파 위상 FIFO(Carrier phase FIFO); 상기 버스트 검출부가 프레임의 시작점을 알릴 때, 상기 타이밍 추정부가 타이밍 에러를 보상할 때까지 상기 추정된 반송파 위상 에러값을 저장하는 FIFO; 상기 FIFO에 저장된 값으로부터 추출된 위상 에러값에 대한 사인/코사인(sine/cosine) 값을 저장한 ROM; 상기 반송파 위상 에러 추정 값을 초기값으로 사용하는 루프 필터; 상기 반송파 위상이 보상된 데이터를 등화기로 송신하는 반송파 위상 복원기; 및 상기 반송파 위상 복원기의 사인/코사인(sine/cosine) 값의 부호를 결정하여 상기 수신된 신호의 정확한 위치를 보상하는 위상 모호 블록(phase ambiguity block)을 포함한다.The carrier phase estimator may include a carrier phase FIFO (storage phase FIFO) which stores a real number and an imaginary part of a correlation result value in a burst detector for a predetermined period until the burst detector detects a start point of a frame; A FIFO that stores the estimated carrier phase error value until the timing estimator compensates for a timing error when the burst detector informs the start of a frame; A ROM storing sine / cosine values for phase error values extracted from values stored in the FIFO; A loop filter using the carrier phase error estimation value as an initial value; A carrier phase reconstructor for transmitting the data compensated for the carrier phase to an equalizer; And a phase ambiguity block for determining the sign of a sine / cosine value of the carrier phase reconstructor to compensate for the exact position of the received signal.

또한, 여분의 반송파 위상 에러를 보상하고 프레임 내의 TDM 방식으로 전송되는 하향 링크 내 주파수 오프셋의 영향을 최소화하기 위해 반송파 위상 에러 추적기를 더 포함한다.In addition, a carrier phase error tracker is further included to compensate for the extra carrier phase error and to minimize the influence of the frequency offset in the downlink transmitted by the TDM scheme in the frame.

또한, 상기 반송파 위상 추정 계산 블록은 0°~ 90°내의 값만을 추정함으로써, 상기 반송파 위상 FIFO의 실수부(Real) 및 허수부(Image) 값의 부호를 추정하는 것이 바람직하다.In addition, it is preferable that the carrier phase estimation calculation block estimates the sign of a real part and an imaginary part value of the carrier phase FIFO by estimating only a value within 0 ° to 90 °.

본 발명의 다른 특징에 따른 적응형 모뎀 수신단의 동기 방법은,According to another aspect of the present invention, there is provided a synchronization method of an adaptive modem receiver.

적응형 시분할 듀플렉스(TDD)와 적응형 변조를 지원하는 모뎀 수신단의 동기 방법으로서,As a synchronization method of a modem receiver that supports adaptive time division duplex (TDD) and adaptive modulation,

a) 버스트 프레임을 검출하여 수신된 신호와 프리앰블 패턴을 서로 상관시키는 단계; b) 상기 상관된 값에 따라 상기 버스트 프레임의 정확한 시작점을 추출하여 상기 버스트 프레임의 초기 동기를 이루는 동기 추정값을 추출하는 단계; c) 상기 추출된 프레임 시작점으로부터 나중에 수신되는 프리앰블 패턴 간의 상호 상관을 통하여 주파수 오프셋을 추정하는 단계; d) 상기 상호 상관된 결과값의 최대값으로부터 심볼 타이밍 파라미터와 반송파 위상 에러 파라미터 값을 추출하는 단계; 및 e) 상기 추출된 파라미터 값들에 따라 초기 프레임 동기, 심볼 타이밍 보상 및 반송파 위상 보상을 수행하는 단계를 포함한다.a) detecting a burst frame and correlating the received signal with the preamble pattern; b) extracting an exact starting point of the burst frame according to the correlated value and extracting a synchronization estimate value for initial synchronization of the burst frame; c) estimating a frequency offset through cross correlation between preamble patterns received later from the extracted frame start point; d) extracting a symbol timing parameter and a carrier phase error parameter value from the maximum value of the cross-correlated result; And e) performing initial frame synchronization, symbol timing compensation, and carrier phase compensation according to the extracted parameter values.

여기서, 상기 적응형 모뎀 수신단의 동기 방법은 상기 v) 단계 후에, 복잡한 변조 방식에서 요구되는 여분의 동기 파라미터 에러값을 제어하는 단계를 더 포함한다.Here, the method of synchronizing the adaptive modem receiver further includes controlling, after step v), an extra synchronization parameter error value required in a complex modulation scheme.

또한, 상기 추정된 동기 파라미터 값에 따라 상향 및 하향 프레임 내의 빠른 데이터 동기 획득이 수행되는 것이 바람직하다.In addition, it is preferable that fast data synchronization acquisition in up and down frames is performed according to the estimated synchronization parameter value.

이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 적응형 TDD 및 적응형 변조 방식을 지원하는 모뎀의 동기 처리 장치 및 그 동기 방법을 상세히 설명한다.Hereinafter, a synchronization processing apparatus and a synchronization method of a modem supporting an adaptive TDD and an adaptive modulation scheme according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 적응형 TDD 및 적응형 변조를 지원하는 모뎀 수신단의 동기 처리 장치는 프리앰블을 이용하여 프레임을 검출할 수 있어야 하고, 상기 프리앰블로부터 심볼 타이밍과 반송파 위상 에러값을 추정할 수 있어야 하며, 주파수 오프셋을 빠르게 보상할 수 있어야 하고, 또한, 여분의 에러값을 제어하고 주파수 오프셋을 계속적으로 보상하기 위한 추적 회로가 요구된다.The synchronization processing apparatus of the modem receiving end supporting the adaptive TDD and the adaptive modulation according to the present invention should be able to detect a frame using the preamble, and be able to estimate the symbol timing and the carrier phase error value from the preamble. There is a need for a fast compensation of the frequency offset, and also a tracking circuit is needed to control the extra error value and to continuously compensate for the frequency offset.

도 1은 본 발명에 따른 시분할 듀플렉스(TDD) 적응형 모뎀 수신단의 동기 처리 장치의 개략적인 구성도로서, 본 발명에 따른 적응형 모뎀 수신단의 동기 처리장치의 구성 요소들의 구체적인 동작 및 구조에 대하여 설명한다.1 is a schematic configuration diagram of a synchronization processing apparatus of a time division duplex (TDD) adaptive modem receiver according to the present invention, and a detailed operation and structure of components of the synchronization processing apparatus of the adaptive modem receiver according to the present invention will be described. do.

본 발명에 따른 적응형 모뎀 수신단의 동기부(100)는 개략적으로 버스트(또는 버스트 프레임) 검출기(200), 주파수 오프셋 추정 회로(300), 및 심볼 타이밍 및 반송파 위상의 추정 및 복원 회로(400)로 이루어지며, 상기 심볼 타이밍 및 반송파 위상의 추정 및 복원 회로(400)는 심볼 타이밍 추정 및 복원 회로(410) 및 반송파 위상 추정 및 복원 회로(420)로 각각 구분되며, 이하, 심볼 타이밍 추정 및 복원 회로(410)는 타이밍 추정 회로, 반송파 위상 추정 및 복원 회로(420)는 반송파 위상 추정 회로로 부르기로 한다.The synchronization unit 100 of the adaptive modem receiver according to the present invention is roughly a burst (or burst frame) detector 200, a frequency offset estimation circuit 300, and a symbol timing and carrier phase estimation and recovery circuit 400 The symbol timing and carrier phase estimation and recovery circuit 400 is divided into a symbol timing estimation and recovery circuit 410 and a carrier phase estimation and recovery circuit 420, respectively. The circuit 410 is referred to as a timing estimation circuit, and the carrier phase estimation and recovery circuit 420 is referred to as a carrier phase estimation circuit.

본 발명에 따른 적응형 모뎀 수신단의 동기부(100)에서, 상기 버스트 프레임 검출기(200)는 실시간으로 빠른 동기 파라미터 추출을 위해서 프리앰블을 이용하여 버스트 프레임을 검출하게 된다.In the synchronizer 100 of the adaptive modem receiver according to the present invention, the burst frame detector 200 detects a burst frame using a preamble for fast synchronization parameter extraction in real time.

상기 주파수 오프셋 추정 회로(300)는 상기 버스트 프레임 검출기(200)로 수신된 신호와 프리앰블 패턴을 상관시키고, 그 상관값에 따라 상기 프레임의 정확한 시작점을 추출하여 나중에 수신된 프리앰블 패턴 간의 상호 상관을 통하여 주파수 오프셋을 추정하게 된다.The frequency offset estimation circuit 300 correlates the preamble pattern with the signal received by the burst frame detector 200, extracts the exact starting point of the frame according to the correlation value, and then performs cross correlation between the preamble patterns received later. Estimate the frequency offset.

또한, 상기 타이밍 및 위상 추정 회로(400)는 상기 상관된 결과값의 최대값으로부터 심볼 타이밍 파라미터와 반송파 위상 에러 파라미터 값을 추출하여, 초기 프레임 동기와 심볼 타이밍을 보상하고, 반송파 위상을 보상하게 된다. 여기서, 상기 타이밍 및 위상 추정 회로(400)는 복잡한 변조 방식에서 요구되는 여분의 동기 파라미터 에러값을 제어하는 추적 회로를 추가적으로 포함할 수 있다.In addition, the timing and phase estimation circuit 400 extracts a symbol timing parameter and a carrier phase error parameter value from the maximum value of the correlated result, thereby compensating for initial frame synchronization and symbol timing, and compensates for carrier phase. . Here, the timing and phase estimation circuit 400 may further include a tracking circuit for controlling an extra sync parameter error value required in a complex modulation scheme.

상기 추적 회로는, 복잡한 변조 방식을 지원하기 위해 심볼 타이밍 추정 회로와 결합되는 심볼 타이밍 추적 회로, 및 여분의 반송파 위상 에러를 제어하고, 여분의 주파수 오프셋을 보상하기 위해 반송파 위상 추정 회로와 결합하는 반송파 위상 추적 회로를 포함할 수 있다.The tracking circuit includes a symbol timing tracking circuit coupled with a symbol timing estimation circuit to support a complex modulation scheme, and a carrier coupled with a carrier phase estimation circuit to control the extra carrier phase error and compensate for the extra frequency offset. Phase tracking circuitry.

도 1을 참조하면, 아날로그/디지털 변환기(A/D Converter)를 통과하여 디지털로 변환된 신호는 적응형 모뎀 수신단의 동기부(100)로 입력된다. 상기 적응형 모뎀 수신단의 동기부(100)는 수신된 신호의 동기가 이루어지게 하는 회로이다. 본 발명에 따른 적응형 모뎀 수신단의 동기부(100)에서 동기 처리된 이후에 출력되는 출력신호는 등화기와 채널 디코더 블록으로 전송되어 데이터 전송 효율을 높이게 된다.Referring to FIG. 1, a signal converted into a digital signal through an analog / digital converter is input to a synchronizer 100 of an adaptive modem receiver. The synchronizer 100 of the adaptive modem receiver is a circuit for synchronizing the received signal. The output signal output after being synchronized by the synchronization unit 100 of the adaptive modem receiver according to the present invention is transmitted to the equalizer and the channel decoder block to increase data transmission efficiency.

도 2a는 본 발명에 따른 적응형 모뎀 수신단의 동기 처리 장치에서, 버스트 프레임 검출기(burst frame detector)의 세부 구성도이고, 도 2b는 본 발명에 따른 적응형 모뎀 수신단의 동기 처리 장치에서, 프리앰블과 수신된 프레임의 상관 결과를 나타내는 도면이다.FIG. 2A is a detailed configuration diagram of a burst frame detector in a synchronous processing device of an adaptive modem receiver according to the present invention, and FIG. 2B is a diagram illustrating a preamble and a preamble in a synchronous processing device of an adaptive modem receiver according to the present invention. A diagram illustrating a correlation result of a received frame.

상기 적응형 모뎀 수신단의 동기부(100)로 수신된 신호는 도 2a와 같이 공액(conjugate) 프리앰블과 상관(correlation)을 취한다. 이때, 이러한 상관의 결과값은 실수부와 허수부를 각각 제곱한 후에 합하게 되고, 결국 도 2b와 같은 결과값을 갖는다. 도 2a에 도시된 버스트 프레임 검출기(200)의 세부 구성 요소의 구성 및 동작은 당업자에게 자명하므로, 상세한 설명은 생략한다.The signal received by the synchronization unit 100 of the adaptive modem receiver is correlated with the conjugate preamble as shown in FIG. 2A. At this time, the result of the correlation is summed after squared the real part and the imaginary part, respectively, and has a result value as shown in FIG. 2B. Since the configuration and operation of detailed components of the burst frame detector 200 shown in FIG. 2A will be apparent to those skilled in the art, a detailed description thereof will be omitted.

상기 수신된 신호와 프리앰블과의 상관은 프레임의 존재 유무와 프레임의 시작점 검출에 사용되며, 그 결과값 내의 최대 피크 지점을 검출함으로써, 심볼 타이밍 추정 및 반송파 위상 추정에 사용하게 된다.The correlation between the received signal and the preamble is used to detect the presence or absence of a frame and the start point of the frame, and to detect the maximum peak point in the resultant value, which is used for symbol timing estimation and carrier phase estimation.

도 2b의 최대 피크 지점을 검출하는 버스트 검출기(200)는 심볼 타이밍 및 반송파 위상 복원 회로(400), 주파수 오프셋 추정 회로(300)로부터 추출된 파라미터 값을 전송하게 된다.The burst detector 200 detecting the maximum peak point of FIG. 2B transmits parameter values extracted from the symbol timing and carrier phase recovery circuit 400 and the frequency offset estimation circuit 300.

본 발명에 따른 적응형 모뎀의 동기 처리 방식은 32 심볼의 프리앰블 패턴을 이용한 프레임 검출, 프레임 동기, 심볼 타이밍 추정, 반송파 위상 추정, 주파수 오프셋 추정 회로들, 그리고 여분의 주파수 오프셋을 제어하고 적응형 변조를 지원하기 위한 추적 회로로 구성된다. 여기서, 상기 프리앰블은 상기 버스트 프레임의 시작부에 형성되는 32 심볼로 이루어지며, 상기 프레임의 헤더에 프레임 내의 송수신 정보가 포함되어 적응형 TDD와 적응형 변조 방식을 지원하게 된다.The synchronization processing scheme of the adaptive modem according to the present invention controls frame detection, frame synchronization, symbol timing estimation, carrier phase estimation, frequency offset estimation circuits, and redundant frequency offset using a 32 symbol preamble pattern, and adaptive modulation. It consists of a tracking circuit to support it. Here, the preamble consists of 32 symbols formed at the beginning of the burst frame, and includes the transmit / receive information in the frame in the header of the frame to support the adaptive TDD and the adaptive modulation scheme.

구체적으로, 본 발명에 따른 적응형 모뎀 수신단의 동기 처리 장치는 동일한 채널 대역을 시간에 따라 상향 및 하향 링크가 공유하는 시스템으로 전송률을 향상시키기 위해 각 가입자별 채널 상태에 따라 그리고 적응형 변조와 상향ㆍ하향 데이터양에 따라 적응형 TDD를 지원하게 된다.Specifically, the synchronization processing apparatus of the adaptive modem receiver according to the present invention is a system in which uplink and downlink share the same channel band over time according to the channel state of each subscriber and the adaptive modulation and uplink to improve the transmission rate. ㆍ Adaptive TDD is supported according to the amount of downlink data.

상기 TDD로 상향ㆍ하향 링크가 동일한 채널을 공유할 때, 하향 링크의 데이터 특성은 고정된 길이의 프리앰블이 선행하며 상기 프리앰블 다음에 TDD 프레임 특성에 대한 정보가 포함된다. 이러한 정보에는 각 가입자국에 해당하는 데이터 시점, 변조 타입, 데이터 길이에 대한 정보가 포함되며, TDD 프레임 정보가 전송된 이후에 각 가입자국에 대한 데이터가 시분할 다중화(Time division Multiplexing: TDM) 방식으로 전송된다. When uplink and downlink share the same channel with the TDD, the downlink data characteristic is preceded by a fixed length preamble and includes information on the TDD frame characteristic after the preamble. This information includes information on the data time point, modulation type, and data length corresponding to each subscriber station, and after the TDD frame information is transmitted, data for each subscriber station is time-division multiplexed (TDM). Is sent.

여기서, 상기 전송되는 가입자국의 데이터 타입은 변조 타입이 간단한 방식에서 복잡한 방식의 순서로 전송되며, 하향 링크로 전송되는 데이터는 초기 동기 획득 과정에서 수신 전력 및 주파수, 타이밍 동기 및 반송파 위상 동기를 처리하기 위한 과정이 요구된다.Here, the data type of the transmitted subscriber station is transmitted in the order of complex modulation to simple modulation type, and the data transmitted in the downlink processes received power and frequency, timing synchronization, and carrier phase synchronization during initial synchronization acquisition. A process to do this is required.

이후, 상기 상향 링크의 데이터 프레임은 하향 링크를 통해 각 가입자들의 상향 링크 전송 방식이 결정되었다면 특정한 순서 없이 시분할 다중화 방식(TDMA)으로 전송된다. 이때, 상향 링크의 데이터 특성은 하향 링크보다 짧은 길이의 프레임 길이를 갖는다.Thereafter, the uplink data frame is transmitted in time division multiplexing (TDMA) without a specific order if the uplink transmission scheme of each subscriber is determined through the downlink. In this case, the data characteristic of the uplink has a frame length shorter than that of the downlink.

본 발명은, 이러한 적응형 TDD 프레임을 처리하는 모뎀 수신단의 동기 처리 장치에 있어서, 프레임 동기, 타이밍 동기, 반송파 위상 동기 및 주파수 오프셋 동기를 이루는 모뎀 구조를 개시하며, 본 발명에 따른 모뎀은 상향ㆍ하향 수신단에서 동일하게 사용될 수 있고, 적응형 변조를 지원할 수 있게 된다.The present invention discloses a modem structure for achieving frame synchronization, timing synchronization, carrier phase synchronization, and frequency offset synchronization in a synchronization processing apparatus of a modem receiving end for processing such an adaptive TDD frame. The same may be used in the downstream receiver, and it may support adaptive modulation.

한편, 상기 주파수 오프셋 추정 회로(300)는 도 3과 같이 구체적으로 구성될 수 있다. 도 3은 본 발명에 따른 적응형 모뎀 수신단의 동기 처리 장치에서, 주파수 오프셋 추정 회로의 세부 구성도이다.Meanwhile, the frequency offset estimation circuit 300 may be specifically configured as shown in FIG. 3. 3 is a detailed block diagram of a frequency offset estimation circuit in the synchronization processing apparatus of the adaptive modem receiver according to the present invention.

상기 주파수 오프셋 추정 회로(300)는 16 심볼 단위로 2번 반복되어 송신되는 프리앰블(310a, 310b)을 이용하여, 상기 버스트 검출기(200)가 프레임의 시작점을 검출하였을 때, 상기 16 심볼 단위의 수신된 프리앰블(310a) 중에 선행하는 수신 데이터의 공액(conjugate) 값(320a, 320b, 320c, 320d)과 나중에 수신된 16 심볼의 프리앰블(310b) 간의 자기 상관을 계산하게 된다. 이와 같이 계산된 자기 상관값은 주파수 오프셋 추정값()이며, 이는 도 4에 도시된 반송파 위상 복원 회로(420) 내의 루프 필터(426)로 전송되고, 반송파 위상 에러 추정값과 함께 보상되게 된다. 전술한 도 3의 주파수 오프셋 추정 회로(300)의 세부 구성 요소의 동작은 당업자에게 자명하므로 상세한 설명을 생략하기로 한다.The frequency offset estimation circuit 300 receives the 16 symbol units when the burst detector 200 detects the start point of the frame using the preambles 310a and 310b that are repeatedly transmitted twice in 16 symbol units. Among the preambles 310a, autocorrelation between the conjugate values 320a, 320b, 320c, and 320d of the preceding received data and the 16 symbols preamble 310b received later is calculated. The autocorrelation value thus calculated is a frequency offset estimate ( , Which is transmitted to the loop filter 426 in the carrier phase recovery circuit 420 shown in FIG. 4 and compensated with the carrier phase error estimate. Operation of detailed components of the frequency offset estimation circuit 300 of FIG. 3 will be apparent to those skilled in the art, and thus detailed descriptions thereof will be omitted.

또한, 상기 버스트 검출 회로(200)가 프레임의 시작점을 검출한 이후에 추출된 동기 파라미터는 도 1의 타이밍 추정 회로(410)와 반송파 위상 추정 회로(420)로 송신되는데, 상기 타이밍 추정 회로(410)와 반송파 위상 추정 회로(420)는 도 4를 참조하여 구체적으로 설명한다.In addition, the synchronization parameter extracted after the burst detection circuit 200 detects a start point of a frame is transmitted to the timing estimation circuit 410 and the carrier phase estimation circuit 420 of FIG. ) And the carrier phase estimation circuit 420 will be described in detail with reference to FIG. 4.

도 4는 본 발명에 따른 적응형 모뎀 수신단의 동기 처리 장치에서, 타이밍 및 위상 동기부의 세부 구성도로서, 상기 타이밍 추정 회로(410)는 상관기 FIFO(Correlator First In First Out; 411), 타이밍 추정 블록(412), 루프 필터(Loop Filter: 413), FIR 필터 선택기(Finite Impulse Response Filter selector: 414), 보간기(Interpolator: 415), 및 타이밍 에러 추적 회로(TED: 416)로 이루어지며, 또한, 반송파 위상 추정 회로(420)는 반송파 위상 FIFO(Carrier phase FIFO; 421), 반송파 위상 추정 계산 블록(422), ROM(423), 위상 모호 블록(phase ambiguity block: 424), 루프 필터(425), 반송파 위상 보상기(426), Pre-Decm(427), 및 반송파 위상 에러 추적 회로(428)로 이루어지는데, 이하 상세히 설명한다.4 is a detailed configuration diagram of a timing and phase synchronizer in a synchronization processing apparatus of an adaptive modem receiver according to the present invention, wherein the timing estimation circuit 410 is a correlator correlator first in first out (411), timing estimation block. 412, a loop filter 413, a finite impulse response filter selector 414, an interpolator 415, and a timing error tracking circuit TED 416. The carrier phase estimation circuit 420 includes a carrier phase FIFO (421), a carrier phase estimation calculation block (422), a ROM (423), a phase ambiguity block (424), a loop filter 425, A carrier phase compensator 426, a Pre-Decm 427, and a carrier phase error tracking circuit 428 are described in detail below.

도 4의 버스트 검출기(200)로부터 보간기(415)로 입력되는 데이터는 도 1의 버스트 검출기(200)의 입력 데이터와 동일하며, 상기 버스트 검출기(200)가 프레임의 시작점을 추출하기까지 데이터 손실을 막기 위해서 일정 길이의 데이터가 미리 메모리에 저장되었다가 입력된다.The data input from the burst detector 200 of FIG. 4 to the interpolator 415 is the same as the input data of the burst detector 200 of FIG. 1, and data loss until the burst detector 200 extracts the starting point of the frame. In order to prevent this, data of a certain length is stored in memory before being inputted.

상기 버스트 검출기(200)로부터 타이밍 추정 회로(410) 내의 상관기FIFO(411)로 입력된 신호는 도 2a의 상관 결과값을 나타낸다.The signal input from the burst detector 200 to the correlator FIFO 411 in the timing estimation circuit 410 represents the correlation result of FIG. 2A.

상기 상관기 FIFO(411)는 버스트 검출기(100)가 프레임 시작점을 감지하는 시점까지 타이밍 추정 블록(412)에서 요구되는 상관값을 제공하기 위해서 일정 기간 동안 상관 결과값을 저장하게 된다. 이와 같이 추출된 심볼 타이밍 파라미터 값은 타이밍 추정 회로(412)에서 타이밍 추정 계산에 사용된다.The correlator FIFO 411 stores the correlation result for a period of time in order to provide the correlation value required in the timing estimation block 412 until the burst detector 100 detects the frame start point. The symbol timing parameter values thus extracted are used by the timing estimation circuit 412 to calculate timing estimation.

상기 타이밍 추정 회로(412)의 출력은 루프 필터(413)의 초기값으로 설정된다. 상기 루프 필터(413)의 출력은 타이밍 보상을 위한 보간기(415)의 필터 선택을 위한 FIR 필터 선택기(414)로 전송된다.The output of the timing estimation circuit 412 is set to an initial value of the loop filter 413. The output of the loop filter 413 is sent to the FIR filter selector 414 for filter selection of the interpolator 415 for timing compensation.

상기 보간기(415)는 FIR 필터 선택기(414)로부터 선택된 FIR 필터로 구성되며, 타이밍 에러값에 따른 심볼 타이밍 에러값을 보상하게 된다. 상기 보간기(415)는 반송파 위상 추정(420)에 전송될 심볼 데이터를 결정하기 위해서 상기 버스트 검출기(200)에서 추출된 수신 프레임 시작점에 대한 정보가 요구된다.The interpolator 415 is composed of an FIR filter selected from the FIR filter selector 414 and compensates for a symbol timing error value according to the timing error value. The interpolator 415 needs information on the start point of the received frame extracted by the burst detector 200 to determine the symbol data to be transmitted to the carrier phase estimation 420.

이러한 적응형 변조를 사용하는 모뎀의 수신단에서는 변조 타입이 복잡해짐에 따라 정밀한 타이밍과 반송파 위상 복원이 이루어진다. 본 발명에서는 프리앰블을 이용하여 타이밍 추정 회로(412)를 이용, 초기 타이밍 동기를 이룬 후에 타이밍 에러 추적 회로(416)를 덧붙여 복잡한 변조 방식에서의 심볼 타이밍 보상에 대한 안전성을 높일 수 있다.At the receiving end of a modem using such adaptive modulation, the precise timing and carrier phase recovery are achieved as the modulation type becomes more complicated. According to the present invention, after timing synchronization circuit 412 is used to perform initial timing synchronization using a preamble, a timing error tracking circuit 416 may be added to increase safety of symbol timing compensation in a complex modulation scheme.

또한, 반송파 위상 추정 회로(420) 내의 반송파 위상 FIFO(Carrier phase FIFO; 421)는 상관기 FIFO(411)와 같이 상기 버스트 검출기(200)가 프레임의 시작점을 검출할 때까지 일정 기간 버스트 검출기(200) 내의 상관 결과값의 실수와 허수부를 저장한다. 상기 반송파 위상 FIFO(421)에 저장된 데이터는 버스트 검출기(200)가 프레임의 시작점을 알릴 때, 반송파 위상 추정 계산 블록(422)에서 수신된 신호의 반송파 위상 에러값을 추정하는데 사용된다.In addition, a carrier phase FIFO (421) in the carrier phase estimation circuit 420, such as the correlator FIFO 411, is a burst detector 200 for a period of time until the burst detector 200 detects a start point of a frame. Stores the real and imaginary parts of the correlation result. The data stored in the carrier phase FIFO 421 is used to estimate the carrier phase error value of the signal received at the carrier phase estimation calculation block 422 when the burst detector 200 announces the beginning of the frame.

상기 추정된 반송파 위상 에러값은 타이밍 추정 회로가 타이밍 에러를 보상할 때까지 ROM(423)에 저장되었다가 루프 필터(425)의 초기값으로 적용된다. 반송파 위상(Carrier phase) FIFO(421)의 실수부(Real) 및 허수부(Image) 값의 부호는 반송파 위상 추정 계산 블록(422)이 0°~ 90°내의 값만을 추정하게 되며, 이후, 수신신호의 정확한 위치 보상을 위한 위상 모호 블록(phase ambiguity block: 424)으로 전송된다. 상기 위상 모호 블록(424)은 반송파 위상 보상기(426) 내의 sine/cosine 값의 부호를 결정한다. 이후, 반송파 위상 복원 회로(426)에서 반송파 위상이 보상된 데이터는 등화기로 송신된다. 이때, 여분의 반송파 위상 에러를 보상하고 프레임 내의 TDM 방식으로 전송되는 하향 링크 내 주파수 오프셋의 영향을 최소화하기 위해 반송파 위상 에러 추적 회로(428)가 추가된다.The estimated carrier phase error value is stored in the ROM 423 until the timing estimation circuit compensates for the timing error and then applied as an initial value of the loop filter 425. The sign of the real and imaginary values of the carrier phase FIFO 421 causes the carrier phase estimation calculation block 422 to estimate only values within 0 ° to 90 °, and then receives A phase ambiguity block 424 is sent for correct position compensation of the signal. The phase ambiguity block 424 determines the sign of the sine / cosine value in the carrier phase compensator 426. Thereafter, the carrier phase compensated data in the carrier phase recovery circuit 426 is transmitted to the equalizer. At this time, a carrier phase error tracking circuit 428 is added to compensate for the extra carrier phase error and to minimize the influence of the frequency offset in the downlink transmitted by the TDM scheme in the frame.

상기 반송파 위상과 주파수 오프셋이 보상된 신호는 반송파 에러 추적 회로(428)로 입력된다. 여기서, Pre-Decm(427)은 TDD 방식의 반송파 위상 추적 회로를 구성하기 위해 수신신호의 값을 결정하게 된다.The signal whose carrier phase and frequency offset are compensated for is input to a carrier error tracking circuit 428. Here, the Pre-Decm 427 determines the value of the received signal to configure a carrier phase tracking circuit of the TDD scheme.

도 5는 본 발명에 따른 적응형 모뎀의 동기 방법을 나타내는 순서도로서, 도 5를 참조하여, 본 발명에 따른 적응형 모뎀의 동기 방법을 설명한다.FIG. 5 is a flowchart illustrating a synchronization method of an adaptive modem according to the present invention. Referring to FIG. 5, the synchronization method of the adaptive modem according to the present invention will be described.

본 발명에 따른 적응형 모뎀의 동기 방법은, 먼저 실시간으로 동작하는 버스트 프레임 검출기로 수신된 신호와 프리앰블 패턴을 서로 상관시키게 된다(S510).In the method of synchronizing an adaptive modem according to the present invention, first, a signal received by a burst frame detector operating in real time is correlated with a preamble pattern (S510).

다음으로, 상기 상관된 값에 따라 상기 버스트 프레임의 정확한 시작점을 추출하여 상기 버스트 프레임의 초기 동기를 이루는 동기 추정값을 추출하게 된다(S520). 여기서, 상기 추정된 동기 파라미터 값은 상향ㆍ하향 프레임 내의 빠른 데이터 동기 획득이 이루어지게 한다.Next, an exact starting point of the burst frame is extracted according to the correlated value, thereby extracting a synchronization estimation value for initial synchronization of the burst frame (S520). In this case, the estimated synchronization parameter value enables fast data synchronization acquisition in up / down frames.

다음으로, 상기 추출된 프레임 시작점으로부터 나중에 수신되는 프리앰블 패턴 간의 상호 상관을 통하여 주파수 오프셋을 추정하게 된다(S530).Next, the frequency offset is estimated through cross-correlation between the preamble patterns received later from the extracted frame start point (S530).

다음으로, 상기 상호 상관된 결과값의 최대값으로부터 심볼 타이밍 파라미터와 반송파 위상 에러 파라미터 값을 추출하게 된다(S540).Next, a symbol timing parameter and a carrier phase error parameter value are extracted from the maximum value of the cross-correlated result value (S540).

다음으로, 상기 추출된 파라미터 값들에 따라 초기 프레임 동기, 심볼 타이밍 보상 및 반송파 위상 보상을 수행하게 된다(S550).Next, initial frame synchronization, symbol timing compensation, and carrier phase compensation are performed according to the extracted parameter values (S550).

또한, 복잡한 변조 방식을 지원하도록 심볼 타이밍 추정 회로에 심볼 타이밍 추적 회로를 결합하고, 여분의 반송파 위상 에러를 제어하며, 여분의 주파수 오프셋을 보상하도록 반송파 위상 추정 회로에 반송파 위상 추적 회로를 결합하게 된다(S560).In addition, a symbol timing tracking circuit is coupled to the symbol timing estimation circuit to support complex modulation schemes, an extra carrier phase error is controlled, and a carrier phase tracking circuit is coupled to the carrier phase estimation circuit to compensate for the extra frequency offset. (S560).

결국, 본 발명에 따른 적응형 모뎀 수신단의 동기 처리 방법은 적응형 변조와 적응형 TDD를 지원하도록 프레임의 시작 부분에 위치하는 프리앰블을 이용하여 타이밍 에러 성분과 반송파 위상 에러 성분을 추출하게 되며, 또한 추적 회로가 추가되어, 각각의 동기 에러값을 추출하여 보다 정밀한 동기 에러를 보정할 수 있다.As a result, the synchronization processing method of the adaptive modem receiver according to the present invention extracts a timing error component and a carrier phase error component using a preamble positioned at the beginning of a frame to support adaptive modulation and adaptive TDD. A tracking circuit can be added to extract each sync error value to correct for more precise sync errors.

본 발명에 따른 적응형 모뎀 수신단의 동기 처리 장치 및 그 동기 방법은, 수신된 신호와 프리앰블과의 상관을 통하여 프레임 동기, 심볼 타이밍 추정, 및 반송파 위상 에러 보정을 수행하며, 검출된 프레임 동기 시작점으로부터 주파수 오프셋을 추정할 수 있다. 이와 같이 추정된 주파수 오프셋 값은 반송파 위상 복원 회로에서 보상되게 된다. 아울러, 여분의 주파수 오프셋과 복잡한 변조를 지원하기 위해 반송파 위상 추적 회로와 심볼 타이밍 추적 회로를 추가로 포함하게 된다.The synchronization processing apparatus and its synchronization method of an adaptive modem receiver according to the present invention perform frame synchronization, symbol timing estimation, and carrier phase error correction through correlation between a received signal and a preamble, and from a detected frame synchronization start point. The frequency offset can be estimated. The estimated frequency offset value is compensated in the carrier phase recovery circuit. In addition, carrier phase tracking circuitry and symbol timing tracking circuitry will be added to support extra frequency offset and complex modulation.

위에서 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사항을 벗어남이 없어 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로 본 발명의 보호 범위는 첨부된 청구 범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.While the invention has been described above, these examples are intended to illustrate rather than limit this invention. It will be apparent to those skilled in the art that various changes, modifications, or adjustments to the above embodiments are possible without departing from the technical details of the present invention. Therefore, the scope of protection of the present invention will be limited only by the appended claims, and should be construed as including all such changes, modifications or adjustments.

본 발명에 따르면, 프리앰블을 이용하여 동기 파라미터 값을 추정함으로써, 상향ㆍ하향 프레임 내의 데이터 동기 획득이 빠르고 정확하게 이루어질 수 있다.According to the present invention, by acquiring a synchronization parameter value using a preamble, data synchronization acquisition in up / down frames can be made quickly and accurately.

또한, 본 발명에 따르면, 추적 회로가 추정 회로와 동시에 사용됨으로써, 적응형 TDD 및 적응형 변조 방식 등의 복잡한 변조 방식을 지원할 수 있다.In addition, according to the present invention, since the tracking circuit is used simultaneously with the estimation circuit, it is possible to support complex modulation schemes such as an adaptive TDD and an adaptive modulation scheme.

또한, 본 발명에 따르면, 버스트 신호를 처리하는데 있어 메모리 사용을 최소화함으로써, 실시간적인 데이터 처리에 효율적이다.In addition, according to the present invention, by minimizing the memory usage in processing the burst signal, it is efficient for real-time data processing.

도 1은 본 발명에 따른 시분할 듀플렉스(TDD) 적응형 모뎀 수신단의 동기 처리 장치의 개략적인 구성도이다.1 is a schematic configuration diagram of a synchronization processing apparatus of a time division duplex (TDD) adaptive modem receiver according to the present invention.

도 2a는 본 발명에 따른 적응형 모뎀 수신단의 동기 처리 장치에서, 버스트 프레임 검출기(burst frame detector)의 세부 구성도이다.2A is a detailed block diagram of a burst frame detector in a synchronous processing device of an adaptive modem receiver according to the present invention.

도 2b는 본 발명에 따른 적응형 모뎀 수신단의 동기 처리 장치에서, 프리앰블과 수신된 프레임의 상관 결과를 나타내는 도면이다.2B is a diagram illustrating a correlation result between a preamble and a received frame in the synchronization processing apparatus of the adaptive modem receiver according to the present invention.

도 3은 본 발명에 따른 적응형 모뎀 수신단의 동기 처리 장치에서, 주파수 오프셋 추정 회로의 세부 구성도이다.3 is a detailed block diagram of a frequency offset estimation circuit in the synchronization processing apparatus of the adaptive modem receiver according to the present invention.

도 4는 본 발명에 따른 적응형 모뎀 수신단의 동기 처리 장치에서, 타이밍 및 위상 동기부의 세부 구성도이다.4 is a detailed configuration diagram of a timing and phase synchronization unit in a synchronization processing apparatus of an adaptive modem receiver according to the present invention.

도 5는 본 발명에 따른 적응형 모뎀 수신단의 동기 방법을 나타내는 순서도이다.5 is a flowchart illustrating a synchronization method of an adaptive modem receiver according to the present invention.

Claims (15)

적응형 시분할 듀플렉스(TDD)와 적응형 변조를 지원하는 모뎀의 수신단에 있어서,In the receiving end of a modem that supports adaptive time division duplex (TDD) and adaptive modulation, a) 실시간으로 빠른 동기 파라미터 추출을 위해서 프리앰블을 이용하여 버스트 프레임을 검출하는 버스트 프레임 검출부;a) a burst frame detector for detecting a burst frame using a preamble for fast synchronization parameter extraction in real time; b) 상기 버스트 프레임 검출부로 수신된 신호와 프리앰블 패턴을 상관시키고, 그 상관값에 따라 상기 프레임의 정확한 시작점을 추출하여 나중에 수신된 프리앰블 패턴 간의 상호 상관을 통하여 주파수 오프셋을 추정하는 주파수 오프셋 추정부; 및b) a frequency offset estimator for correlating a signal received by the burst frame detector with a preamble pattern, extracting an exact starting point of the frame according to the correlation value, and estimating a frequency offset through cross correlation between the received preamble patterns; And c) 상기 버스트 프레임 검출부에서 상관된 결과값의 최대값으로부터 심볼 타이밍 파라미터와 반송파 위상 에러 파라미터 값을 추출하여, 초기 프레임 동기와 심볼 타이밍을 보상하고, 반송파 위상을 보상하는 타이밍 및 위상 추정부c) a timing and phase estimator for extracting a symbol timing parameter and a carrier phase error parameter value from the maximum value of the correlated result value in the burst frame detector to compensate for initial frame synchronization and symbol timing and to compensate for a carrier phase; 를 포함하는 적응형 모뎀 수신단의 동기 처리 장치.Synchronous processing apparatus of the adaptive modem receiving end comprising a. 제1항에 있어서,The method of claim 1, 복잡한 변조 방식에서 요구되는 여분의 동기 파라미터 에러값을 제어하는 추적부를 더 포함하는 적응형 모뎀 수신단의 동기 처리 장치.And a tracking unit for controlling an extra synchronization parameter error value required in a complex modulation scheme. 제2항에 있어서, The method of claim 2, 상기 추적부는, The tracking unit, 복잡한 변조 방식을 지원하기 위해 심볼 타이밍 추정 회로와 결합되는 심볼 타이밍 추적부; 및A symbol timing tracker coupled with a symbol timing estimation circuit to support a complex modulation scheme; And 여분의 반송파 위상 에러를 제어하고, 여분의 주파수 오프셋을 보상하기 위해 반송파 위상 추정 회로와 결합하는 반송파 위상 추적부Carrier phase tracking unit combined with carrier phase estimation circuit to control extra carrier phase error and compensate for extra frequency offset 를 포함하는 적응형 모뎀 수신단의 동기 처리 장치.Synchronous processing apparatus of the adaptive modem receiving end comprising a. 제1항에 있어서,The method of claim 1, 상기 프리앰블은 상기 버스트 프레임의 시작부에 형성되는 32 심볼로 이루어지는 것을 특징으로 하는 적응형 모뎀 수신단의 동기 처리 장치.And said preamble comprises 32 symbols formed at the beginning of said burst frame. 제1항에 있어서,The method of claim 1, 상기 프리앰블은 상기 프레임의 헤더에 프레임 내의 송수신 정보가 포함되어 적응형 TDD와 적응형 변조 방식을 지원하는 것을 특징으로 하는 적응형 모뎀 수신단의 동기 처리 장치.The preamble includes a transmission / reception information in a frame in the header of the frame to support an adaptive TDD and an adaptive modulation scheme. 제1항에 있어서, The method of claim 1, 상기 타이밍 및 위상 추정부는, The timing and phase estimator, 상기 상관된 결과값의 최대값으로부터 심볼 타이밍 파라미터 값을 추출하여, 초기 프레임 동기와 심볼 타이밍을 보상하는 타이밍 추정부; 및A timing estimator for extracting a symbol timing parameter value from the maximum value of the correlated result and compensating initial frame synchronization and symbol timing; And 상기 상관된 결과값의 최대값으로부터 반송파 위상 에러 파라미터 값을 추출하여, 초기 프레임 동기와 반송파 위상을 보상하는 반송파 위상 추정부A carrier phase estimator extracts a carrier phase error parameter value from the maximum value of the correlated result and compensates for initial frame synchronization and carrier phase. 를 포함하는 적응형 모뎀 수신단의 동기 처리 장치.Synchronous processing apparatus of the adaptive modem receiving end comprising a. 제6항에 있어서, The method of claim 6, 상기 타이밍 추정부는,The timing estimator, 상기 버스트 검출부가 프레임 시작점을 감지하는 시점까지 일정 기간 동안 상관 결과값을 저장하는 상관기 FIFO(Correlator First In First Out);A correlator first in first out (FIFO) for storing a correlation result value for a predetermined time until the burst detection unit detects a frame start point; 상기 상관 결과값에 따라 추출된 심볼 타이밍 파라미터 값을 사용하여 타이밍을 추정하는 타이밍 추정기;A timing estimator for estimating timing using the symbol timing parameter value extracted according to the correlation result value; 상기 타이밍 추정기의 출력을 초기값으로 설정하는 루프 필터(Loop Filter);A loop filter for setting the output of the timing estimator to an initial value; 상기 루프 필터의 출력에 따라 필터를 선택하는 FIR 필터 선택기(Finite Impulse Response Filter selector); 및A finite impulse response filter selector for selecting a filter according to an output of the loop filter; And 상기 FIR 필터 선택기로부터 선택된 FIR 필터로 구성되어, 타이밍 에러값에 따른 심볼 타이밍 에러값을 보상하는 보간기(Interpolator)An interpolator composed of an FIR filter selected from the FIR filter selector and compensating symbol timing error values according to timing error values 를 포함하는 적응형 모뎀 수신단의 동기 처리 장치.Synchronous processing apparatus of the adaptive modem receiving end comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 보간기는 반송파 위상 추정부에 전송될 심볼 데이터를 결정하기 위해서 상기 버스트 검출부에서 추출된 수신 프레임 시작점에 대한 정보를 요구하는 것을 특징으로 하는 적응형 모뎀 수신단의 동기 처리 장치.And the interpolator requests information on a start point of a received frame extracted by the burst detector to determine symbol data to be transmitted to a carrier phase estimator. 제7항에 있어서,The method of claim 7, wherein 상기 프리앰블을 이용하는 타이밍 추정기에 따라 초기 타이밍 동기를 이룬 후에 복잡한 변조 방식에서의 심볼 타이밍을 보상하기 위한 타이밍 에러 추적기를 더 포함하는 적응형 모뎀 수신단의 동기 처리 장치.And a timing error tracker for compensating symbol timing in a complex modulation scheme after initial timing synchronization according to the timing estimator using the preamble. 제6항에 있어서, The method of claim 6, 상기 반송파 위상 추정부는,The carrier phase estimator, 상기 버스트 검출부가 프레임의 시작점을 검출할 때까지 일정 기간 버스트 검출기 내의 상관 결과값의 실수와 허수부를 저장하는 반송파 위상 FIFO(Carrier phase FIFO);A carrier phase FIFO for storing a real number and an imaginary part of a correlation result value in a burst detector for a predetermined period until the burst detector detects a start point of a frame; 상기 버스트 검출부가 프레임의 시작점을 알릴 때, 상기 타이밍 추정부가 타이밍 에러를 보상할 때까지 상기 추정된 반송파 위상 에러값을 저장하는 FIFO; A FIFO that stores the estimated carrier phase error value until the timing estimator compensates for a timing error when the burst detector informs the start of a frame; 상기 FIFO에 저장된 값으로부터 추출된 위상 에러값에 대한 사인/코사인(sine/cosine) 값을 저장한 ROM; A ROM storing sine / cosine values for phase error values extracted from values stored in the FIFO; 상기 반송파 위상 에러 추정 값을 초기값으로 사용하는 루프 필터; A loop filter using the carrier phase error estimation value as an initial value; 상기 반송파 위상이 보상된 데이터를 등화기로 송신하는 반송파 위상 복원기; 및A carrier phase reconstructor for transmitting the data compensated for the carrier phase to an equalizer; And 상기 반송파 위상 복원기의 사인/코사인(sine/cosine) 값의 부호를 결정하여 상기 수신된 신호의 정확한 위치를 보상하는 위상 모호 블록(phase ambiguity block)A phase ambiguity block that determines the sign of a sine / cosine value of the carrier phase reconstructor to compensate for the exact position of the received signal. 을 포함하는 적응형 모뎀 수신단의 동기 처리 장치.Synchronous processing apparatus of the adaptive modem receiving end comprising a. 제10항에 있어서,The method of claim 10, 여분의 반송파 위상 에러를 보상하고 프레임 내의 TDM 방식으로 전송되는 하향 링크 내 주파수 오프셋의 영향을 최소화하기 위해 반송파 위상 에러 추적기를 더 포함하는 적응형 모뎀 수신단의 동기 처리 장치.And a carrier phase error tracker further comprising a carrier phase error tracker for compensating for extra carrier phase errors and minimizing the effects of frequency offsets in the downlink transmitted in a TDM scheme within a frame. 제10항에 있어서,The method of claim 10, 상기 반송파 위상 추정 계산 블록은 0°~ 90°내의 값만을 추정함으로써, 상기 반송파 위상 FIFO의 실수부(Real) 및 허수부(Image) 값의 부호를 추정하는 것을 특징으로 하는 적응형 모뎀 수신단의 동기 처리 장치.The carrier phase estimation calculation block estimates the sign of a real part and an imaginary part value of the carrier phase FIFO by estimating only a value within 0 ° to 90 °. Processing unit. 적응형 시분할 듀플렉스(TDD)와 적응형 변조를 지원하는 모뎀 수신단의 동기 방법에 있어서,In a synchronization method of a modem receiver that supports adaptive time division duplex (TDD) and adaptive modulation, a) 버스트 프레임을 검출하여 수신된 신호와 프리앰블 패턴을 서로 상관시키는 단계;a) detecting a burst frame and correlating the received signal with the preamble pattern; b) 상기 상관된 값에 따라 상기 버스트 프레임의 정확한 시작점을 추출하여 상기 버스트 프레임의 초기 동기를 이루는 동기 추정값을 추출하는 단계;b) extracting an exact starting point of the burst frame according to the correlated value and extracting a synchronization estimate value for initial synchronization of the burst frame; c) 상기 추출된 프레임 시작점으로부터 나중에 수신되는 프리앰블 패턴 간의 상호 상관을 통하여 주파수 오프셋을 추정하는 단계;c) estimating a frequency offset through cross correlation between preamble patterns received later from the extracted frame start point; d) 상기 상호 상관된 결과값의 최대값으로부터 심볼 타이밍 파라미터와 반송파 위상 에러 파라미터 값을 추출하는 단계; 및d) extracting a symbol timing parameter and a carrier phase error parameter value from the maximum value of the cross-correlated result; And e) 상기 추출된 파라미터 값들에 따라 초기 프레임 동기, 심볼 타이밍 보상 및 반송파 위상 보상을 수행하는 단계e) performing initial frame synchronization, symbol timing compensation, and carrier phase compensation according to the extracted parameter values 를 포함하는 적응형 모뎀 수신단의 동기 방법.The synchronization method of the adaptive modem receiving end comprising a. 제13항에 있어서,The method of claim 13, 상기 v) 단계 후에, 복잡한 변조 방식에서 요구되는 여분의 동기 파라미터 에러값을 제어하는 단계를 더 포함하는 적응형 모뎀 수신단의 동기 방법.And after step v), controlling an extra synchronization parameter error value required in a complex modulation scheme. 제13항에 있어서,The method of claim 13, 상기 추정된 동기 파라미터 값에 따라 상향 및 하향 프레임 내의 빠른 데이터 동기 획득이 수행되는 것을 특징으로 하는 적응형 모뎀 수신단의 동기 방법.And a method of acquiring fast data synchronization in uplink and downlink frames according to the estimated sync parameter value.
KR10-2003-0075164A 2003-10-27 2003-10-27 Synchronizing apparatus of adaptive modem and method thereof KR100514298B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0075164A KR100514298B1 (en) 2003-10-27 2003-10-27 Synchronizing apparatus of adaptive modem and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0075164A KR100514298B1 (en) 2003-10-27 2003-10-27 Synchronizing apparatus of adaptive modem and method thereof

Publications (2)

Publication Number Publication Date
KR20050040136A KR20050040136A (en) 2005-05-03
KR100514298B1 true KR100514298B1 (en) 2005-09-13

Family

ID=37242001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0075164A KR100514298B1 (en) 2003-10-27 2003-10-27 Synchronizing apparatus of adaptive modem and method thereof

Country Status (1)

Country Link
KR (1) KR100514298B1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600817B1 (en) * 2004-12-09 2006-07-18 한국전자통신연구원 Apparatus and method for timing error detection using implementation of cyclic correlator
KR100658223B1 (en) 2005-12-01 2006-12-15 한국전자통신연구원 Apparatus and method for high accuracy clock synchronization in rtls system
KR100710667B1 (en) * 2005-12-30 2007-04-23 포스데이타 주식회사 Apparatus and method for detecting frame boundary in wireless communication system
KR100890438B1 (en) * 2006-12-06 2009-03-27 한국전자통신연구원 Apparatus and method for acquiring synchronization of mobile communication system
KR102597044B1 (en) * 2020-03-11 2023-11-02 한국전자통신연구원 Method of demodulating a signal and apparatuses performing the same
CN113872910B (en) * 2021-10-11 2024-05-28 南京中科晶上通信技术有限公司 Carrier synchronization method, device and equipment based on FPGA
CN115694603B (en) * 2022-09-27 2024-08-02 北京理工大学 Communication measurement integrated system and method for high-speed continuous communication service
CN117240411B (en) * 2023-11-15 2024-01-30 湖南中电星河电子有限公司 Burst frame capturing method, device and equipment

Also Published As

Publication number Publication date
KR20050040136A (en) 2005-05-03

Similar Documents

Publication Publication Date Title
US5408504A (en) Symbol and frame synchronization in a TDMA system
US6219334B1 (en) Receiving apparatus for receiving orthogonal frequency division multiplexing signal and receiving method thereof
US5936961A (en) Signalling packet for communication system with reference modulated in accordance with a time-dependent law
US6728326B1 (en) Reduced complexity for initial mobile terminal synchronization
JPH11215097A (en) Synchronization method and digital communication system
US8885456B2 (en) Demodulator and frame synchronization method
US20100183054A1 (en) Method for the robust synchronization of a multi-carrier receiver using filter banks and corresponding receiver and transceiver
EP0726658A2 (en) Symbol and frame synchronization in both a TDMA system and a CDMA system
JP3079950B2 (en) Receiving apparatus and transmission method for orthogonal frequency division multiplex modulation signal
CN101431498B (en) Demodulation method and device for flexible sub-carrier modulation system
JP4154570B2 (en) Method and wireless LAN receiver for determining a tuning frequency offset in a receiver that generates complex data samples from a demodulated received signal
KR100542115B1 (en) Apparatus and method of phase distortion compensation for OFDMA based cellular system
KR100514298B1 (en) Synchronizing apparatus of adaptive modem and method thereof
JP2002185423A (en) Reception synchronizer and demodulator comprising it
CN110011779A (en) Port timing offset compensation method, system and terminal
KR100685685B1 (en) Process for synchronization of communication involving multiple user equipments with a head-end equipment by means of ofdm modulation in the upstream
US20170026165A1 (en) Phase synchronization method and apparatus for asynchronous tdd system
JP5083096B2 (en) Base station equipment
JP2000032069A (en) Packet configuration method and packet receiver
WO2001017150A1 (en) Synchronizing pulse generating method and method of receiving ofdm signal
JP2003092561A (en) Receiver and receiving method
JP4193311B2 (en) Communication system and receiving apparatus thereof
JP4659540B2 (en) Receiver
KR100641609B1 (en) Repeater using Tx/Rx switching in OFDM/TDD system and method for controlling Tx/Rx switching
CN106888065B (en) A kind of clock synchronizing method and terminal

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090901

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee