KR100500947B1 - Apparatus for sensing voltage - Google Patents
Apparatus for sensing voltage Download PDFInfo
- Publication number
- KR100500947B1 KR100500947B1 KR10-1998-0045279A KR19980045279A KR100500947B1 KR 100500947 B1 KR100500947 B1 KR 100500947B1 KR 19980045279 A KR19980045279 A KR 19980045279A KR 100500947 B1 KR100500947 B1 KR 100500947B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- transistor
- reference voltage
- pull
- comparison
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 공정 변화 및 외부 조건의 변화에 무관하게 안정적으로 전압을 감지할 수 있는 전압 감지 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 공정 변화 및 외부 조건의 변화에 무관하게 안정적으로 전압을 감지할 수 있는 전압 감지 장치에 있어서, 상기 전압 감지 장치의 동작을 제어하는 외부로부터의 제어 신호에 응답하여 입력 전압의 변화를 그대로 반영한 비교 전압을 발생하기 위한 비교 전압 발생 수단; 상기 제어 신호에 응답하여 일정한 전압 레벨을 유지하는 기준 전압을 발생하기 위한 기준 전압 발생 수단; 및 상기 비교 전압 발생 수단 및 상기 기준 전압 발생 수단으로부터 각각 출력되는 상기 비교 전압 및 상기 기준 전압을 입력받아 비교하여 결과 신호를 출력하기 위한 비교 수단을 포함한다.The present invention is to provide a voltage sensing device capable of stably detecting voltage irrespective of process changes and external conditions, for this purpose the present invention stably detects the voltage regardless of process changes and changes in external conditions A voltage sensing device, comprising: comparison voltage generating means for generating a comparison voltage reflecting a change in an input voltage in response to a control signal from outside controlling the operation of the voltage sensing device; Reference voltage generating means for generating a reference voltage maintaining a constant voltage level in response to the control signal; And comparing means for receiving the comparison voltage and the reference voltage output from the comparison voltage generating means and the reference voltage generating means, respectively, and outputting a resultant signal.
Description
본 발명은 반도체 회로에 관한 것으로, 특히 반도체 회로 중 전압 레벨을 감지하여 감지 결과를 출력하는 전압 감지 장치에 관한 것이다.The present invention relates to a semiconductor circuit, and more particularly, to a voltage sensing device that detects a voltage level in a semiconductor circuit and outputs a sensing result.
종래의 일반적인 전압 감지기는 전압 분배기를 구비하여, 동작 전압을 벗어나는 구간에서 전압 분배기를 거친 어느 특정단의 전압이 다음단의 감지 부분을 통과하도록 하여 전압을 감지한다. 이때, 전압 분배기의 분배 저항으로 MOS 트랜지스터를 많이 사용하는 데, MOS 트랜지스터의 경우 문턱 전압 등의 공정 변화와 외부 조건에 크게 영향을 받기 때문에 정확한 전압 감지가 어려운 문제가 있다. 특히, 디지털이 아닌 아날로그 회로로 구현되는 경우 문턱 전압의 조그마한 변화가 최종 출력값에 크게 영향을 미치게 된다.The conventional general voltage detector includes a voltage divider and detects a voltage by passing a voltage of a specific stage passing through the voltage divider through a sensing portion of a next stage in a section outside the operating voltage. In this case, many MOS transistors are used as the divider resistors of the voltage divider. In the case of the MOS transistors, accurate voltage sensing is difficult because the MOS transistors are greatly affected by process changes such as threshold voltages and external conditions. In particular, when implemented as an analog circuit rather than digital, a small change in the threshold voltage greatly affects the final output value.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 공정 변화 및 외부 조건의 변화에 무관하게 안정적으로 전압을 감지할 수 있는 전압 감지 장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a voltage sensing device capable of stably detecting a voltage regardless of process changes and changes in external conditions.
상기 목적을 달성하기 위한 본 발명은, 공정 변화 및 외부 조건의 변화에 무관하게 안정적으로 전압을 감지할 수 있는 전압 감지 장치에 있어서, 상기 전압 감지 장치의 동작을 제어하는 외부로부터의 제어 신호에 응답하여 입력 전압의 변화를 그대로 반영한 비교 전압을 발생하기 위한 비교 전압 발생 수단; 상기 제어 신호에 응답하여 일정한 전압 레벨을 유지하는 기준 전압을 발생하기 위한 기준 전압 발생 수단; 및 상기 비교 전압 발생 수단 및 상기 기준 전압 발생 수단으로부터 각각 출력되는 상기 비교 전압 및 상기 기준 전압을 입력받아 비교하여 결과 신호를 출력하기 위한 비교 수단을 포함하여 이루어진다.In order to achieve the above object, the present invention provides a voltage sensing device capable of stably sensing a voltage irrespective of a process change and a change in an external condition, and responds to a control signal from the outside controlling the operation of the voltage sensing device. Comparison voltage generating means for generating a comparison voltage reflecting the change in the input voltage as it is; Reference voltage generating means for generating a reference voltage maintaining a constant voltage level in response to the control signal; And comparison means for receiving the comparison voltage and the reference voltage output from the comparison voltage generating means and the reference voltage generating means, respectively, and outputting a resultant signal.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
본 발명의 전압 감지 장치는 비교기를 사용하여 기준 전압과 비교 전압 간의 차를 출력하게 만들었다. 여기서, 기준 전압을 만드는 부분에 일반 저항 분배기가 아닌, 공정에서 가장 민감하게 제어하는 문턱 전압을 사용하여 전압이나 다른 요인에 의한 변화량을 최소화시켰으며, 비교 전압 또한 문턱 전압을 사용하여 기준 전압과는 반대로 전압의 변화량이 그대로 비교 전압으로 나타날 수 있게 설계되었다.The voltage sensing device of the present invention uses a comparator to output the difference between the reference voltage and the comparison voltage. Here, the threshold voltage, which is the most sensitive control in the process, is used to make the reference voltage, not the general resistor divider, and the change amount due to voltage or other factors is minimized. The comparison voltage also uses the threshold voltage to compare with the reference voltage. On the contrary, the amount of change in voltage is designed to appear as a comparison voltage.
또한, PMOS 및 NMOS 트랜지스터의 문턱전압이 흔들렸을 때 이를 서로 보완할 수 있게 PMOS 및 NMOS의 문턱 전압을 동시에 연결하여 설계하였다. In addition, when the threshold voltages of the PMOS and NMOS transistors are shaken, the threshold voltages of the PMOS and the NMOS are connected at the same time.
도 1은 본 발명에 따른 전압 감지 장치의 일실시 구성도로서, 외부로부터 상기 전압 감지 장치의 동작을 제어하는 제어 신호(stand-by)를 입력받아 출력하는 입력부(100)와, 상기 제어 신호(stand-by)에 응답하여 입력 전압의 변화를 그대로 반영하여 비교 전압을 발생하기 위한 비교 전압 발생부(110)와, 상기 제어 신호(stand-by)에 응답하여 일정한 전압 레벨을 유지하는 기준 전압을 발생하기 위한 기준 전압 발생부(120)와, 상기 비교 전압 발생부(110) 및 상기 기준 전압 발생부(120)로부터 각기 출력되는 비교 전압 및 기준 전압을 입력받아 비교하기 위한 비교기(130)와, 상기 제어 신호(stand-by)에 응답하여 상기 비교기(130)로부터의 비교 결과를 출력하는 출력부(140)로 이루어지되, 상기 제어 신호(stand-by)가 "하이"일 경우 전압 감지 장치가 동작하지 않는 휴식 모드가 된다.1 is an exemplary configuration diagram of a voltage sensing device according to the present invention. The input unit 100 receives and outputs a control signal (stand-by) for controlling the operation of the voltage sensing device from the outside, and the control signal ( a comparison voltage generator 110 for generating a comparison voltage by reflecting the change of the input voltage in response to the stand-by, and a reference voltage maintaining a constant voltage level in response to the control signal (stand-by). A reference voltage generator 120 to generate the comparator 130 for receiving and comparing the comparison voltage and the reference voltage respectively output from the comparison voltage generator 110 and the reference voltage generator 120; The output unit 140 outputs a comparison result from the comparator 130 in response to the control signal (stand-by), and when the control signal (stand-by) is "high", the voltage sensing device Rest mode that doesn't work The.
본 발명의 전압 감지 장치의 구성을 좀더 구체적으로 살펴본다.The configuration of the voltage sensing device of the present invention will be described in more detail.
입력부(100) 및 출력부(140)는 간단한 게이트의 조합으로 이루어지고, 비교기(130) 역시 종래에 널리 공지된 회로 구성을 가지므로 여기서의 상세한 설명은 생략한다. The input unit 100 and the output unit 140 are made of a combination of simple gates, and since the comparator 130 also has a circuit configuration well known in the art, the detailed description thereof will be omitted.
도 2는 본 발명에 따른 상기 도 1의 비교 전압 발생부의 일실시 회로도로서, 입력전압단(VDD)에 연결되되 게이트로 상기 입력부(100)로부터의 제어 신호(stand-by)를 입력받아 입력 전압(VDD)을 공급하는 PMOS 트랜지스터(M1)와, PMOS 트랜지스터(M1)의 드레인에 각각 연결되되 다이오드 연결된 PMOS 트랜지스터(M2) 및 NMOS 트랜지스터(M3)와, PMOS 트랜지스터(M2) 및 NMOS 트랜지스터(M3)의 소스단 및 출력단(C) 사이에 각기 다이오드 연결된 PMOS 트랜지스터(M4) 및 NMOS 트랜지스터(M5)와, 출력단(C) 및 접지전원단 사이에 다이오드 연결된 NMOS 트랜지스터(M6)로 이루어지며, 상기 출력단(C)으로부터 비교 전압이 출력된다. 이때, PMOS 트랜지스터(M1)는 제어 신호(stand-by)에 응답하여 비교 전압 발생부(110)의 비교 전압 발생 여부를 제어하게 된다.FIG. 2 is a circuit diagram of the comparison voltage generator of FIG. 1 according to the present invention, which is connected to an input voltage terminal VDD and receives a control signal (stand-by) from the input unit 100 as a gate. A PMOS transistor M1 for supplying VDD, a PMOS transistor M2 and an NMOS transistor M3 connected to the drains of the PMOS transistor M1 and diode-connected, respectively, a PMOS transistor M2 and an NMOS transistor M3. PMOS transistor (M4) and NMOS transistor (M5) diode-connected between the source terminal and the output terminal (C) of each, and an NMOS transistor (M6) diode-connected between the output terminal (C) and the ground power supply terminal. The comparison voltage is output from C). At this time, the PMOS transistor M1 controls whether the comparison voltage generator 110 generates the comparison voltage in response to the control signal stand-by.
도면을 참조하면, 비교 전압 발생부(110)로부터 출력되는 비교 전압은 입력 전압(VDD)의 변화량을 반영하여 변화하여야 하는 데, 이를 위해 트랜지스터(M2, M3, M4, M5)를 다이오드로 동작하게끔 연결하여 최소 문턱 전압 이상이 상기 각 트랜지스터에 걸리도록 하고, NMOS 트랜지스터(M6)에 나머지 전압이 모두 걸리도록 트랜지스터의 값을 결정한다. 이때, PMOS 트랜지스터 및 NMOS 트랜지스터의 문턱 전압 변화를 상쇄할 수 있도록 두 트랜지스터를 쌍으로 연결하고, 기판 효과를 없애기 위해 각 트랜지스터의 기판과 소스가 같은 값을 같도록 구성한다.Referring to the drawings, the comparison voltage output from the comparison voltage generator 110 should be changed to reflect the amount of change in the input voltage VDD. For this purpose, the transistors M2, M3, M4, and M5 are operated as diodes. In this connection, the minimum threshold voltage is applied to each of the transistors, and the value of the transistor is determined so that all remaining voltages are applied to the NMOS transistor M6. In this case, the two transistors are connected in pairs so as to cancel the threshold voltage change of the PMOS transistor and the NMOS transistor, and the substrate and the source of each transistor are configured to have the same value to eliminate the substrate effect.
도 3은 본 발명에 따른 상기 도 1의 기준 전압 발생부의 일실시 회로도로서, 입력전압단(VDD) 및 출력단(R) 사이에 연결되되 게이트로 출력단(R)의 신호가 입력되는 PMOS 트랜지스터(M7)와, 출력단(R)에 각각 연결되되 다이오드 연결된 PMOS 트랜지스터(M8) 및 NMOS 트랜지스터(M9)와, PMOS 트랜지스터(M8) 및 NMOS 트랜지스터(M9)의 소스단에 각기 다이오드 연결된 PMOS 트랜지스터(M10) 및 NMOS 트랜지스터(M11)와, PMOS 트랜지스터(M10) 및 NMOS 트랜지스터(M11)의 공통 드레인단 및 접지전원단 사이에 연결되되 게이트로 상기 입력부(100)로부터 출력되는 반전된 제어 신호(stand-byb)를 입력받는 NMOS 트랜지스터(M12)로 이루어지며, 상기 출력단(R)으로부터 기준 전압이 출력된다. 이때, NMOS 트랜지스터(M12)는 제어 신호(stand-byb)에 응답하여 기준 전압 발생부(120)의 기준 전압 발생 여부를 제어하게 된다.3 is an exemplary circuit diagram of the reference voltage generator of FIG. 1 according to the present invention. The PMOS transistor M7 is connected between an input voltage terminal VDD and an output terminal R, and a signal of the output terminal R is input to a gate. , PMOS transistors M8 and NMOS transistors M9 connected to the output terminal R, respectively, and diode-connected PMOS transistors M10 and source terminals of the PMOS transistors M8 and NMOS transistors M9 and An inverted control signal (stand-byb), which is connected between the NMOS transistor M11 and the common drain terminal and the ground power supply terminal of the PMOS transistor M10 and the NMOS transistor M11, is output from the input unit 100 to a gate. An input NMOS transistor M12 is input, and a reference voltage is output from the output terminal R. In this case, the NMOS transistor M12 controls whether the reference voltage generator 120 generates the reference voltage in response to the control signal stand-byb.
도면에 도시된 바와 같이, 출력단(R)으로부터 출력되는 기준 전압은 트랜지스터(M7, M8, M9, M10, M11)에 의해 결정된다. 상기 트랜지스터(M7, M8, M9, M10, M11)는 게이트와 드레인을 연결하여 구성함으로써, 다이오드로 동작하게 되어 최소 문턱 전압 이상이 각 트랜지스터에 걸리게 된다. 그리고, PMOS 트랜지스터(M7)와 다른 트랜지스터의 크기를 다르게 하여 트랜지스터(M8, M9, M10, M11)는 문턱 전압만이 걸리고 나머지 전압은 PMOS 트랜지스터(M7)에 걸리도록 한다. 따라서, 기준 전압 발생부는 입력 전압의 변화에 영향을 받지 않는 조건을 만족하는 기준 전압을 출력하게 된다. As shown in the figure, the reference voltage output from the output terminal R is determined by the transistors M7, M8, M9, M10, M11. The transistors M7, M8, M9, M10, and M11 are formed by connecting a gate and a drain, so that the transistors operate as a diode so that each transistor has a minimum threshold voltage or more. The transistors M8, M9, M10, and M11 have only threshold voltages, and the rest of the voltages are applied to the PMOS transistors M7 by varying the sizes of the transistors different from those of the PMOS transistor M7. Therefore, the reference voltage generator outputs a reference voltage that satisfies a condition that is not affected by the change in the input voltage.
이때, 상기 비교 전압 발생부(110)와 마찬가지로, 본 발명의 기준 전압 발생부(120)는 단순히 PMOS 트랜지스터 또는 NMOS 트랜지스터의 문턱 전압으로만 구성하였을 때 나타날 수 있는 문제점을 보완하기 위해 PMOS 트랜지스터 및 NMOS 트랜지스터를 쌍으로 연결하여 공정이나 기타 요인에 의하여 문턱 전압이 변할 경우 보상할 수 있다. 또한, 정확한 트랜지스터의 문턱 전압을 갖기 위해 기판 효과를 없애도록 각 트랜지스터의 기판 전압과 소스의 전압을 같도록 구성한다.At this time, similar to the comparison voltage generator 110, the reference voltage generator 120 of the present invention is a PMOS transistor and an NMOS in order to compensate for the problems that may appear when only composed of the threshold voltage of the PMOS transistor or NMOS transistor The transistors can be connected in pairs to compensate for threshold voltage changes due to processes or other factors. In addition, the substrate voltage of each transistor and the voltage of the source are configured to be the same so as to eliminate the substrate effect in order to have the correct threshold voltage of the transistor.
다음으로, 비교기(130)는 비교 전압 발생부(110) 및 기준 전압 발생부(120)로부터 각각 출력되는 비교 전압을 (+) 입력단자로, 기준 전압을 (-) 입력단자로 입력받아 비교 전압이 기준 전압보다 작은 경우에 논리 "0"의 값을, 큰 경우에 논리 "1"의 값을 각각 출력한다. 이때, 기준 전압이 입력 전압에 거의 무관하게 변하고, 비교 전압이 입력 전압의 변화와 비례하여 변화되어짐으로 비교기(130)를 통해 정확한 비교 출력값을 얻을 수 있다.Next, the comparator 130 receives the comparison voltages output from the comparison voltage generator 110 and the reference voltage generator 120 as the (+) input terminal and the reference voltage as the (-) input terminal. When it is smaller than this reference voltage, the value of logic "0" is output, and when it is large, the value of logic "1" is output. In this case, since the reference voltage changes almost independently of the input voltage and the comparison voltage changes in proportion to the change of the input voltage, an accurate comparison output value can be obtained through the comparator 130.
도 4는 본 발명에 따른 전압 감지기의 동작 원리를 설명하기 위한 도면이다.4 is a view for explaining the operating principle of the voltage sensor according to the present invention.
도면에 도시된 바와 같이 기준 전압은 기준 전압 발생부(120)의 거의 동일한 트랜지스터 문턱 전압으로 제어되어 전압의 변화에 거의 무관한 값을 유지하며, 비교 전압 또한 비교 전압 발생부(110)의 거의 동일한 트랜지스터 문턱 전압에 의해 입력 전압에서 빠진 값이 비교 전압으로 나타나 입력 전압의 변화와 거의 같은 비율로 변화되어 나타나게 된다. 따라서, 비교기는 두 전압의 차이에 따라 값을 결정하므로 정확한 값에서 그 결과를 보낼 수 있게 된다.As shown in the figure, the reference voltage is controlled to a nearly identical transistor threshold voltage of the reference voltage generator 120 to maintain a value almost independent of the change in voltage, and the comparison voltage is also substantially the same as that of the comparison voltage generator 110. The value missing from the input voltage due to the transistor threshold voltage is represented as a comparison voltage, which is changed at a rate almost equal to the change of the input voltage. Therefore, the comparator determines the value according to the difference between the two voltages, so that the result can be sent at the correct value.
도 5a는 기준 전압 발생부를 NMOS 트랜지스터로 구성한 도면이고, 도 5b는 상기 도 5a의 기준 전압 발생부 및 PMOS 및 NMOS의 두 가지 트랜지스터로 구성한 본 발명의 기준 전압 발생부로부터 각기 출력되는 기준 전압이 NMOS 트랜지스터의 문턱 전압이 작아졌을 때 어떻게 변화하는 지를 설명하기 위한 도면이다.FIG. 5A is a diagram in which a reference voltage generator is formed of an NMOS transistor, and FIG. 5B is a NMOS reference voltage output from the reference voltage generator of the present invention, which is composed of the reference voltage generator of FIG. 5A and two transistors of PMOS and NMOS. It is a figure for explaining how it changes when the threshold voltage of a transistor becomes small.
도 5b에 도시된 바와 같이, 상기 도 5a의 기준 전압 발생부로부터 출력되는 기준 전압은 NMOS 트랜지스터의 문턱 전압 변화가 그대로 반영되어 나타나는 반면, 본 발명의 기준 전압 발생부로부터 출력되는 기준 전압은 쌍으로 구성된 PMOS 트랜지스터의 문턱 전압이 NMOS 트랜지스터의 문턱 전압 변화를 상쇄하여 기준 전압이 변화없이 출력되어진다. 결국, 본 발명의 전압 감지 장치는 문턱 전압의 변화에 무관하게 기준 전압을 발생함으로써 안정적인 전압 감지 출력이 가능하다.As shown in FIG. 5B, the reference voltage output from the reference voltage generator of FIG. 5A reflects the change in the threshold voltage of the NMOS transistor, while the reference voltages output from the reference voltage generator of the present invention are paired. The threshold voltage of the configured PMOS transistor cancels the threshold voltage change of the NMOS transistor so that the reference voltage is output without change. As a result, the voltage sensing device of the present invention can generate a stable voltage sensing output by generating a reference voltage regardless of the change of the threshold voltage.
도 6은 본 발명에 따른 전압 감지 장치의 일실시 회로도이고, 도 7은 본 발명에 따른 상기 도 6의 전압 감지 장치를 시뮬레이션한 파형도이다.6 is an exemplary circuit diagram of a voltage sensing device according to the present invention, and FIG. 7 is a waveform diagram illustrating a simulation of the voltage sensing device of FIG. 6 according to the present invention.
도 6 및 도 7을 참조하면, 비교 전압 발생부(110), 기준 전압 발생부(120) 및 출력부(140)는 입력부(100)로 입력되는 제어 신호(stand-by)가 논리 "1"일 때 디스에이블되어 동작을 수행하지 않고, 제어 신호(stand-by)가 논리 "0"일 때 정상 동작을 수행한다. 기준 전압 발생부(120)에서 입력 전압(VDD), 공정 및 문턱 전압의 변화에 영향을 받지 않는 기준 전압을 생성하여 비교기(130)의 일 입력으로 출력하고, 비교 전압 발생부(110)에서 입력 전압(VDD)의 변화를 반영하는 비교 전압을 생성하여 비교기(130)의 타 입력으로 출력한다. 비교기(130)는 비교 전압 및 기준 전압을 입력받아 비교하여 비교 전압이 기준 전압보다 작은 경우 출력부(140)를 통해 논리 "0"을 출력하고, 비교 전압이 기준 전압보다 큰 경우 출력부(140)를 통해 논리 "1"을 출력한다. 6 and 7, the comparison voltage generator 110, the reference voltage generator 120, and the output unit 140 have a logic “1” in which a control signal (stand-by) input to the input unit 100 is logic. When the control signal (stand-by) is a logic "0", and does not perform the operation is disabled when the operation is disabled. The reference voltage generator 120 generates a reference voltage which is not affected by the change of the input voltage VDD, the process and the threshold voltage, and outputs it as one input of the comparator 130, and the input is performed by the comparison voltage generator 110. The comparison voltage reflecting the change in the voltage VDD is generated and output to the other input of the comparator 130. The comparator 130 receives and compares the comparison voltage and the reference voltage, and outputs a logic "0" through the output unit 140 when the comparison voltage is smaller than the reference voltage, and outputs 140 when the comparison voltage is larger than the reference voltage. ) Outputs a logic "1".
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상기와 같이 이루어지는 본 발명은, 비교기에서 비교 전압과 비교되어 전압 감지 결과를 출력하는 기준 전압을 공정에서 가장 민감하게 제어하는 문턱 전압을 사용하여 전압 분배토록 하고, 비교 전압 또한 문턱 전압을 사용하여 입력 전압의 변화량이 그대로 비교 전압으로 나타날 수 있도록 구성함으로써 공정 변화 및 외부 조건의 변화에 무관하게 안정적으로 전압을 감지할 수 있는 탁월한 효과가 있다.According to the present invention, the voltage is divided by using a threshold voltage that is most sensitively controlled in the process of a reference voltage that is compared with a comparison voltage in a comparator and outputs a voltage sensing result, and the comparison voltage is also input using a threshold voltage. By configuring the amount of change in voltage as it is, it has an excellent effect of stably detecting voltage regardless of process changes and external conditions.
그리고, 트랜지스터의 문턱전압이 변화될 때 이를 보상하기 위해 PMOS 및 NMOS 트랜지스터를 쌍으로 연결하여 구성함으로써 안정적인 동작이 가능하도록 하였다.In order to compensate for the change in the threshold voltage of the transistor, the PMOS and NMOS transistors are connected in pairs to allow stable operation.
또한, 개인의 정보와 재산을 취급하는 IC(Integrated Circuit) 카드에 본 발명의 전압 감지 장치를 적용할 경우 칩의 오동작을 미연에 방지할 수 있는 최소의 전압값을 산출하여 카드의 신뢰성을 높일 수 있는 부가의 성능 향상 효과가 있다.In addition, when the voltage sensing device of the present invention is applied to an IC (Integrated Circuit) card that handles personal information and property, the reliability of the card can be improved by calculating the minimum voltage value that can prevent the malfunction of the chip in advance. There is an additional performance improvement effect.
도 1은 본 발명에 따른 전압 감지 장치의 일실시 구성도.1 is a configuration diagram of an embodiment of a voltage sensing device according to the present invention.
도 2는 본 발명에 따른 상기 도 1의 비교 전압 발생부의 일실시 회로도.2 is a circuit diagram illustrating an embodiment of the comparison voltage generator of FIG. 1 according to the present invention;
도 3은 본 발명에 따른 상기 도 1의 기준 전압 발생부의 일실시 회로도.3 is a circuit diagram of an exemplary embodiment of the reference voltage generator of FIG. 1 according to the present invention;
도 4는 본 발명에 따른 전압 감지기의 동작 원리를 설명하기 위한 도면.4 is a view for explaining the operating principle of the voltage sensor according to the present invention.
도 5a는 상기 기준 전압 발생부를 NMOS 트랜지스터로 구성한 도면.5A is a diagram in which the reference voltage generator is composed of NMOS transistors.
도 5b는 상기 도 5a의 기준 전압 발생부 및 상기 도 2의 기준 전압 발생부의 특성을 비교하기 위한 도면. 5B is a diagram for comparing the characteristics of the reference voltage generator of FIG. 5A and the reference voltage generator of FIG. 2.
도 6은 본 발명에 따른 전압 감지 장치의 일실시 회로도.6 is a circuit diagram of one embodiment of a voltage sensing device according to the present invention;
도 7은 본 발명에 따른 상기 도 6의 전압 감지 장치를 시뮬레이션한 파형도.7 is a waveform diagram simulating the voltage sensing device of FIG. 6 according to the present invention.
* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing
100 : 입력부 110 : 비교 전압 발생부100: input unit 110: comparison voltage generator
120 : 기준 전압 발생부 130 : 비교기120: reference voltage generator 130: comparator
140 : 출력부140: output unit
M1, M2, M4, M7, M8, M10 : PMOS 트랜지스터M1, M2, M4, M7, M8, M10: PMOS transistors
M3, M5, M6, M9, M11, M12 : NMOS 트랜지스터M3, M5, M6, M9, M11, M12: NMOS transistors
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0045279A KR100500947B1 (en) | 1998-10-28 | 1998-10-28 | Apparatus for sensing voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0045279A KR100500947B1 (en) | 1998-10-28 | 1998-10-28 | Apparatus for sensing voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000027363A KR20000027363A (en) | 2000-05-15 |
| KR100500947B1 true KR100500947B1 (en) | 2005-10-24 |
Family
ID=19555696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0045279A KR100500947B1 (en) | 1998-10-28 | 1998-10-28 | Apparatus for sensing voltage |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100500947B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434176B1 (en) * | 2001-11-30 | 2004-06-04 | 주식회사 하이닉스반도체 | Supply voltage level detector |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950004271A (en) * | 1993-07-02 | 1995-02-17 | 김광호 | Power supply voltage detection circuit of semiconductor memory device |
| KR970055227A (en) * | 1995-12-29 | 1997-07-31 | 김광호 | Voltage sensor |
| KR19980015251A (en) * | 1996-08-20 | 1998-05-25 | 김광호 | High Voltage Detection for Memory Cell Test of Semiconductor Memory Devices |
| KR0141177B1 (en) * | 1994-12-19 | 1998-06-01 | 김광호 | Sensing circuit for power voltage of semiconductor ic |
-
1998
- 1998-10-28 KR KR10-1998-0045279A patent/KR100500947B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950004271A (en) * | 1993-07-02 | 1995-02-17 | 김광호 | Power supply voltage detection circuit of semiconductor memory device |
| KR0141177B1 (en) * | 1994-12-19 | 1998-06-01 | 김광호 | Sensing circuit for power voltage of semiconductor ic |
| KR970055227A (en) * | 1995-12-29 | 1997-07-31 | 김광호 | Voltage sensor |
| KR19980015251A (en) * | 1996-08-20 | 1998-05-25 | 김광호 | High Voltage Detection for Memory Cell Test of Semiconductor Memory Devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000027363A (en) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301368B1 (en) | Power On Reset Circuit | |
| US5694072A (en) | Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control | |
| US10454466B1 (en) | Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages | |
| KR930008661B1 (en) | Data input buffer of semiconductor memory apparatus | |
| GB2300984A (en) | Power-up reset in semiconductor devices with back bias voltage | |
| KR100566302B1 (en) | Device for generating power-up signal | |
| US6721211B2 (en) | Voltage generator for semiconductor memory device | |
| US7999582B2 (en) | Apparatus for supplying voltage free from noise and method of operation the same | |
| KR100500947B1 (en) | Apparatus for sensing voltage | |
| US6870783B2 (en) | Mode entrance control circuit and mode entering method in semiconductor memory device | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
| KR0126254B1 (en) | Data input buffer for semiconductor memory device | |
| US11249118B2 (en) | Current sensing circuit | |
| KR100223501B1 (en) | Semiconductor integrated circuit | |
| KR100607164B1 (en) | Reference voltage generation circuit | |
| JP2830799B2 (en) | Semiconductor integrated circuit device | |
| JPH06187780A (en) | Voltage supply device of internal power supply of semiconductor memory device | |
| JP2002015599A (en) | Semiconductor memory | |
| KR0158486B1 (en) | Reference voltage generator circuit | |
| US20050104571A1 (en) | Power-up signal generating circuit | |
| KR100762842B1 (en) | An initializing system in a semiconductor memory device | |
| KR100317314B1 (en) | device for dectecting voltage level in current mode output driver | |
| KR200222131Y1 (en) | Power fail detecting circuit | |
| KR100783368B1 (en) | Start-up module and a bias power supply device | |
| KR100269619B1 (en) | Low voltage detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |