[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100500448B1 - 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로 - Google Patents

선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로 Download PDF

Info

Publication number
KR100500448B1
KR100500448B1 KR10-2003-0007547A KR20030007547A KR100500448B1 KR 100500448 B1 KR100500448 B1 KR 100500448B1 KR 20030007547 A KR20030007547 A KR 20030007547A KR 100500448 B1 KR100500448 B1 KR 100500448B1
Authority
KR
South Korea
Prior art keywords
layer
region
peripheral circuit
film
gate
Prior art date
Application number
KR10-2003-0007547A
Other languages
English (en)
Other versions
KR20040071527A (ko
Inventor
송윤흡
이상은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0007547A priority Critical patent/KR100500448B1/ko
Priority to US10/773,805 priority patent/US7045413B2/en
Priority to JP2004029903A priority patent/JP4574182B2/ja
Priority to CNB2004100326178A priority patent/CN1300841C/zh
Publication of KR20040071527A publication Critical patent/KR20040071527A/ko
Application granted granted Critical
Publication of KR100500448B1 publication Critical patent/KR100500448B1/ko
Priority to US11/331,659 priority patent/US7436017B2/en
Priority to US11/671,438 priority patent/US7588979B2/en
Priority to US12/538,798 priority patent/US8222684B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

선택적 디스포저블 스페이서 기술을 사용하는 반도체 집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로를 제공한다. 이 방법은 반도체기판 상에 복수개의 평행한 게이트 패턴들을 형성하는 것을 구비한다. 상기 게이트 패턴들 사이의 영역들은 제1 폭을 갖는 제1 개구부 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 개구부로 구성된다. 상기 제2 개구부의 측벽 상에 스페이서를 형성함과 동시에 상기 제1 개구부를 채우는 스페이서막 패턴을 형성한다. 상기 스페이서를 선택적으로 제거하여 상기 제1 개구부의 측벽을 노출시킨다. 결과적으로, 상기 반도체 집적회로는 스페이서의 제거에 기인하여 확장된 넓은 개구부와 아울러서 스페이서막 패턴으로 채워진 좁고 깊은 개구부를 구비한다.

Description

선택적 디스포저블 스페이서 기술을 사용하는 반도체 집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로{Method of fabricating a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit fabricated thereby}
본 발명은 반도체 집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로에 관한 것으로, 특히 선택적 디스포저블 스페이서 기술을 사용하는 반도체 집적회로의 제조방법 및 그에 의해 제작된 반도체 집적회로에 관한 것이다.
모스 트랜지스터들은 바이폴라 트랜지스터들에 비하여 여러가지의 장점들을 보인다. 예를 들면, 상기 모스 트랜지스터들은 높은 집적도(high integration density), 낮은 전력소모(low power consumption) 및 낮은 동작전압(low operating voltage)을 갖는 반도체 집적회로를 구현하는 데 적합하다. 이에 따라, 대부분의 반도체 집적회로들은 스위칭 소자들로서 상기 모스 트랜지스터들을 널리 채택하고 있다.
한편, 상기 반도체 집적회로들의 집적도가 증가함에 따라, 상기 모스 트랜지스터들은 점점 작아지고 있다. 이에 따라, 상기 모스 트랜지스터들의 전기적인 특성 및 신뢰성이 저하되어 상기 반도체 집적회로들의 오동작(malfunction)을 유발시킨다. 예를 들면, 상기 반도체 집적회로들의 고집적화에 대한 시도는 상기 모스 트랜지스터들의 게이트 전극들의 선폭 및 그들의 소오스/드레인 영역들의 접합깊이를 감소시키는 결과를 초래한다. 이 경우에, 상기 게이트 전극들 및 상기 소오스/드레인 영역들의 전기적인 저항이 증가하고, 상기 모스 트랜지스터들의 신뢰성(예를 들면, 핫 캐리어 효과 및 짧은 채널 효과) 및 전기적인 특성(예를 들면, 신호 지연시간)이 저하된다. 이러한 문제점들을 개선하기 위하여, 샐리사이드 기술(SALICIDE technique; self-aligned silicide technique) 및 엘디디형의 소오스/드레인 구조가 상기 모스 트랜지스터들의 제조에 널리 사용되고 있다. 상기 엘디디형의 소오스/드레인 구조 및 상기 샐리사이드 기술을 구현하기 위해서는 상기 모스 트랜지스터들의 게이트 전극들의 측벽 상에 게이트 스페이서들을 형성하여야 한다.
상기 게이트 스페이서들을 사용하는 반도체 소자의 제조기술은 미국특허 제6,043,537호에 "자기정렬 실리사이드를 사용하는 임베디드 메모리 로직 소자 및 그 제조방법(Embedded memory logic device using self-aligned silicide and manufacturing method therefor)"라는 제목으로 전(Jun) 등에 의해 개시된 바 있다. 상기 미국특허 제6,043,537호에 따른 반도체소자의 제조방법은 디램 셀 어레이 영역 및 주변회로 영역을 갖는 반도체기판을 준비하는 것을 포함한다. 상기 반도체기판에 활성영역들을 형성한다. 상기 디램 셀 어레이 영역 및 주변회로 영역 내에 각각 워드라인들 및 게이트 전극들을 형성한다. 상기 워드라인들은 상기 디램 셀 어레이 영역 내의 상기 활성영역들의 상부를 가로지르도록 형성되고, 상기 게이트 전극들은 상기 주변회로 영역 내의 상기 활성영역들의 상부를 가로지르도록 형성된다. 이어서, 상기 워드라인들 및 게이트 전극들을 이온주입 마스크로 사용하여 상기 활성영역들 내에 불순물 이온들을 주입하여 저농도 소오스/드레인 영역들을 형성한다. 그 결과, 상기 디램 셀 어레이 영역 내의 상기 각 활성영역들에 공통 저농도 드레인 영역과 아울러서 제1 및 제2 저농도 소오스 영역들이 형성된다. 상기 제1 및 제2 저농도 소오스 영역들은 디램 셀들의 스토리지 노드 접합들에 해당한다.
상기 저농도 소오스/드레인 영역들을 갖는 반도체기판의 전면 상에 콘포말한 스페이서막을 형성한다. 상기 스페이서막 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴은 상기 제1 및 제2 저농도 소오스 영역들의 상부에 형성된다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 스페이서막을 이방성 식각한다. 이에 따라, 상기 워드라인들 및 게이트 전극들의 측벽들 상에 스페이서들이 형성된다. 그러나, 상기 제1 및 제2 저농도 소오스 영역들 상의 상기 콘포말한 스페이서막은 상기 포토레지스트 패턴에 기인하여 이방성 식각되지 않는다. 이에 따라, 상기 제1 및 제2 저농도 소오스 영역들 상에 샐리사이드 방지 패턴들(salicide bloking patterns) 역할을 하는 스페이서막 패턴들이 형성된다. 상기 포토레지스트 패턴을 제거한 후에, 상기 워드라인들, 상기 게이트 전극들, 상기 스페이서들 및 상기 샐리사이드 방지 패턴들을 이온주입 마스크로 사용하여 상기 활성영역들 내에 불순물 이온들을 주입하여 고농도 소오스/드레인 영역들을 형성한다. 그 결과, 상기 주변회로 영역 내의 상기 활성영역들에 엘디디형의 소오스/드레인 영역들이 형성되고, 상기 디램 셀 어레이 영역 내의 상기 활성영역들에 엘디디형의 공통 드레인 영역이 형성된다.
계속해서, 상기 엘디디형의 소오스/드레인 영역들을 갖는 반도체기판의 전면 상에 금속막을 형성하고, 상기 금속막을 열처리하여 금속 실리사이드막을 형성한다. 그 결과, 상기 금속 실리사이드막은 상기 워드라인들, 상기 공통 드레인 영역들, 상기 게이트 전극들 및 상기 주변회로 영역 내의 상기 소오스/드레인 영역들 상에 선택적으로 형성된다. 다시 말해서, 상기 스토리지 노드들, 즉 상기 제1 및 제2 저농도 소오스 영역들 상에는 상기 금속 실리사이드막이 형성되지 않는다.
결과적으로, 상기 미국특허 제6,043,537호에 따르면, 상기 스토리지 노드 접합들을 통하여 흐르는 누설전류를 현저히 감소시킬 수 있다.
이에 더하여, 상기 스페이서들을 이용하여 자기정렬 콘택홀을 형성하는 방법들이 최근에 널리 사용되고 있다. 이 경우에, 상기 스페이서들은 일반적인 층간절연막에 대하여 식각 선택비를 갖는 절연막(예컨대 실리콘 질화막)으로 형성한다.
그러나, 상기 워드라인들과 같은 배선들 사이의 간격이 더욱 좁아지면, 상기 자기정렬 콘택홀에 의해 노출되는 상기 소오스/드레인 영역들의 실제 면적은 상기 스페이서들의 존재에 기인하여 현저히 감소한다. 이에 따라, 디스포저블 스페이서(disposable spacer)를 사용하여 반도체소자를 제조하는 방법들이 제안된 바 있다.
그럼에도 불구하고, 상기 디스포저블 스페이서를 고집적 플래쉬 메모리소자와 같은 반도체소자에 적용하는 데에 여러가지의 제약들이 있다. 이에 따라, 고집적 반도체소자에 적용할 수 있는 디스포저블 스페이서 기술의 지속적인 연구가 요구된다.
본 발명이 이루고자 하는 기술적 과제는 신뢰성을 개선시킬 수 있는 선택적 디스포저블 스페이서 기술(selective disposable spacer technique)을 사용하여 반도체 집적회로를 제조하는 방법 및 그에 의해 제조된 반도체 집적회로를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 보이드가 형성되는 것을 방지할 수 있는 선택적 디스포저블 스페이서 기술을 사용하여 고집적 플래쉬 메모리소자를 제조하는 방법 및 그에 의해 제조된 고집적 플래쉬 메모리소자를 제공하는 데 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 반도체 집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로를 제공한다.
상기 반도체 집적회로의 제조방법은 반도체기판의 소정영역에 소자분리막을 형성하여 제1 및 제2 활성영역들을 한정하는 것을 포함한다. 상기 제1 활성영역을 가로질러 복수개의 제1 평행한 게이트 패턴들이 형성된다. 상기 제1 게이트 패턴들 사이의 영역들은 제1 폭을 갖는 제1 개구부 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 개구부를 포함한다. 상기 제1 개구부에 의해 노출된 상기 소자분리막을 선택적으로 제거한다. 상기 제2 활성영역을 가로질러 제2 게이트 패턴이 형성된다. 상기 제2 게이트 패턴의 양 옆에 위치하는 상기 제2 활성영역에 저농도 소오스/드레인 영역들을 형성한다. 상기 제2 개구부의 측벽 및 상기 제2 게이트 패턴의 측벽 상에 스페이서들을 형성한다. 이때, 상기 제1 개구부를 채우는 스페이서막 패턴이 상기 스페이서들과 함께 동시에 형성된다. 상기 제2 활성영역에 상기 저농도 소오스/드레인 영역들에 인접하는 고농도 소오스/드레인 영역들을 형성하여 상기 저농도 소오스/드레인 영역들 및 상기 고농도 소오스/드레인 영역들을 포함하는 엘디디형의 소오스/드레인 영역들을 형성한다. 이어서, 상기 스페이서들을 제거하여 상기 제2 개구부의 측벽 및 상기 제2 게이트 패턴의 측벽을 노출시킨다. 상기 스페이서들을 제거하는 동안 상기 제1 개구부 내에 리세스된 스페이서막 패턴이 잔존한다. 상기 리세스된 스페이서막 패턴을 갖는 반도체기판의 전면 상에 콘포말한 식각저지막을 형성한다.
상기 제2 게이트 패턴을 형성하기 전에, 상기 제1 개구부에 의해 노출된 상기 반도체기판의 표면에 라인 형태의(line-shaped) 제1 불순물 영역을 형성한다. 이어서, 상기 제2 개구부에 의해 노출된 상기 제1 활성영역의 표면에 섬 형태의(island-shaped) 제2 불순물 영역을 형성한다. 상기 제1 및 제2 불순물 영역들은 단일 이온주입 공정을 사용하여 동시에 형성될 수도 있다.
상기 반도체 집적회로는 반도체기판 상에 형성되어 제1 및 제2 활성영역들을 한정하는 소자분리막을 포함한다. 상기 제1 활성영역을 가로질러 복수개의 제1 평행한 게이트 패턴들이 배치된다. 상기 제1 게이트 패턴들 사이의 영역들은 제1 폭을 갖는 제1 개구부 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 개구부로 구성된다. 상기 제2 활성영역을 가로질러 제2 게이트 패턴이 배치된다. 상기 제1 개구부는 리세스된 스페이서막 패턴으로 채워진다. 상기 제2 게이트 패턴의 양 옆에 위치하는 상기 제2 활성영역에 엘디디형의 소오스/드레인 영역들이 형성된다. 상기 리세스된 스페이서막 패턴 및 상기 엘디디형의 소오스/드레인 영역들을 갖는 반도체기판의 전면은 콘포말한 식각저지막으로 덮여진다.
이에 더하여, 상기 제1 개구부 하부의 상기 반도체기판의 표면에 라인 형태의 제1 불순물 영역이 형성된다. 또한, 상기 제2 개구부 하부의 상기 제1 활성영역의 표면에 섬 형태의 제2 불순물 영역이 형성된다. 결과적으로, 상기 제1 불순물 영역은 상기 리세스된 스페이서막 패턴으로 덮여진다.
상기 다른 기술적 과제를 이루기 위하여 본 발명은 플래쉬 메모리소자의 제조방법 및 그에 의해 제조된 플래쉬 메모리소자를 제공한다.
상기 플래쉬 메모리소자의 제조방법은 셀 어레이 영역 및 주변회로 영역을 갖는 반도체기판을 준비하는 것을 포함한다. 상기 반도체기판의 소정영역에 소자분리막을 형성하여 상기 셀 어레이 영역 및 상기 주변회로 영역 내에 각각 셀 활성영역 및 주변회로 활성영역을 한정한다. 상기 셀 어레이 영역 및 상기 주변회로 영역 상에 각각 적층 게이트막(stacked gate layer) 및 주변회로 게이트막을 형성한다. 상기 적층 게이트막을 패터닝하여 상기 셀 활성영역의 상부를 가로지르는 복수개의 평행한 적층 게이트 패턴들(parallel stacked gate patterns)을 형성한다. 상기 적층게이트 패턴들 사이의 영역들은 제1 폭을 갖는 제1 개구부들 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 개구부들을 포함한다. 상기 제1 개구부들에 의해 노출된 상기 소자분리막을 선택적으로 제거한다. 상기 주변회로 게이트막을 패터닝하여 상기 주변회로 활성영역의 상부를 각각 가로지르는 주변회로 게이트 전극을 형성한다. 상기 주변회로 게이트 전극을 이온주입 마스크로 사용하여 상기 주변회로 활성영역 내에 불순물 이온들을 주입한다. 그 결과, 상기 주변회로 활성영역에 저농도 소오스/드레인 영역들이 형성된다. 상기 제2 개구부들의 측벽 및 상기 주변회로 게이트 전극의 측벽 상에 스페이서들을 형성한다. 이때, 상기 제1 개구부들을 채우는 스페이서막 패턴들이 상기 스페이서들과 동시에 형성된다. 상기 주변회로 게이트 전극 및 그 측벽을 덮는 상기 스페이서를 이온주입 마스크들로 사용하여 상기 주변회로 활성영역에 고농도 소오스/드레인 영역들을 형성하여 상기 저농도 소오스/드레인 영역들 및 상기 고농도 소오스/드레인 영역들을 포함하는 엘디디형의 소오스/드레인 영역들을 형성한다. 상기 스페이서들을 제거하여 상기 제2 개구부의 측벽, 상기 주변회로 게이트 전극의 측벽을 노출시킨다. 상기 스페이서들을 제거하는 동안, 상기 제1 개구부들 내에 리세스된 스페이서막 패턴들이 잔존한다. 상기 리세스된 스페이서막 패턴들을 갖는 반도체기판의 전면 상에 콘포말한 식각저지막을 형성한다.
이에 더하여, 상기 주변회로 게이트 전극을 형성하기 전에, 상기 제1 개구부들에 의해 노출된 상기 반도체기판의 표면 및 상기 제2 개구부들에 의해 노출된 상기 셀 활성영역의 표면에 각각 라인 형태의 공통 소오스 영역들 및 섬 형태의 드레인 영역들을 형성한다. 결과적으로, 상기 공통 소오스 영역들은 상기 스페이서막 패턴들로 덮여진다.
상기 플래쉬 메모리소자는 셀 어레이 영역 및 주변회로 영역을 갖는 반도체기판을 포함한다. 상기 반도체기판의 소정영역에 소자분리막이 형성된다. 상기 소자분리막은 상기 셀 어레이 영역 및 상기 주변회로 영역 내에 각각 셀 활성영역 및 주변회로 활성영역을 한정한다. 상기 셀 활성영역을 가로질러 복수개의 평행한 적층 게이트 패턴들이 배치된다. 상기 적층 게이트 패턴들 사이의 영역들은 제1 폭을 갖는 제1 개구부들 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 개구부들을 포함한다. 상기 주변회로 활성영역을 가로질러 주변회로 게이트 전극이 배치된다. 상기 제1 개구부들은 리세스된 스페이서막 패턴들로 채워진다. 상기 주변회로 게이트 전극의 양 옆에 위치하는 상기 주변회로 활성영역에 엘디디형의 소오스/드레인 영역들이 형성된다. 상기 리세스된 스페이서막 패턴들 및 상기 엘디디형의 소오스/드레인 영역들을 갖는 반도체기판의 전면은 콘포말한 식각저지막으로 덮여진다.
이에 더하여, 상기 제1 개구부들 하부의 상기 반도체기판의 표면에 라인 형태의 공통 소오스 영역들이 형성된다. 또한, 상기 제2 개구부들 하부의 상기 셀 활성영역의 표면에 섬 형태의 드레인 영역들이 형성된다. 결과적으로, 상기 공통 소오스 영역들은 상기 리세스된 스페이서막 패턴들로 덮여진다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 노어형 플래쉬 메모리소자를 예로 하여 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 예를 들면, 본 발명은 본 발명의 사상 및 범위 내에서 낸드형 플래쉬 메모리소자에도 적용될 수 있다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 노어형 플래쉬 메모리소자의 평면도이고, 도 14a, 도 14b, 도 14c 및 도 14d는 각각 도 1의 절단선들 Ⅰ-Ⅰ, Ⅱ-Ⅱ, Ⅲ-Ⅲ 및 Ⅳ-Ⅳ에 따라 취해진 단면도들이다.
도 1, 도 14a, 도 14b, 도 14c 및 도 14d를 참조하면, 반도체기판(1)은 셀 어레이 영역(A) 및 상기 셀 어레이 영역(A)을 둘러싸는 주변회로 영역(B)을 갖는다. 상기 주변회로 영역(B)은 고전압 모스 트랜지스터 영역 또는 저전압 모스 트랜지스터 영역에 해당할 수 있다. 본 실시예에서, 상기 주변회로 영역(B)은 설명의 편의를 도모하기 위하여 NMOS 트랜지스터 영역인 것으로 가정한다. 상기 반도체기판(1)의 소정영역에 소자분리막이 배치된다. 상기 소자분리막은 상기 셀 어레이 영역(A) 및 주변회로 영역(B) 내에 각각 제1 및 제2 활성영역들을 한정한다. 좀 더 구체적으로, 상기 소자분리막은 상기 셀 어레이 영역(A) 및 상기 주변회로 영역(B)에 각각 셀 활성영역들(도 1의 37c) 및 주변회로 활성영역(도 1의 37p)을 한정한다. 바람직하게는, 상기 소자분리막은 상기 셀 어레이 영역(A) 내에 형성된 셀 소자분리막(39b) 및 상기 주변회로 영역(B) 내에 형성된 주변회로 소자분리막(39a)을 포함한다. 이 경우에, 상기 셀 소자분리막(39b)은 도 14a에 도시된 바와 같이 상기 주변회로 소자분리막(39a)에 비하여 상대적으로 얕은 것이 바람직하다.
상기 셀 활성영역들(37c)을 가로질러 복수개의 제1 평행한 게이트 패턴들(52a), 즉 적층 게이트 패턴들이 배치된다. 상기 적층 게이트 패턴들(52a)의 각각은 차례로 적층된 터널산화막 패턴(19a), 부유게이트(FG), 게이트 층간유전막(47) 및 제어게이트 전극(CG)을 포함한다. 상기 제어게이트 전극들(CG)은 도 1 및 도 14c에 보여진 바와 같이 상기 셀 활성영역들(37c) 및 그들 사이의 셀 소자분리막(39b)의 상부를 가로지로도록 배치된다. 또한, 상기 부유게이트들(FG)은 상기 제어게이트 전극들(CG) 및 상기 셀 활성영역들(37c) 사이에 개재된다. 상기 제어게이트 전극들(CG)의 각각은 차례로 적층된 제1 및 제2 제어게이트 전극들(49c, 51c)을 포함하고, 상기 부유게이트들(FG)의 각각은 차례로 적층된 하부 부유게이트(21f) 및 상부 부유게이트(41f)를 포함한다.
한편, 상기 적층게이트 패턴들(52a) 사이의 영역들은 제1 폭(S1)을 갖는 제1 개구부들(first spaces) 및 상기 제1 폭(S1)보다 큰 제2 폭(S2)을 갖는 제2 개구부들(second spaces)을 포함한다. 상기 제1 개구부들은 리세스된 스페이서막 패턴들(65a)로 채워진다. 상기 리세스된 스페이서막 패턴들(65a) 하부의 상기 반도체기판의 표면에는 라인 형태의 제1 불순물 영역들(55), 즉 공통 소오스 영역들이 형성된다. 결과적으로, 상기 공통 소오스 영역들(55)은 상기 리세스된 스페이서막 패턴들(65a)로 덮여진다. 이 경우에, 상기 리세스된 스페이서막 패턴들(65a)은 도 14b에 도시된 바와 같이 상기 셀 활성영역들(37c) 사이의 셀 소자분리막이 제거된 영역들을 채운다. 또한, 상기 제2 개구부들 하부의 상기 셀 활성영역들(37c)의 표면에는 섬 형태의 제2 불순물 영역들(57), 즉 드레인 영역들이 형성된다.
상기 주변회로 활성영역(37p)을 가로질러 주변회로 게이트 전극(G)이 배치된다. 상기 주변회로 게이트 전극(G)은 차례로 적층된 하부 게이트 전극(15h), 제1 상부 게이트 전극(41h) 및 제2 상부 게이트 전극(51h)을 포함한다. 상기 주변회로 게이트 전극(G) 및 상기 주변회로 활성영역(37p) 사이에는 게이트 절연막(11b)이 개재된다. 상기 게이트 절연막(11b)은 고전압 게이트 절연막 또는 저전압 게이트 절연막에 해당할 수 있다.
상기 주변회로 활성영역(37p)에 엘디디형의 소오스/드레인 영역들(LDD-type source/drain regions)이 형성된다. 상기 엘디디형의 소오스/드레인 영역들은 상기 주변회로 게이트 전극(G)의 양 옆에 형성된다. 상기 엘디디형의 소오스/드레인 영역들의 각각은 상기 주변회로 게이트 전극(G)에 인접한 저농도 소오스/드레인 영역(61) 및 상기 저농도 소오스/드레인 영역(61)에 인접한 고농도 소오스/드레인 영역(69)을 포함한다.
상기 리세스된 스페이서막 패턴들(65a) 및 상기 공통 소오스 영역들(55) 사이에 스트레스 완충산화막(stress buffer oxide layer; 63)이 개재될 수 있다. 상기 스트레스 완충산화막(63)은 연장되어 상기 적층게이트 패턴들(52a), 상기 드레인 영역들(57), 상기 소자분리막들(39a, 39b), 상기 엘디디형의 소오스/드레인 영역들 및 상기 주변회로 게이트 전극(G)을 덮는다. 상기 스트레스 완충산화막(63)은 상기 리세스된 스페이서막 패턴들(65a)의 물리적 스트레스(physical stress)를 완화시키기(alleviate) 위한 물질막이다.
이에 더하여, 상기 리세스된 스페이서막 패턴들(65a)을 갖는 반도체기판의 전면은 콘포말한 식각저지막(71)으로 덮여진다. 상기 콘포말한 식각저지막(71)은 층간절연막(73)으로 덮여진다. 상기 식각저지막(71)은 상기 층간절연막에 대하여 식각선택비를 갖는 절연막인 것이 바람직하다. 예를 들면, 상기 식각저지막(71)은 실리콘 질화막일 수 있다. 이 경우에, 상기 스트레스 완충산화막(63)은 상기 식각저지막(71) 및 상기 리세스된 스페이서막 패턴들(65a) 하부에 위치한다.
상기 엘디디형의 소오스/드레인 영역들 및 상기 주변회로 게이트 전극(G)은 상기 층간절연막(73) 및 상기 식각저지막(71)을 관통하는 제1 금속 콘택홀들(75)에 의해 노출된다. 또한, 상기 드레인 영역들(57)은 상기 층간절연막(73) 및 상기 식각저지막(71)을 관통하는 제2 금속 콘택홀들(77)에 의해 노출된다. 상기 드레인 영역들(57)에 플러그 이온주입 영역들(78)이 추가로 형성될 수 있다. 상기 플러그 이온주입 영역들(78)은 상기 제2 금속 콘택홀들(77)과 자기정렬된다. 상기 제1 및 제2 금속 콘택홀들(75, 77)은 각각 제1 및 제2 금속 콘택 플러그들(79a, 79b)로 채워진다. 상기 층간절연막(73) 상에 상기 제1 및 제2 금속 콘택 플러그들(79a, 79b)을 덮는 금속배선들(81a, 81b)이 배치된다.
이제, 본 발명의 실시예에 따른 플래쉬 메모리소자의 제조방법을 설명하기로 한다.
도 2a 내지 도 14a는 도 1의 절단선 Ⅰ-Ⅰ에 따라 취해진 단면도들이고, 도 2b 내지 도 14b는 도 1의 절단선 Ⅱ-Ⅱ에 따라 취해진 단면도들이다. 또한, 도 2c 내지 도 14c는 도 1의 절단선 Ⅲ-Ⅲ에 따라 취해진 단면도들이고, 도 2d 내지 도 14d는 도 1의 절단선 Ⅳ-Ⅳ에 따라 취해진 단면도들이다.
도 1, 도 2a, 도 2b, 도 2c 및 도 2d를 참조하면, P형 실리콘 웨이퍼와 같은 반도체기판(1)을 준비한다. 상기 반도체기판(1)은 셀 어레이 영역(A) 및 주변회로 영역(B)을 갖는다. 상기 주변회로 영역은 고전압 모스 트랜지스터 영역 또는 저전압 모스 트랜지스터 영역에 해당할 수 있다. 본 실시예에서, 상기 주변회로 영역(B)은 설명의 편의를 도모하기 위하여 NMOS 트랜지스터 영역인 것으로 가정한다. 상기 반도체기판(1) 상에 게이트 절연막(11) 및 하부 게이트 도전막(15)을 차례로 형성한다. 상기 하부 게이트 도전막(15)은 도우핑된 폴리실리콘막으로 형성할 수 있다. 상기 하부 게이트 도전막(15) 및 상기 게이트 절연막(11)을 패터닝하여 상기 셀 어레이 영역(A) 내의 상기 반도체기판(1)을 노출시킨다. 상기 노출된 반도체기판(1) 상에 선택적으로 터널 절연막(19) 및 하부 부유게이트막(21)을 차례로 형성한다. 상기 터널 절연막(19)은 열산화막으로 형성할 수 있다. 상기 하부 부유게이트막(21)은 도우핑된 폴리실리콘막으로 형성할 수 있다.
도 1, 도 3a, 도 3b, 도 3c 및 도 3d를 참조하면, 상기 하부 부유게이트막(21) 및 상기 하부 게이트 도전막(15)을 갖는 반도체기판의 전면 상에 연마저지막(polishing stop layer) 및 하드마스크막을 차례로 형성한다. 상기 연마저지막 및 상기 하드마스크막은 각각 실리콘 질화막 및 CVD 산화막으로 형성하는 것이 바람직하다. 상기 연마저지막을 형성하기 전에 완충산화막(buffer oxide layer)을 추가로 형성할 수 있다. 상기 완충산화막은 상기 연마저지막에 기인하는 물리적인 스트레스를 완화시키는 스트레스 완충막 역할을 한다.
상기 하드마스크막, 연마저지막, 완충산화막, 하부 부유게이트막(21), 하부 게이트 도전막, 터널산화막 패턴(19a) 및 게이트 절연막(11)을 패터닝하여 상기 셀 어레이 영역(A) 및 상기 주변회로 영역(B) 내에 각각 제1 및 제2 트렌치 마스크 패턴들(33a, 33b)을 형성한다. 그 결과, 상기 제1 트렌치 마스크 패턴들(33a)의 각각은 차례로 적층된 터널산화막 패턴(19a), 하부 부유게이트 패턴(21a), 완충산화막 패턴(27a), 연마저지막 패턴(29a) 및 하드마스크 패턴(31a)을 포함하고, 상기 제2 트렌치 마스크 패턴(33b)은 차례로 적층된 게이트 절연막 패턴(11b), 하부 게이트 도전막 패턴(15b), 완충산화막 패턴(27b), 연마저지막 패턴(29b) 및 하드마스크 패턴(31b)을 포함한다.
도 1, 도 4a, 도 4b, 도 4c 및 도 4d를 참조하면, 상기 셀 어레이 영역(A)을 덮는 포토레지스트 패턴(35)을 형성한다. 상기 포토레지스트 패턴(35) 및 상기 제2 트렌치 마스크 패턴(33b)을 식각 마스크들로 사용하여 상기 반도체기판(1)을 식각하여 상기 주변회로 영역(B) 내에 예비 주변회로 트렌치 영역(preliminary peripheral circuit trench region; 37a)을 형성한다. 이어서, 상기 포토레지스트 패턴(35)을 제거한다.
도 1, 도 5a, 도 5b, 도 5c 및 도 5d를 참조하면, 상기 제1 및 제2 트렌치 마스크 패턴들(33a, 33b)을 식각 마스크들로 사용하여 상기 반도체기판(1)을 다시 식각한다. 그 결과, 상기 주변회로 영역(B) 내에 상기 예비 주변회로 트렌치 영역(37a)보다 깊은 주변회로 트렌치 영역(37a')이 형성되고, 상기 셀 어레이 영역(A) 내에 상기 주변회로 트렌치 영역(37a')보다 얕은 셀 트렌치 영역(37b)이 형성된다. 상기 셀 트렌치 영역(37b)은 상기 셀 어레이 영역(A) 내에 셀 활성영역들(37c)을 한정하고, 상기 주변회로 트렌치 영역(37a')은 상기 주변회로 영역(B) 내에 주변회로 활성영역(37p)을 한정한다.
상기 주변회로 트렌치 영역(37a')은 후속 공정에서 형성되는 주변회로 모스 트랜지스터의 소자분리 특성을 개선시키기에 적합한 충분한 깊이(sufficient depth)를 갖도록 형성되는 것이 바람직하다. 이에 반하여, 상기 셀 트렌치 영역(37b)은 후속공정에서 형성되는 공통 소오스 영역을 형성하기에 적합한 얕은 깊이를 가져야 한다. 결과적으로, 상기 주변회로 트렌치 영역(37a')은 상기 셀 트렌치 영역(37b)보다 깊은 것이 바람직하다.
그러나, 상기 트렌치 영역들(37a', 37b)은 도 4a, 도 4b, 도 4c 및 도 4d에 보여진 상기 포토레지스트 패턴(35)의 사용없이 1회의 식각공정(a single step of etching process)으로 형성할 수도 있다. 이 경우에, 상기 셀 트렌치 영역(37b)은 상기 주변회로 트렌치 영역(37a')과 동일한 깊이를 갖는다.
도 1, 도 6a, 도 6b, 도 6c 및 도 6d를 참조하면, 통상의 방법을 사용하여 상기 셀 트렌치 영역(37b) 및 상기 주변회로 트렌치 영역(37a') 내에 각각 셀 소자분리막(39b) 및 주변회로 소자분리막(39a)을 형성한다. 그 결과, 상기 하드마스크 패턴들(31a, 31b)은 상기 소자분리막들(39a, 39b)을 형성하는 동안 제거되어 상기 연마저지막 패턴들(29a, 29b)을 노출시킨다. 상기 소자분리막들(39a, 39b)은 도 6a, 도 6b, 도 6c 및 도 6d에 보여진 바와 같이 리세스되어 상기 하부 부유게이트 패턴들(21a)의 상부면들과 동일한 높이를 갖는 것이 바람직하다.
도 1, 도 7a, 도 7b, 도 7c 및 도 7d를 참조하면, 상기 연마저지막 패턴들(29a, 29b) 및 상기 완충산화막 패턴들(27a, 27b)을 제거하여 상기 하부 부유게이트 패턴들(21a) 및 상기 하부 게이트 도전막 패턴(15b)을 노출시킨다. 상기 연마저지막 패턴들(29a, 29b) 및 상기 완충산화막 패턴들(27a, 27b)이 제거된 반도체기판의 전면 상에 도전막을 차례로 형성한다. 상기 도전막은 도우핑된 폴리실리콘막으로 형성하는 것이 바람직하다. 상기 도전막을 패터닝하여 상기 하부 부유게이트 패턴들(21a)을 덮는 상부 부유게이트 패턴들(41a)을 형성함과 동시에 상기 주변회로 영역(B)을 덮는 제1 상부 게이트 도전막(41b)을 형성한다. 상기 상부 부유게이트 패턴들(41a)은 상기 하부 부유게이트 패턴들(21a)보다 넓은 폭을 갖도록 형성되는 것이 바람직하다.
계속해서, 상기 상부 부유게이트 패턴들(41a) 및 상기 제1 상부 게이트 도전막(41b)을 갖는 반도체기판의 전면 상에 게이트 층간유전막(inter-gate dielectric layer; 47) 및 도전막(49)를 차례로 형성한다. 상기 도전막(49)은 도우핑된 폴리실리콘막으로 형성할 수 있다.
도 1, 도 8a, 도 8b, 도 8c 및 도 8d를 참조하면, 상기 도전막(49) 및 상기 게이트 층간유전막(47)을 패터닝하여 상기 주변회로 영역(B) 상의 상기 제1 상부 게이트 도전막(41b)을 노출시킨다. 그 결과, 상기 셀 어레이 영역(A) 상에 제1 제어게이트 도전막(49a)이 형성되고, 상기 제1 제어게이트 도전막(49a)의 하부에 상기 게이트 층간유전막(47)이 잔존한다. 상기 제1 제어게이트 도전막(49a)을 갖는 반도체기판의 전면 상에 도전막(51)을 형성한다. 상기 도전막(51)은 도우핑된 폴리실리콘막보다 낮은 비저항(resistivity)을 갖는 도전막으로 형성하는 것이 바람직하다. 예를 들면, 상기 도전막(51)은 텅스텐 실리사이드막과 같은 금속 실리사이드막으로 형성할 수 있다. 상기 셀 어레이 영역(A) 상의 상기 도전막(51)은 제2 제어게이트 도전막에 해당하고, 상기 주변회로 영역(B) 상의 상기 도전막(51)은 제2 상부 게이트 도전막에 해당한다. 상기 도전막(51)을 형성하는 공정은 생략할 수도 있다.
상기 셀 어레이 영역(A) 내에서, 상기 하부 부유게이트 패턴들(21a), 상기 상부 부유게이트 패턴들(41a), 상기 게이트 층간유전막(47), 상기 제1 제어게이트 도전막(49a) 및 상기 제2 제어게이트 도전막(51)은 적층 게이트막을 구성한다. 또한, 상기 주변회로 영역(B) 내에서, 상기 하부 게이트 도전막 패턴(15b)과 아울러서 상기 제1 및 제2 상부 게이트 도전막들(41b, 51)은 주변회로 게이트막을 구성한다.
도 1, 도 9a, 도 9b, 도 9c 및 도 9d를 참조하면, 상기 적층 게이트막을 패터닝하여 상기 셀 어레이 영역(A) 내에 상기 셀 활성영역들(37c)의 상부를 가로지르는 복수개의 제1 평행한 게이트 패턴들(52a), 즉 적층 게이트 패턴들(stacked gate patterns)을 형성한다. 결과적으로, 상기 적층게이트 패턴들(52a)의 각각은 차례로 적층된 터널산화막 패턴(19a), 부유게이트(FG), 게이트 층간유전막(47) 및 제어게이트 전극(CG)을 포함한다.
상기 부유게이트들(FG)은 상기 제어게이트 전극들(CG) 및 상기 셀 활성영역들(37c)의 교차점들(intersections)에 형성된다. 다시 말해서, 상기 부유게이트들(FG)은 상기 제어게이트 전극들(CG) 및 상기 셀 활성영역들(37c) 사이에 개재된다. 이에 반하여, 상기 제어게이트 전극들(CG)은 상기 셀 활성영역들(37c) 및 그들 사이의 셀 소자분리막(39b)의 상부를 가로지른다. 상기 부유게이트들(FG)의 각각은 차례로 적층된 하부 부유게이트(21f) 및 상부 부유게이트(41f)를 포함하고, 상기 제어게이트 전극들(CG)의 각각은 차례로 적층된 제1 제어게이트 전극(49c) 및 제2 제어게이트 전극(51c)을 포함한다.
상기 적층게이트 패턴들(52a) 사이의 영역들은 제1 개구부들(first spaces; SO) 및 제2 개구부들(second spaces; DO)을 포함한다. 상기 제1 개구부들(SO)은 제1 폭(S1)을 갖고, 상기 제2 개구부들(DO)은 상기 제1 폭(S1)보다 큰 제2 폭(S2)을 갖는다. 상기 적층게이트 패턴들(52a)을 갖는 반도체기판 상에 포토레지스트 패턴(53)을 형성한다. 상기 포토레지스트 패턴(53)은 상기 주변회로 영역(B)은 물론 상기 제2 개구부들(DO)을 덮는다. 다시 말해서, 상기 포토레지스트 패턴(53)은 상기 제1 개구부들(SO)을 선택적으로 노출시킨다.
도 1, 도 10a, 도 10b, 도 10c 및 도 10d를 참조하면, 상기 포토레지스트 패턴(53)을 식각 마스크로 사용하여 상기 셀 소자분리막(39b)을 선택적으로 식각한다. 그 결과, 도 10b에 도시된 바와 같이, 상기 제1 개구부들(SO) 내의 상기 셀 활성영역들(37c) 사이에 상기 셀 트렌치 영역(도 9b의 37b)이 다시 형성된다. 즉, 상기 제1 개구부들(SO)의 바닥면들(bottom surfaces)은 상기 셀 활성영역들(37p)을 가로지르는 방향을 따라서 굴곡진 프로파일을 보인다.
상기 포토레지스트 패턴(53)을 이온주입 마스크로 사용하여 상기 반도체기판 내에 N형의 불순물 이온들을 주입한다. 그 결과, 상기 제1 개구부들(SO)에 의해 노출된 상기 반도체기판의 표면에 라인 형태의 제1 불순물 영역들(55), 즉 라인 형태의 공통 소오스 영역들을 형성한다. 이 경우에, 상기 이온주입 공정은 상기 제1 개구부들(SO) 내의 상기 셀 트렌치 영역의 측벽에 형성되는 상기 공통 소오스 영역들(55)의 전기적인 저항을 감소시키기 위하여 경사 이온주입 공정(tilted ion implantation process)을 사용하여 실시하는 것이 바람직하다. 이에 더하여, 상기 트렌치 영역(37b)은 상기 공통 소오스 영역들(55)의 전기적인 저항을 감소시키기 위하여 도 9a 내지 도 9d에서 설명된 바와 같이 얕은 것이 바람직하다.
계속해서, 상기 포토레지스트 패턴(53)을 제거한 후에, 상기 적층게이트 패턴들(52a), 상기 상부 게이트 도전막들(41b, 51b) 및 상기 셀 소자분리막(39b)을 이온주입 마스크들로 사용하여 상기 제1 및 제2 개구부들(SO, DO) 내에 N형의 불순물 이온들을 선택적으로 주입한다. 그 결과, 상기 제2 개구부들(DO)에 의해 노출된 상기 셀 활성영역들(37c)의 표면들에 섬 형태의(island-shaped) 제2 불순물 영역들(57), 즉 드레인 영역들이 형성된다. 상기 드레인 영역들(57)을 형성하기 위한 이온주입 공정 동안, 상기 공통 소오스 영역들(55) 내에 상기 N형의 불순물 이온들이 추가로 주입된다. 이에 따라, 상기 공통 소오스 영역들(55)의 불순물 농도는 더욱 증가되어 상기 공통 소오스 영역들(55)의 전기적인 저항을 감소시킨다.
한편, 상기 포토레지스트 패턴(53)을 제거하기 전에, 상기 공통 소오스 영역들(55)을 형성하기 위한 이온주입 공정은 생략될 수도 있다. 이 경우에, 상기 공통 소오스 영역들(55) 및 상기 드레인 영역들(57)은 1회의 이온주입 공정만(only a single step of ion implantation process)을 사용하여 형성된다.
도 1, 도 11a, 도 11b, 도 11c 및 도 11d를 참조하면, 상기 주변회로 게이트막을 패터닝하여 상기 주변회로 영역 내에 제2 게이트 패턴(G), 즉 주변회로 게이트 전극을 형성한다. 상기 주변회로 게이트 전극(G)은 상기 주변회로 활성영역(37p)의 상부를 가로지르도록 형성된다. 상기 주변회로 게이트 전극(G)은 차례로 적층된 하부 게이트 전극(15h), 제1 상부 게이트 전극(41h) 및 제2 상부 게이트 전극(51h)을 포함한다.
상기 적층게이트 패턴들(52a), 상기 주변회로 게이트 전극(G) 및 상기 소자분리막들(39a, 39b)을 이온주입 마스크들로 사용하여, 상기 활성영역들(37c, 37p) 내에 N형의 불순물 이온들(59)을 1×1012 atoms/㎠ 내지 1×1014 atoms/㎠의 낮은 도우즈로 주입한다. 그 결과, 상기 주변회로 활성영역(37p)에 저농도 소오스/드레인 영역들(61)이 형성된다.
도 1, 도 12a, 도 12b, 도 12c 및 도 12d를 참조하면, 상기 저농도 소오스/드레인 영역들(61)을 갖는 반도체기판의 전면 상에 스페이서막을 형성한다. 상기 스페이서막은 실리콘 산화막에 대하여 식각 선택비를 갖는 절연막, 예컨대 실리콘 질화막으로 형성하는 것이 바람직하다. 또한, 상기 스페이서막은 상기 제1 폭(S1)의 1/2보다 크고 상기 제2 폭(S2)의 1/2보다 작은 두께로 형성한다. 이에 따라, 상기 제1 개구부들(SO)은 상기 스페이서막으로 채워진다. 상기 스페이서막을 형성하기 전에, 상기 저농도 소오스/드레인 영역들(61)을 갖는 반도체기판의 전면 상에 스트레스 완충산화막(63)을 형성하는 것이 바람직하다. 상기 스트레스 완충산화막(63)은 상기 스페이서막의 스트레스를 완화시키기(alleviate) 위하여 형성한다. 상기 스트레스 완충산화막(63)은 중간온도산화막(MTO; medium temperature oxide layer)과 같은 CVD 산화막으로 형성할 수 있다. 또한, 상기 스트레스 완충산화막(63)은 약 200Å의 얇은 두께로 형성하는 것이 바람직하다.
상기 스페이서막을 이방성 식각하여 상기 제2 개구부들(DO)의 측벽들 및 상기 주변회로 게이트 전극(G)의 측벽 상에 스페이서(65)를 형성한다. 이 경우에, 상기 제1 개구부들(SO)은 여전히 상기 이방성 식각된 스페이서막 패턴들(65')로 채워진다. 다시 말해서, 상기 공통 소오스 영역들(55) 상의 상기 스트레스 완충산화막(63)은 상기 스페이서(65)를 형성한 후에도 상기 스페이서막 패턴들(65')로 여전히 덮여진다. 이에 반하여, 상기 드레인 영역들(57) 및 상기 저농도 소오스/드레인 영역들(61) 상의 상기 스트레스 완충산화막(63)은 상기 스페이서(65)의 형성 후에 노출된다.
상기 스페이서막이 과도식각되는 경우에, 상기 드레인 영역들(57) 및 상기 저농도 소오스/드레인 영역들(61)은 노출될 수도 있다. 그럼에도 불구하고, 상기 공통 소오스 영역들(55) 상의 상기 스페이서막 패턴들(65')은 상기 스페이서(65)와 다른 형태(different configuration)를 가지며, 쉽게 제거되지 않는다. 이어서, 상기 셀 어레이 영역(A)을 덮는 포토레지스트 패턴(67)을 형성한다. 상기 포토레지스트 패턴(67), 상기 주변회로 게이트 전극(G), 상기 스페이서(65) 및 상기 주변회로 소자분리막(39a)을 이온주입 마스크들로 사용하여, 상기 주변회로 활성영역(37p) 내에 N형의 불순물 이온들을 1×1015 atoms/㎠ 내지 5×1015 atoms/㎠의 높은 도우즈로 주입하여 상기 저농도 소오스/드레인 영역들(61)에 인접하는 고농도 소오스/드레인 영역들(69)을 형성한다. 결과적으로, 상기 주변회로 영역(B) 내에 상기 저농도 소오스/드레인 영역들(61) 및 상기 고농도 소오스/드레인 영역들(69)을 포함하는 엘디디형의(LDD-type) 소오스/드레인 영역들이 형성된다. 상기 제2 개구부들(DO)의 폭은 상기 스페이서(65)의 존재에 기인하여 상기 제2 폭(도 14a 및 도 1의 S2)보다 작은 제3 폭(S3)을 갖는다.
도 1, 도 13a, 도 13b, 도 13c 및 도 13d를 참조하면, 상기 포토레지스트 패턴(67)을 제거한다. 일반적으로, 상기 스페이서(65)는 상술한 바와 같이 상기 엘디디형의 소오스/드레인 영역들을 형성하기 위하여 사용된다. 따라서, 상기 엘디디형의 소오스/드레인 영역들이 형성된 후에, 상기 스페이서(65)는 제거되는 것이 바람직하다. 이는, 상기 스페이서(65)가 후속공정에서 어려움을 초래할 수 있기 때문이다. 예를 들어, 상기 스페이서(65)가 잔존하면, 후속공정에서 상기 드레인 영역들(57) 및 상기 엘디디형의 소오스/드레인 영역들을 노출시키기 위하여 형성되는 콘택홀들의 폭을 증가시키는 데에 한계가 있다. 이에 반하여, 상기 제1 개구부들(SO) 내의 상기 스페이서막 패턴들(65')은 제거되지 않는 것이 바람직하다. 이는, 상기 스페이서막 패턴들(65')이 제거되는 경우에, 상기 제1 개구부(SO)의 종횡비(aspect ratio)가 현저히 증가되어 후속공정에서 층간절연막을 형성하는 동안 상기 제1 개구부들(SO) 내에 보이드들을 발생시키기 때문이다. 이러한 보이드들은 플래쉬 메모리 셀의 전기적인 특성을 불안정하게 만들 수 있다.
결과적으로, 상기 스페이서(65)는 습식 식각공정을 사용하여 제거되는 것이 바람직하다. 상기 습식 식각공정은 인산(H3PO4)을 사용하여 실시할 수 있다. 상기 습식 식각공정 동안 상기 스페이서막 패턴들(65')은 제거되지 않아야 한다. 따라서, 상기 습식 식각공정은 적절한 시간동안 실시한다. 그 결과, 상기 제1 개구부들(SO) 내에 리세스된 스페이서막 패턴들(65a)이 잔존한다.
바람직하게는, 상기 리세스된 스페이서막 패턴들(65a)을 갖는 반도체기판의 전면 상에 식각저지막(71)을 형성한다. 상기 식각저지막(71)은 상기 스페이서(65)의 폭보다 작은 두께로 형성한다. 이에 따라, 상기 제2 개구부들(DO)은 상기 제3 폭(S3)보다 큰 제4 폭(S4)을 갖는다. 상기 식각저지막(71)은 통상의 층간절연막에 대하여 식각 선택비를 갖는 절연막, 예컨대 실리콘 질화막으로 형성할 수 있다. 상기 식각저지막(71) 상에 층간절연막(73)을 형성한다. 이 경우에, 상기 리세스된 스페이서막 패턴들(65a)의 존재에 기인하여 상기 제1 개구부들(SO) 내에 보이드들이 형성되는 것을 방지할 수 있다.
도 1, 도 14a, 도 14b, 도 14c 및 도 14d를 참조하면, 상기 층간절연막(73), 상기 식각저지막(71) 및 상기 스트레스 완충산화막(63)을 패터닝하여 상기 주변회로 영역(B) 내의 상기 엘디디형의 소오스/드레인 영역들을 노출시키는 제1 금속 콘택홀들(75)을 형성한다. 상기 제1 금속 콘택홀들(75)을 형성하는 동안 상기 주변회로 게이트 전극(G) 역시 노출될 수 있다. 이어서, 상기 층간절연막(73), 상기 식각저지막(71) 및 상기 스트레스 완충산화막(63)을 다시 패터닝하여 상기 드레인 영역들(57)을 노출시키는 제2 금속 콘택홀들(77)을 형성한다. 상기 스페이서(65)의 제거에 기인하여 상기 제1 및 제2 금속 콘택홀들(75, 77)의 폭을 극대화시킬 수 있다. 결과적으로, 금속콘택 저항을 감소시킬 수 있다.
이에 더하여, 상기 제2 금속 콘택홀들(77)을 통하여 상기 드레인 영역들(57) 내에 N형의 불순물 이온들을 추가로 주입할 수도 있다. 그 결과, 상기 드레인 영역들(57) 내에 상기 제2 금속 콘택홀들(77)과 자기정렬된 플러그 이온주입 영역들(78)이 형성된다. 이러한 플러그 이온주입 영역들(78)은 상기 드레인 영역들(57)의 콘택저항의 감소로 이어지고, 상기 드레인 영역들(57)에서 접합 스파이킹(junction spiking)이 발생하는 것을 방지한다.
다른 방법으로(alternatively), 상기 제1 금속 콘택홀들(75) 및 상기 제2 금속 콘택홀(77)은 1회의 식각공정을 사용하여 동시에 형성될 수 있다.
계속해서, 상기 제1 및 제2 금속 콘택홀들(75, 77) 내에 각각 통상의 방법을 사용하여 제1 및 제2 금속 콘택 플러그들(79a, 79b)을 형성한다. 상기 금속 콘택 플러그들(79a, 79b)은 텅스텐막으로 형성할 수 있다.
상기 층간절연막(73) 상에 알루미늄막과 같은 금속막을 형성한다. 상기 금속막을 패터닝하여 상기 주변회로 영역(B) 및 상기 셀 어레이 영역(A) 내에 각각 제1 금속배선들(81a) 및 제2 금속배선들(81b)을 형성한다. 상기 제2 금속배선들(81b)은 상기 제어게이트 전극들(CG)의 상부를 가로지르도록 형성되고 플래쉬 메모리 셀들의 비트라인들 역할을 한다. 상기 비트라인들(81b)은 상기 제2 금속 콘택 플러그들(79b)을 통하여 상기 드레인 영역들(57)에 전기적으로 연결된다. 상기 제1 및 제2 금속배선들(81a, 81b)은 구리막과 같은 신뢰성 있는 금속막(reliable metal layer)을 채택하는 통상의 다마신 공정을 사용하여 형성될 수도 있다.
상술한 바와 같이 본 발명에 따르면, 적층게이트 패턴들의 측벽들 및 주변회로 게이트 전극의 측벽 상에 형성된 스페이서들은 주변회로 영역 내에 엘디디형의 소오스/드레인 영역들을 형성한 후에 제거되는 반면에, 상기 적층게이트 패턴들 사이의 영역들중 좁은 개구부들은 리세스된 스페이서막 패턴들로 채워진다. 이에 따라, 소오스/드레인 영역들을 노출시키는 금속 콘택홀의 폭을 최대화시킬 수 있고, 상기 좁은 개구부들 내에 보이드가 형성되는 것을 방지할 수 있다. 결과적으로, 신뢰성 있는 고집적 플래쉬 메모리소자를 구현하는 것이 가능하다.
도 1은 본 발명에 따른 반도체 집적회로를 보여주는 평면도이다.
도 2a 내지 도 14a는 도 1의 Ⅰ-Ⅰ에 따라 본 발명의 실시예에 따른 반도체 집적회로의 제조방법을 설명하기 위한 단면도들이다.
도 2b 내지 도 14b는 도 1의 Ⅱ-Ⅱ에 따라 본 발명의 실시예에 따른 반도체 집적회로의 제조방법을 설명하기 위한 단면도들이다.
도 2c 내지 도 14c는 도 1의 Ⅲ-Ⅲ에 따라 본 발명의 실시예에 따른 반도체 집적회로의 제조방법을 설명하기 위한 단면도들이다.
도 2d 내지 도 14d는 도 1의 Ⅳ-Ⅳ에 따라 본 발명의 실시예에 따른 반도체 집적회로의 제조방법을 설명하기 위한 단면도들이다.

Claims (36)

  1. 반도체기판에 소자분리막을 형성하여 제1 및 제2 활성영역들을 한정하고,
    상기 제1 활성영역의 상부를 가로지르는 복수개의 제1 평행한 게이트 패턴들을 형성하되, 상기 제1 게이트 패턴들 사이의 영역들은 제1 폭을 갖는 제1 개구부 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 개구부를 구비하고,
    상기 제1 개구부에 의해 노출된 상기 소자분리막을 선택적으로 제거하고,
    상기 소자분리막이 선택적으로 제거된 결과물의 상기 제1 개구부에 의해 노출된 상기 반도체기판의 표면 및 상기 제2 개구부에 의해 노출된 상기 제1 활성영역에 각각 라인 형태의(line-shaped) 제1 불순물 영역 및 섬 형태의(island-shaped) 제2 불순물 영역을 형성하고,
    상기 제2 활성영역의 상부를 가로지르는 제2 게이트 패턴을 형성하고,
    상기 제2 게이트 패턴의 양 옆에 위치하는 상기 제2 활성영역에 저농도 소오스/드레인 영역들을 형성하고,
    상기 제1 및 제2 불순물 영역들과 아울러서 상기 저농도 소오스/드레인 영역들을 갖는 기판의 상기 제2 개구부의 측벽 및 상기 제2 게이트 패턴의 측벽을 덮는 스페이서들 및 상기 제1 개구부를 채우는 스페이서막 패턴을 형성하고,
    상기 제2 활성영역에 상기 저농도 소오스/드레인 영역들에 인접하는 고농도 소오스/드레인 영역들을 형성하여 상기 저농도 소오스/드레인 영역들 및 상기 고농도 소오스/드레인 영역들을 포함하는 엘디디형의 소오스/드레인 영역들을 제공하고,
    상기 스페이서들을 제거하여 상기 제2 개구부의 측벽 및 상기 제2 게이트 패턴의 측벽을 노출시킴과 동시에 상기 제1 개구부 내에 리세스된 스페이서막 패턴을 남기고,
    상기 리세스된 스페이서막 패턴을 갖는 반도체기판의 전면 상에 콘포말한 식각저지막을 형성하는 것을 포함하는 반도체 집적회로의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1 활성영역은 상기 반도체기판의 제1 영역 내에 한정되고, 상기 제2 활성영역은 상기 반도체기판의 제2 영역 내에 한정되는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  3. 제 1 항에 있어서,
    상기 소자분리막은 트렌치 소자분리 기술을 사용하여 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  4. 제 1 항에 있어서,
    상기 제1 개구부에 의해 노출된 상기 소자분리막을 선택적으로 제거하는 것은
    상기 제1 개구부를 노출시키는 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제1 개구부 내의 상기 소자분리막과 접촉하는 상기 반도체기판이 노출될 때까지 상기 소자분리막을 식각하는 것을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  5. 제 4 항에 있어서,
    상기 제1 및 제2 불순물 영역들을 형성하는 것은
    상기 포토레지스트 패턴을 이온주입 마스크로 사용하여 상기 제1 개구부에 의해 노출된 상기 반도체기판 내에 제1 불순물 이온들을 주입하고,
    상기 포토레지스트 패턴을 제거하고,
    상기 제1 게이트 패턴들 및 상기 소자분리막을 이온주입 마스크들로 사용하여 상기 제1 개구부 및 상기 제2 개구부에 의해 노출된 상기 반도체기판 내에 제2 불순물 이온들을 주입하는 것을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  6. 제 1 항에 있어서,
    상기 스페이서들 및 상기 스페이서막 패턴을 형성하는 것은
    상기 저농도 소오스/드레인 영역들을 갖는 반도체기판의 전면 상에 상기 제1 폭의 1/2보다 크고 상기 제2 폭의 1/2보다 작은 두께를 갖는 스페이서막을 형성하고,
    상기 스페이서막을 이방성 식각하여 제2 불순물 영역 및 상기 저농도 소오스/드레인 영역들을 노출시킴과 동시에 상기 제1 개구부를 채우는 이방성 식각된 스페이서막을 남기는 것을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  7. 제 6 항에 있어서,
    상기 스페이서막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  8. 제 7 항에 있어서,
    상기 스페이서막을 형성하기 전에, 상기 저농도 소오스/드레인 영역들을 갖는 반도체 기판의 전면 상에 콘포말한(conformal) 스트레스 완충산화막을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  9. 제 1 항에 있어서,
    상기 식각저지막을 갖는 반도체기판의 전면 상에 층간절연막을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  10. 제 9 항에 있어서,
    상기 식각저지막은 상기 층간절연막에 대하여 식각선택비를 갖는 절연막으로 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  11. 제 9 항에 있어서,
    상기 층간절연막 및 상기 식각저지막을 패터닝하여 상기 엘디디형의 소오스/드레인 영역들 및 상기 제2 게이트 패턴을 노출시키는 제1 금속 콘택홀들을 형성하고,
    상기 층간절연막을 및 상기 식각저지막을 패터닝하여 상기 제2 불순물 영역을 노출시키는 제2 금속 콘택홀을 형성하고,
    상기 제2 금속 콘택홀에 의해 노출된 상기 제2 불순물 영역에 선택적으로 플러그 이온주입 공정을 적용하고,
    상기 제1 및 제2 금속 콘택홀들을 채우는 금속 콘택 플러그들을 형성하고,
    상기 층간절연막 상에 상기 금속 콘택 플러그들을 덮는 금속배선들을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  12. 셀 어레이 영역 및 주변회로 영역을 갖는 반도체기판을 준비하고,
    상기 반도체기판의 소정영역에 소자분리막을 형성하여 상기 셀 어레이 영역 및 상기 주변회로 영역 내에 각각 셀 활성영역 및 주변회로 활성영역을 한정하고,
    상기 셀 어레이 영역 및 상기 주변회로 영역 상에 각각 적층 게이트막(stacked gate layer) 및 주변회로 게이트막을 형성하고,
    상기 적층 게이트막을 패터닝하여 상기 셀 활성영역의 상부를 가로지르는 복수개의 평행한 적층 게이트 패턴들(parallel stacked gate patterns)을 형성하되, 상기 적층게이트 패턴들 사이의 영역들은 제1 폭을 갖는 제1 개구부들 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 개구부들을 구비하고,
    상기 제1 개구부들에 의해 노출된 상기 소자분리막을 선택적으로 제거하고,
    상기 소자분리막이 선택적으로 제거된 결과물의 상기 제1 개구부들에 의해 노출된 상기 반도체기판의 표면 및 상기 제2 개구부들에 의해 노출된 상기 셀 활성영역의 표면에 각각 라인 형태의 공통 소오스 영역들 및 섬 형태의 드레인 영역들을 형성하고,
    상기 주변회로 게이트막을 패터닝하여 상기 주변회로 활성영역의 상부를 가로지르는 주변회로 게이트 전극을 형성하고,
    상기 주변회로 게이트 전극을 이온주입 마스크로 사용하여 상기 주변회로 활성영역 내에 불순물 이온들을 주입하여 상기 주변회로 활성영역에 저농도 소오스/드레인 영역들을 형성하고,
    상기 공통 소오스 영역들 및 상기 드레인 영역들과 아울러서 상기 저농도 소오스/드레인 영역들을 갖는 기판의 상기 제2 개구부들의 측벽 및 상기 주변회로 게이트 전극의 측벽을 덮는 스페이서들과 아울러서 상기 제1 개구부들을 채우는 스페이서막 패턴들을 형성하고,
    상기 주변회로 게이트 전극 및 그 측벽을 덮는 상기 스페이서를 이온주입 마스크들로 사용하여 상기 주변회로 활성영역에 고농도 소오스/드레인 영역들을 형성하여 상기 저농도 소오스/드레인 영역들 및 상기 고농도 소오스/드레인 영역들을 포함하는 엘디디형의 소오스/드레인 영역들을 제공하고,
    상기 스페이서들을 제거하여 상기 제2 개구부의 측벽 및 상기 주변회로 게이트 전극의 측벽을 노출시킴과 동시에 상기 제1 개구부들 내에 리세스된 스페이서막 패턴들을 남기고,
    상기 리세스된 스페이서막 패턴을 갖는 반도체기판의 전면 상에 콘포말한 식각저지막을 형성하는 것을 포함하는 플래쉬 메모리 소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 소자분리막을 형성하는 것은
    상기 셀 어레이 영역 내의 상기 반도체기판 및 상기 주변회로 영역 내의 상기 반도체기판 상에 각각 제1 및 제2 트렌치 마스크 패턴들을 형성하고,
    상기 제1 및 제2 트렌치 마스크 패턴들을 식각마스크들로 사용하여 상기 반도체기판을 식각하여 상기 셀 어레이 영역 및 상기 주변회로 영역 내에 각각 셀 트렌치 영역 및 주변회로 트렌치 영역을 형성하고,
    상기 셀 트렌치 영역 및 상기 주변회로 영역 내에 각각 셀 소자분리막 및 주변회로 소자분리막을 형성하는 것을 포함하는 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 제1 및 제2 트렌치 마스크 패턴들을 형성하는 것은
    상기 반도체기판의 전면 상에 게이트 절연막 및 하부 게이트 도전막을 차례로 형성하고,
    상기 하부 게이트 도전막 및 상기 게이트 절연막을 패터닝하여 상기 셀 어레이 영역 내의 상기 반도체기판을 노출시키고,
    상기 노출된 반도체기판 상에 터널 절연막 및 하부 부유게이트막을 차례로 형성하고,
    상기 하부 부유게이트막 및 상기 하부 게이트 도전막을 갖는 반도체기판의 전면 상에 차례로 적층된 연마저지막 및 하드마스크막으로 이루어진 트렌치 마스크막을 형성하고,
    상기 트렌치 마스크막을 패터닝하는 것을 포함하는 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  15. 제 13 항에 있어서,
    상기 셀 트렌치 영역 및 상기 주변회로 트렌치 영역을 형성하는 것은
    상기 제1 및 제2 트렌치 마스크 패턴들을 갖는 반도체기판 상에 상기 셀 어레이 영역을 덮는 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴 및 상기 제2 트렌치 마스크 패턴을 식각 마스크들로 사용하여 상기 반도체기판을 식각하여 상기 주변회로 영역 내에 예비 주변회로 트렌치 영역을 형성하고,
    상기 포토레지스트 패턴을 제거하고,
    상기 제1 및 제2 트렌치 마스크 패턴들을 식각 마스크들로 사용하여 상기 반도체기판을 식각하여 상기 셀 어레이 영역 및 상기 주변회로 영역 내에 각각 제1 깊이를 갖는 트렌치 영역 및 상기 제1 깊이보다 큰 제2 깊이를 갖는 트렌치 영역을 형성하는 것을 포함하는 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  16. 제 14 항에 있어서,
    상기 적층게이트막 및 상기 주변회로 게이트막을 형성하는 것은
    상기 패터닝된 트렌치 마스크막을 제거하여 상기 하부 부유게이트막 및 상기 하부 게이트 도전막을 노출시키고,
    상기 노출된 하부 부유게이트막을 덮는 상부 부유게이트 패턴 및 상기 주변회로 영역을 덮는 제1 상부 게이트 도전막을 형성하고,
    상기 상부 부유게이트 패턴을 갖는 상기 셀 어레이 영역의 전면 상에 차례로 적층된 게이트 층간유전막 및 제1 제어게이트 도전막을 형성하는 것을 포함하는 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 제1 제어게이트 도전막 및 상기 제1 상부 게이트 도전막 상에 금속 실리사이드막을 형성하는 것을 더 포함하는 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  18. 제 12 항에 있어서,
    상기 제1 개구부들에 의해 노출된 상기 소자분리막을 선택적으로 제거하는 것은
    상기 적층 게이트 패턴들을 갖는 반도체기판 상에 상기 제1 개구부들을 노출시키는 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 소자분리막을 식각하여 상기 제1 개구부들 내의 상기 소자분리막과 접촉하는 상기 반도체기판을 노출시키는 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  19. 제 18 항에 있어서,
    상기 공통 소오스 영역들 및 상기 드레인 영역들을 형성하는 것은
    상기 포토레지스트 패턴을 이온주입 마스크로 사용하여 상기 제1 개구부들에 의해 노출된 상기 반도체기판 내에 제1 불순물 이온들을 주입하고,
    상기 포토레지스트 패턴을 제거하고,
    상기 적층 게이트 패턴들 및 상기 소자분리막을 이온주입 마스크들로 사용하여 상기 셀 어레이 영역 내의 상기 반도체기판 내에 선택적으로 제2 불순물 이온들을 주입하는 것을 포함하는 것을 특징으로 하는 플래쉬 메모리소자의 제조방법.
  20. 제 12 항에 있어서,
    상기 스페이서들 및 상기 스페이서막 패턴을 형성하는 것은
    상기 저농도 소오스/드레인 영역들을 갖는 반도체기판의 전면 상에 상기 제1 폭의 1/2보다 크고 상기 제2 폭의 1/2보다 작은 두께를 갖는 스페이서막을 형성하고,
    상기 스페이서막을 이방성 식각하여 드레인 영역들 및 상기 저농도 소오스/드레인 영역들을 노출시킴과 동시에 상기 제1 개구부들을 채우는 이방성 식각된 스페이서막을 남기는 것을 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  21. 제 20 항에 있어서,
    상기 스페이서막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  22. 제 21 항에 있어서,
    상기 스페이서막을 형성하기 전에, 상기 저농도 소오스/드레인 영역들을 갖는 반도체 기판의 전면 상에 콘포말한(conformal) 스트레스 완충산화막을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  23. 제 12 항에 있어서,
    상기 식각저지막 상에 층간절연막을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  24. 제 23 항에 있어서,
    상기 식각저지막은 상기 층간절연막에 대하여 식각선택비를 갖는 절연막으로 형성하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  25. 제 23 항에 있어서,
    상기 층간절연막 및 상기 식각저지막을 패터닝하여 상기 엘디디형의 소오스/드레인 영역들 및 상기 주변회로 게이트 전극을 노출시키는 제1 금속 콘택홀들을 형성하고,
    상기 층간절연막 및 상기 식각저지막을 패터닝하여 상기 셀 어레이 영역 내의 상기 드레인 영역들을 노출시키는 제2 금속 콘택홀들을 형성하고,
    상기 제2 금속 콘택홀들에 의해 노출된 상기 드레인 영역들에 선택적으로 플러그 이온주입 공정을 적용하고,
    상기 제1 및 제2 금속 콘택홀들을 채우는 금속 콘택 플러그들을 형성하고,
    상기 층간절연막 상에 상기 금속 콘택 플러그들을 덮는 금속배선들을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  26. 반도체기판 상에 형성되어 제1 및 제2 활성영역들을 한정하는 소자분리막;
    상기 제1 활성영역의 상부를 가로지르되, 그들 사이의 영역들은 제1 폭을 갖는 제1 개구부 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 개구부로 구성된 복수개의 제1 평행한 게이트 패턴들;
    상기 제1 개구부 하부의 상기 반도체기판의 표면에 형성되고 상기 제1 개구부와 동일하거나 그 보다 큰 폭을 갖는 라인 형태의 제1 불순물 영역;
    상기 제2 개구부 하부의 상기 제1 활성영역의 표면에 형성된 섬 형태의 제2 불순물 영역;
    상기 제2 활성영역의 상부를 가로지르는 제2 게이트 패턴;
    상기 제1 개구부를 채우면서 상기 제1 불순물 영역을 덮는 리세스된 스페이서막 패턴;
    상기 제2 게이트 패턴의 양 옆에 위치하는 상기 제2 활성영역에 형성된 엘디디형의 소오스/드레인 영역들; 및
    상기 리세스된 스페이서막 패턴 및 상기 엘디디형의 소오스/드레인 영역들을 갖는 반도체기판의 전면을 덮는 콘포말한 식각저지막을 포함하는 반도체 집적회로.
  27. 제 26 항에 있어서,
    상기 리세스된 스페이서막 패턴 및 상기 제1 불순물 영역 사이와 상기 리세스된 스페이서막 패턴 및 상기 제1 게이트 패턴들 사이에 개재된 스트레스 완충산화막을 더 포함하되, 상기 스트레스 완충산화막은 연장되어 상기 제1 게이트 패턴들의 표면들, 상기 제2 불순물 영역의 표면, 상기 소자분리막의 표면, 상기 제2 게이트 패턴의 표면 및 상기 엘디디형의 소오스/드레인 영역들의 표면들을 덮는 것을 특징으로 하는 반도체 집적회로.
  28. 제 26 항에 있어서,
    상기 식각저지막 상에 형성된 층간절연막을 더 포함하는 것을 특징으로 하는 반도체 집적회로.
  29. 제 28 항에 있어서,
    상기 식각저지막은 상기 층간절연막에 대하여 식각 선택비를 갖는 절연막인 것을 특징으로 하는 반도체 집적회로.
  30. 제 28 항에 있어서,
    상기 층간절연막 및 상기 식각저지막을 관통하여 상기 제2 불순물 영역, 상기 제2 게이트 패턴 및 상기 엘디디형의 소오스/드레인 영역들과 접촉하는 금속 콘택 플러그들을 더 포함하는 것을 특징으로 하는 반도체 집적회로.
  31. 셀 어레이 영역 및 주변회로 영역을 갖는 반도체기판;
    상기 반도체기판에 형성되되, 상기 셀 어레이 영역 및 주변회로 영역 내에 각각 셀 활성영역 및 주변회로 활성영역을 한정하는 소자분리막;
    상기 셀 활성영역의 상부를 가로지르되, 그들 사이의 영역들은 제1 폭을 갖는 제1 개구부들 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 개구부들로 구성된 복수개의 평행한 적층 게이트 패턴들;
    상기 제1 개구부들 하부의 상기 반도체기판의 표면에 형성되고 상기 제1 개구부와 동일하거나 그 보다 큰 폭을 갖는 라인 형태의 공통 소오스 영역들;
    상기 제2 개구부들 하부의 상기 셀 활성영역의 표면에 형성된 섬 형태의 드레인 영역들;
    상기 주변회로 활성영역의 상부를 가로지르는 주변회로 게이트 전극;
    상기 제1 개구부들을 채우면서 상기 공통 소오스 영역들을 덮는 리세스된 스페이서막 패턴들;
    상기 주변회로 게이트 전극의 양 옆에 위치하는 상기 주변회로 활성영역에 형성된 엘디디형의 소오스/드레인 영역들; 및
    상기 리세스된 스페이서막 패턴들 및 상기 엘디디형의 소오스/드레인 영역들을 갖는 반도체기판의 전면을 덮는 콘포말한 식각저지막을 포함하는 플래쉬 메모리소자.
  32. 제 31 항에 있어서,
    상기 소자분리막은
    상기 셀 어레이 영역 내에 형성된 셀 소자분리막; 및
    상기 주변회로 영역 내에 형성되고 상기 셀 소자분리막보다 더 깊은 주변회로 소자분리막을 포함하는 것을 특징으로 하는 플래쉬 메모리소자.
  33. 제 31 항에 있어서,
    상기 리세스된 스페이서막 패턴들 및 상기 공통 소오스 영역들 사이와 상기 리세스된 스페이서막 패턴들 및 상기 적층 게이트 패턴들 사이에 개재된 스트레스 완충산화막을 더 포함하되, 상기 스트레스 완충산화막은 연장되어 상기 적층 게이트 패턴들의 표면들, 상기 드레인 영역들의 표면들, 상기 소자분리막의 표면, 상기 주변회로 게이트 전극의 표면 및 상기 엘디디형의 소오스/드레인 영역들의 표면들을 덮는 것을 특징으로 하는 플래쉬 메모리소자.
  34. 제 31 항에 있어서,
    상기 식각저지막 상에 형성된 층간절연막을 더 포함하는 것을 특징으로 하는 플래쉬 메모리소자.
  35. 제 34 항에 있어서,
    상기 식각저지막은 상기 층간절연막에 대하여 식각 선택비를 갖는 절연막인 것을 특징으로 하는 플래쉬 메모리소자.
  36. 제 34 항에 있어서,
    상기 층간절연막 및 상기 식각저지막을 관통하여 상기 드레인 영역들, 상기 주변회로 게이트 전극 및 상기 엘디디형의 소오스/드레인 영역들과 접촉하는 금속 콘택 플러그들을 더 포함하는 것을 특징으로 하는 플래쉬 메모리소자.
KR10-2003-0007547A 2003-02-06 2003-02-06 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로 KR100500448B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR10-2003-0007547A KR100500448B1 (ko) 2003-02-06 2003-02-06 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로
US10/773,805 US7045413B2 (en) 2003-02-06 2004-02-05 Method of manufacturing a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit manufactured thereby
JP2004029903A JP4574182B2 (ja) 2003-02-06 2004-02-05 選択的ディスポーザブルスペーサー技術を使用する半導体集積回路の製造方法及びそれによって製造される半導体集積回路
CNB2004100326178A CN1300841C (zh) 2003-02-06 2004-02-06 制造半导体集成电路的方法及由此制造的半导体集成电路
US11/331,659 US7436017B2 (en) 2003-02-06 2006-01-12 Semiconductor integrated circuit using a selective disposable spacer
US11/671,438 US7588979B2 (en) 2003-02-06 2007-02-05 Method of manufacturing a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit manufactured thereby
US12/538,798 US8222684B2 (en) 2003-02-06 2009-08-10 Method of manufacturing a semiconductor integrated circuit using a selective disposal spacer technique and semiconductor integrated circuit manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0007547A KR100500448B1 (ko) 2003-02-06 2003-02-06 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로

Publications (2)

Publication Number Publication Date
KR20040071527A KR20040071527A (ko) 2004-08-12
KR100500448B1 true KR100500448B1 (ko) 2005-07-14

Family

ID=36573210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0007547A KR100500448B1 (ko) 2003-02-06 2003-02-06 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로

Country Status (4)

Country Link
US (4) US7045413B2 (ko)
JP (1) JP4574182B2 (ko)
KR (1) KR100500448B1 (ko)
CN (1) CN1300841C (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500448B1 (ko) * 2003-02-06 2005-07-14 삼성전자주식회사 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로
CN1906767B (zh) * 2004-02-27 2012-06-13 罗姆股份有限公司 半导体装置及其制造方法
JP2006060138A (ja) * 2004-08-23 2006-03-02 Toshiba Corp 半導体集積回路装置
KR100593129B1 (ko) * 2004-12-23 2006-06-26 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100632654B1 (ko) * 2004-12-28 2006-10-12 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100702123B1 (ko) * 2005-02-03 2007-03-30 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 리세스 게이트형성방법
KR100709437B1 (ko) * 2005-04-01 2007-04-18 주식회사 하이닉스반도체 반도체 소자
KR100632655B1 (ko) * 2005-05-11 2006-10-12 주식회사 하이닉스반도체 플래쉬 메모리소자 및 이의 제조방법
KR100781033B1 (ko) * 2005-05-12 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100632630B1 (ko) * 2005-05-25 2006-10-09 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법
JP4634864B2 (ja) * 2005-05-31 2011-02-16 株式会社東芝 半導体記憶装置およびその製造方法
KR100604943B1 (ko) * 2005-06-20 2006-07-31 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100799029B1 (ko) * 2005-07-26 2008-01-28 주식회사 하이닉스반도체 자기 정렬 플로팅 게이트를 갖는 플래쉬 메모리 소자의제조방법
KR100632634B1 (ko) * 2005-07-26 2006-10-11 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조 방법
JP4528700B2 (ja) 2005-09-09 2010-08-18 株式会社東芝 半導体装置及びその製造方法
KR100739962B1 (ko) 2005-10-14 2007-07-16 주식회사 하이닉스반도체 Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법
US7309637B2 (en) 2005-12-12 2007-12-18 Chartered Semiconductor Manufacturing, Ltd Method to enhance device performance with selective stress relief
EP1840947A3 (en) * 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
JP4191203B2 (ja) * 2006-05-01 2008-12-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7790516B2 (en) * 2006-07-10 2010-09-07 Qimonda Ag Method of manufacturing at least one semiconductor component and memory cells
US7485528B2 (en) 2006-07-14 2009-02-03 Micron Technology, Inc. Method of forming memory devices by performing halogen ion implantation and diffusion processes
KR100764745B1 (ko) * 2006-08-31 2007-10-08 삼성전자주식회사 반원통형 활성영역을 갖는 반도체 장치 및 그 제조 방법
JP4836730B2 (ja) * 2006-09-26 2011-12-14 株式会社東芝 半導体装置、およびその製造方法
JP2008085131A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
KR100771518B1 (ko) 2006-10-20 2007-10-30 삼성전자주식회사 감소된 접촉 저항을 갖는 반도체 장치의 제조 방법
KR100840645B1 (ko) * 2006-12-29 2008-06-24 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법
KR100851915B1 (ko) * 2007-03-31 2008-08-12 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR100875071B1 (ko) * 2007-04-25 2008-12-18 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100812089B1 (ko) 2007-06-26 2008-03-07 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
US20090065841A1 (en) * 2007-09-06 2009-03-12 Assaf Shappir SILICON OXY-NITRIDE (SiON) LINER, SUCH AS OPTIONALLY FOR NON-VOLATILE MEMORY CELLS
US7745344B2 (en) * 2007-10-29 2010-06-29 Freescale Semiconductor, Inc. Method for integrating NVM circuitry with logic circuitry
JP2009272565A (ja) * 2008-05-09 2009-11-19 Toshiba Corp 半導体記憶装置、及びその製造方法
TWI411101B (zh) * 2008-09-02 2013-10-01 Eon Silicon Solution Inc NOR-type flash memory structure with high doping drain region and its manufacturing method
US8278178B2 (en) * 2008-09-19 2012-10-02 Hynix Semiconductor Inc. Nonvolatile memory device and method of manufacturing the same
US8445953B2 (en) * 2009-07-08 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for flash memory cells
KR101616972B1 (ko) * 2009-09-15 2016-04-29 삼성전자주식회사 저항 소자를 갖는 반도체 장치 및 그 형성 방법
CN102412206B (zh) * 2010-09-19 2013-10-09 中芯国际集成电路制造(上海)有限公司 快闪存储器的制造方法
KR101791456B1 (ko) 2010-10-11 2017-11-21 삼성전자주식회사 라이트 트레이닝 방법 및 이를 수행하는 반도체 장치
KR101802371B1 (ko) * 2011-05-12 2017-11-29 에스케이하이닉스 주식회사 반도체 셀 및 그 형성 방법
JP2013197417A (ja) 2012-03-21 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP2014053563A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 半導体記憶装置およびその製造方法
CN104425366B (zh) * 2013-08-20 2017-12-29 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
TWI538024B (zh) * 2014-01-09 2016-06-11 旺宏電子股份有限公司 半導體元件及其製造方法
KR102132845B1 (ko) * 2014-02-11 2020-07-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치
CN105514026A (zh) * 2014-10-15 2016-04-20 旺宏电子股份有限公司 半导体元件及其制造方法
CN105789036B (zh) * 2014-12-25 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
KR102344881B1 (ko) * 2015-03-31 2021-12-29 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9685368B2 (en) 2015-06-26 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having an etch stop layer over conductive lines
CN106486485A (zh) * 2015-08-31 2017-03-08 旺宏电子股份有限公司 存储器元件及其制造方法
CN106611708B (zh) * 2015-10-15 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US9972633B2 (en) * 2016-01-27 2018-05-15 United Microelectronics Corp. Semiconductor device and method for fabricating the same
KR102436634B1 (ko) 2016-06-27 2022-08-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN106098694B (zh) * 2016-08-22 2019-01-18 上海华力微电子有限公司 一种非易失存储器结构及其制作方法
US10008582B2 (en) * 2016-11-28 2018-06-26 Globalfoundries Inc. Spacers for tight gate pitches in field effect transistors
KR102675909B1 (ko) * 2017-02-20 2024-06-18 삼성전자주식회사 반도체 소자
CN108666311B (zh) * 2017-03-28 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
CN109148371A (zh) * 2017-06-16 2019-01-04 台湾积体电路制造股份有限公司 半导体装置及其制造方法
FR3069370B1 (fr) * 2017-07-21 2021-10-22 St Microelectronics Rousset Circuit integre contenant une structure de leurre
CN107994032B (zh) * 2017-11-23 2019-01-01 长江存储科技有限责任公司 防止外围电路受损的方法及结构
CN108364952B (zh) * 2018-01-29 2021-06-15 上海华力微电子有限公司 闪存的制造方法
KR20200093110A (ko) * 2019-01-25 2020-08-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN111508843B (zh) * 2019-01-31 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
TWI685085B (zh) * 2019-02-26 2020-02-11 華邦電子股份有限公司 記憶元件及其製造方法
CN111834370B (zh) * 2019-04-19 2024-03-15 华邦电子股份有限公司 集成电路及其制造方法
KR102668085B1 (ko) * 2019-05-07 2024-05-23 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US11856796B2 (en) * 2021-07-16 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices and methods of manufacturing thereof

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US645303A (en) * 1899-07-28 1900-03-13 Andrew J Smith Washing-machine.
JPS6480070A (en) * 1987-09-21 1989-03-24 Mitsubishi Electric Corp Semiconductor integrated circuit
FR2665301A1 (fr) * 1990-07-24 1992-01-31 Sgs Thomson Microelectronics Memoire eprom a drain et source de structures differentes.
JPH0677440A (ja) * 1992-08-27 1994-03-18 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
FR2711275B1 (fr) * 1993-10-15 1996-10-31 Intel Corp Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits.
US5474947A (en) * 1993-12-27 1995-12-12 Motorola Inc. Nonvolatile memory process
JPH08293588A (ja) * 1995-04-25 1996-11-05 Sony Corp 半導体メモリ装置
JP2873276B2 (ja) * 1995-11-08 1999-03-24 エルジイ・セミコン・カンパニイ・リミテッド 浮遊ゲートを有する半導体素子の製造方法
US6440828B1 (en) * 1996-05-30 2002-08-27 Nec Corporation Process of fabricating semiconductor device having low-resistive contact without high temperature heat treatment
US5946581A (en) * 1997-01-08 1999-08-31 Advanced Micro Devices Method of manufacturing a semiconductor device by doping an active region after formation of a relatively thick oxide layer
KR100219533B1 (ko) 1997-01-31 1999-09-01 윤종용 임베디드 메모리소자 및 그 제조방법
US5933730A (en) * 1997-03-07 1999-08-03 Advanced Micro Devices, Inc. Method of spacer formation and source protection after self-aligned source is formed and a device provided by such a method
JPH10289951A (ja) * 1997-04-15 1998-10-27 Toshiba Corp 半導体装置及びその製造方法
US6022782A (en) 1997-05-30 2000-02-08 Stmicroelectronics, Inc. Method for forming integrated circuit transistors using sacrificial spacer
US6228746B1 (en) * 1997-12-18 2001-05-08 Advanced Micro Devices, Inc. Methodology for achieving dual field oxide thicknesses
KR19990065891A (ko) 1998-01-19 1999-08-05 구본준 통합 반도체 소자의 제조방법
CN1131559C (zh) * 1998-06-24 2003-12-17 台湾积体电路制造股份有限公司 快闪存储器分离栅极结构的制造方法
TW429411B (en) * 1998-12-21 2001-04-11 Toshiba Corp Semiconductor device and its manufacture
JP2000200903A (ja) * 1999-01-06 2000-07-18 Sony Corp 半導体装置の製造方法
US6121082A (en) * 1999-04-28 2000-09-19 Worldwide Semiconductor Manufacturing Corp. Method of fabricating DRAM with novel landing pad process
ITMI991130A1 (it) * 1999-05-21 2000-11-21 St Microelectronics Srl Metodo migliorato per fabbricare dispositivi di memoria non volatili integrati su un substrato semiconduttore organizzati in matrici di memo
US6248623B1 (en) * 1999-11-12 2001-06-19 United Microelectronics Corp. Method for manufacturing embedded memory with different spacer widths
US6518618B1 (en) * 1999-12-03 2003-02-11 Intel Corporation Integrated memory cell and method of fabrication
KR20010065796A (ko) 1999-12-30 2001-07-11 박종섭 더블 스페이서를 이용한 복합 반도체장치의 제조 방법
JP3530104B2 (ja) * 2000-04-19 2004-05-24 沖電気工業株式会社 半導体集積回路装置の製造方法
JP4733810B2 (ja) * 2000-05-25 2011-07-27 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
JP3953715B2 (ja) * 2000-07-31 2007-08-08 富士通株式会社 半導体装置及びその製造方法
KR20020010793A (ko) 2000-07-31 2002-02-06 박종섭 반도체소자의 제조방법
KR20020017796A (ko) 2000-08-31 2002-03-07 박종섭 반도체 소자 제조방법
KR100348316B1 (ko) * 2000-10-18 2002-08-10 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6509216B2 (en) * 2001-03-07 2003-01-21 United Microelectronics Corp. Memory structure with thin film transistor and method for fabricating the same
JP2002280463A (ja) * 2001-03-16 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
US6465303B1 (en) * 2001-06-20 2002-10-15 Advanced Micro Devices, Inc. Method of manufacturing spacer etch mask for silicon-oxide-nitride-oxide-silicon (SONOS) type nonvolatile memory
US6461959B1 (en) * 2001-06-21 2002-10-08 United Microelectronics Corp. Method of fabrication of a contact plug in an embedded memory
US6555865B2 (en) * 2001-07-10 2003-04-29 Samsung Electronics Co. Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same
JP2003031684A (ja) * 2001-07-11 2003-01-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6894341B2 (en) * 2001-12-25 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method
KR100500448B1 (ko) * 2003-02-06 2005-07-14 삼성전자주식회사 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로
US6699757B1 (en) * 2003-03-26 2004-03-02 Macronix International Co., Ltd. Method for manufacturing embedded non-volatile memory with sacrificial layers
TW594945B (en) * 2003-09-05 2004-06-21 Powerchip Semiconductor Corp Flash memory cell and manufacturing method thereof
KR100567529B1 (ko) * 2003-12-30 2006-04-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20060118855A1 (en) 2006-06-08
KR20040071527A (ko) 2004-08-12
CN1536650A (zh) 2004-10-13
US20090294823A1 (en) 2009-12-03
US7045413B2 (en) 2006-05-16
US7436017B2 (en) 2008-10-14
US7588979B2 (en) 2009-09-15
US8222684B2 (en) 2012-07-17
JP4574182B2 (ja) 2010-11-04
JP2004241780A (ja) 2004-08-26
CN1300841C (zh) 2007-02-14
US20070128812A1 (en) 2007-06-07
US20040159886A1 (en) 2004-08-19

Similar Documents

Publication Publication Date Title
KR100500448B1 (ko) 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로
KR101119774B1 (ko) 반도체 소자 및 그 형성방법
US5946558A (en) Method of making ROM components
US6835987B2 (en) Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures
JP4388266B2 (ja) ストラップ領域及び周辺論理デバイス領域を有するフローティングゲートメモリセルの半導体アレーを形成する方法
JP4417601B2 (ja) 半導体装置及びその形成方法
KR101472626B1 (ko) 반도체 디바이스 및 이를 형성하는 방법
KR20010030022A (ko) 반도체 기억 장치와 그 제조 방법
US7629215B2 (en) Semiconductor device and method of manufacturing the same
KR20020050115A (ko) 선택적으로 형성된 실리사이드층을 구비한 반도체메모리장치
US5113238A (en) Contactless non-volatile memory array cells
KR101044486B1 (ko) 반도체 소자의 레지스터 및 그 제조방법
KR101353346B1 (ko) 주변 회로 영역의 불순물 영역들에 대한 열적 부담을완화시키는 반도체 소자의 제조 방법
KR100251229B1 (ko) 노아형 마스크 롬의 개선된 구조 및 그 제조방법
KR100538075B1 (ko) 플래시 메모리 소자의 제조 방법
JP4266089B2 (ja) 半導体記憶装置の製造方法
KR100404682B1 (ko) 플랫 셀 메모리 소자의 실리사이드막 제조방법
CN116053136A (zh) 半导体存储器件的制作方法
KR100671615B1 (ko) 낸드 플래쉬 메모리 소자의 제조 방법
KR100717279B1 (ko) 마스크롬 소자 및 그 형성 방법
KR0155829B1 (ko) Nand형 불휘발성 메모리장치 및 그 제조방법
KR100195210B1 (ko) 불휘발성 메모리장치의 제조방법
KR20050083305A (ko) 핀 전계효과 트랜지스터의 제조방법
JP2004253474A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH05308135A (ja) 半導体メモリ装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 15