KR100509940B1 - Semiconductor and manufacturing method thereof - Google Patents
Semiconductor and manufacturing method thereof Download PDFInfo
- Publication number
- KR100509940B1 KR100509940B1 KR10-2003-0082636A KR20030082636A KR100509940B1 KR 100509940 B1 KR100509940 B1 KR 100509940B1 KR 20030082636 A KR20030082636 A KR 20030082636A KR 100509940 B1 KR100509940 B1 KR 100509940B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- field electrode
- gate
- semiconductor device
- source
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 소스(Source), 드레인(Drain), 게이트(Gate), 웰(Well)로 형성된 모스펫(MOSFET) 반도체 소자의 주위에 필드 게이트(Field Gate) 또는 금속(Metal) 배선으로 이루어진 필드전극을 형성하고, 이 필드전극에 전압을 인가하여 필드전극 밑 부분의 웰 또는 기판의 일부분 영역을 공핍(Depletion) 또는 축적(Accumulation)하여 웰 또는 기판 저항을 변화시킴으로써 반도체 소자의 초고주파 특성을 개선하고 그 특성의 조절을 쉽게 할 수 있도록 한 반도체 소자 및 그 제조방법에 관한 것이다. The present invention provides a field electrode formed of a field gate or metal wiring around a MOSFET semiconductor device formed of a source, a drain, a gate, and a well. And a voltage is applied to the field electrode to depletion or accumulate a portion of the well or substrate under the field electrode to change the well or substrate resistance, thereby improving the ultrahigh frequency characteristics of the semiconductor device and its characteristics. The present invention relates to a semiconductor device and a method of manufacturing the same, to facilitate the control of the semiconductor device.
Description
본 발명은 반도체 소자에 관한 것으로서, 더 상세하게는 소스(Source), 드레인(Drain), 게이트(Gate), 웰(Well)로 형성된 모스펫(MOSFET) 반도체 소자의 주위에 필드게이트(Field Gate) 또는 메탈(Metal) 배선으로 이루어진 필드전극을 형성하고, 이 필드전극에 전압을 인가하여 필드전극 밑 부분의 웰 또는 기판의 일부분 영역을 공핍(Depletion) 또는 축적(Accumulation)하여 웰 또는 기판 저항을 변화시킴으로써 반도체 소자의 초고주파 특성을 개선하고 그 특성의 조절을 쉽게 할 수 있도록 한 반도체 소자에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a field gate or a semiconductor device formed of a MOSFET semiconductor device formed of a source, a drain, a gate, and a well. By forming a field electrode made of metal wiring, applying a voltage to the field electrode to depletion or accumulate a portion of the well or substrate under the field electrode to change the well or substrate resistance. The present invention relates to a semiconductor device capable of improving the ultra-high frequency characteristics of a semiconductor device and easily adjusting the characteristics.
일반적으로, 종래의 MOSFET 반도체 소자는 소스, 드레인, 게이트로 형성된 소자의 주위에 웰과 같은 타입의 도핑 층을 형성하고 여기에 전압을 가한 웰 콘택(전극)을 형성하여 게이트나 소스, 또는 드레인에서 발생하여 웰 또는 기판쪽으로 흘러가는 에디(Eddy) 전류와 같은 누설전류를 웰 콘택에서 흡수하도록 하는 구조를 갖고 있다.In general, a conventional MOSFET semiconductor device forms a doping layer of the same type as a well around a device formed of a source, a drain, and a gate, and forms a well contact (electrode) applied with a voltage to the gate, source, or drain. The leakage current, such as an Eddy current generated and flowing toward the well or the substrate, is absorbed in the well contact.
그러나, 실리콘 반도체기판은 기본적으로 도체의 특성도 갖기 때문에 웰이나 기판의 저항이 낮아서 전류가 흐르기 쉬운 구조이므로 웰 콘택 만으로 에디전류 등과 같은 누설전류를 충분히 억제할 수 없는 근본적인 단점을 갖고 있다.However, since the silicon semiconductor substrate also has a characteristic of a conductor, since the resistance of the well or the substrate is low, the current easily flows, and thus the leak contact such as an eddy current cannot be sufficiently suppressed by the well contact alone.
이하, 첨부된 도면(도 1a 및 도 1b)을 참조하면서 종래기술에 따른 반도체 소자를 설명한다. Hereinafter, a semiconductor device according to the related art will be described with reference to the accompanying drawings (FIGS. 1A and 1B).
도 1a는 종래기술에 따른 반도체 소자의 평면 구조를 나타낸 평면 구성도이고, 도 1b는 종래기술에 따른 반도체 소자의 단면 구조를 나타낸 단면 구성도이다.Figure 1a is a plan view showing a planar structure of a semiconductor device according to the prior art, Figure 1b is a cross-sectional view showing a cross-sectional structure of a semiconductor device according to the prior art.
먼저, NMOS인 경우 반도체(실리콘) 기판(10)에 P-웰(P-Well)(15)이 형성되고, MOS가 형성될 활성영역(16)이 형성된다. 활성영역(16)에는 절연체(18)가 존재하고, 상기 절연체(18) 위에는 게이트(11)가 형성되는데, 상기 게이트(11)는 게이트의 직렬 저항을 감소시키기 위해 병렬로 다수개 존재한다. 게이트(11) 좌우에는 소스(12), 드레인(13)이 반복적으로 존재한다. First, in the case of an NMOS, a P-well 15 is formed in the semiconductor (silicon) substrate 10, and an active region 16 in which the MOS is formed is formed. An insulator 18 exists in the active region 16, and a gate 11 is formed on the insulator 18, and a plurality of the gates 11 are present in parallel to reduce the series resistance of the gate. The source 12 and the drain 13 are repeatedly present at the left and right sides of the gate 11.
그리고, 상기 소스(12), 게이트(11), 드레인(13) 주위에 상기 웰(15)과 같은 타입(type)의 활성영역(16)으로 웰 전압을 조절하기 위한 웰콘택(14) 영역이 존재한다. In addition, a well contact 14 region for controlling a well voltage is formed around the source 12, the gate 11, and the drain 13 to an active region 16 of the same type as the well 15. exist.
상기와 같이 도 1a 및 도 1b에 도시한 반도체 소자(1)의 웰 영역(15) 안에는 소스(12), 게이트(11), 드레인(13), 웰콘택(14) 등이 형성된다. 도 1a 및 도 1b에서 부재번호 17은 필드영역을 나타낸다. As described above, a source 12, a gate 11, a drain 13, a well contact 14, and the like are formed in the well region 15 of the semiconductor device 1 illustrated in FIGS. 1A and 1B. 1A and 1B, reference numeral 17 designates a field area.
그런데, 상기와 같은 종래기술에 따른 반도체 소자의 구조는, 반도체 기판 및 웰 영역의 저항율이 낮아서 반도체 소자가 고주파 영역에서 동작할 때 기판이나 웰이 차폐(Shielding) 역할을 충분히 하지 못하여 게이트, 소스, 드레인 등에서 전기장이 웰이나 기판을 통해 누설되며. 이로 인한 게이트 입력 전압 대비 드레인 출력 전압의 비율인 전압 이득이 감소하는 문제점을 갖고 있었다.However, the structure of the semiconductor device according to the related art has a low resistivity between the semiconductor substrate and the well region, so that the substrate or the well does not sufficiently serve as a shielding when the semiconductor device operates in the high frequency region, thereby preventing gate, source, In drains, electric fields leak through wells or substrates. As a result, the voltage gain, which is the ratio of the drain output voltage to the gate input voltage, was reduced.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 소스, 드레인, 게이트, 웰로 형성된 모스펫(MOSFET) 반도체 소자의 주위에 필드게이트(Field Gate) 또는 메탈(Metal; 금속) 배선으로 이루어진 필드전극을 형성하고, 이 필드전극에 전압을 인가하여 필드전극 밑 부분의 웰 또는 기판의 일부분 영역을 공핍(Depletion) 또는 축적(Accumulation)하여 웰 또는 기판 저항을 변화시킴으로써 반도체 소자의 초고주파 특성을 개선하고 그 특성의 조절을 쉽게 할 수 있도록 한 반도체 소자를 제공하는데 그 목적이 있다. Accordingly, the technical problem to be achieved by the present invention is to solve the above problems, and includes a field gate or a metal around a MOSFET semiconductor device formed of a source, a drain, a gate, and a well. By forming a field electrode made of wiring, applying a voltage to the field electrode and depleting or accumulating a region of the well or the substrate under the field electrode to change the well or the substrate resistance to thereby change the microwave or microwave resistance It is an object of the present invention to provide a semiconductor device capable of improving the characteristics and easily adjusting the characteristics.
즉, 본 발명이 이루고자 하는 기술적 과제는, 상기 웰 또는 상기 기판의 면저항을 증가시켜서 상기 게이트, 소스, 드레인에서 누설되는 전기장 성분을 최소화 하여 반도체 소자의 초고주파 특성을 개선하는데 그 목적이 있다. That is, an object of the present invention is to improve the ultrahigh frequency characteristics of a semiconductor device by minimizing the electric field component leaking from the gate, source, and drain by increasing the sheet resistance of the well or the substrate.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자는,In order to achieve the above object, a semiconductor device according to the present invention,
반도체 기판과; 상기 반도체 기판과 반대의 도핑구조를 갖도록 형성된 웰(well)과; 상기 반도체 기판 또는 상기 웰의 영역에 형성된 다수개의 게이트, 소스, 드레인 및 웰콘택과; 상기 게이트, 소스, 드레인 주위에 상기 게이트와 전기적으로 구분된 게이트 또는 금속배선으로 형성되는 필드전극과; 상기 필드전극에 상기 게이트, 소스, 드레인 및 웰콘택의 단자와 별개로 상기 필드전극에 전압을 인가할 수 있는 단자를 포함하고, A semiconductor substrate; A well formed to have a doping structure opposite to that of the semiconductor substrate; A plurality of gate, source, drain, and well contacts formed in the semiconductor substrate or in the region of the well; A field electrode formed of a gate or a metal wiring electrically separated from the gate around the gate, source, and drain; A terminal capable of applying a voltage to the field electrode separately from the terminals of the gate, source, drain, and well contacts;
상기 다수개의 게이트, 소스, 드레인 및 웰콘택은 소정의 MOS 소자를 이루고, 상기 필드전극은 상기 반도체 기판 또는 상기 웰의 면저항을 증가시키는 작용을 한다. The plurality of gates, sources, drains, and well contacts form a predetermined MOS device, and the field electrode functions to increase sheet resistance of the semiconductor substrate or the well.
그리고, 상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판에 활성영역으로서 웰(well) 영역을 형성하는 단계와; 상기 웰 영역에 소스, 게이트, 드레인 및 웰콘텍으로 이루어지는 MOS 소자를 형성하는 단계; 및 상기 소스, 게이트, 드레인 및 웰콘택 주위에 상기 반도체 기판 또는 웰의 면저항을 증가시키는 소정의 필드전극을 형성하는 단계를 포함하는 것을 특징으로 한다. In addition, a method of manufacturing a semiconductor device according to the present invention for achieving the above object comprises the steps of: forming a well region as an active region on a semiconductor substrate; Forming a MOS device including a source, a gate, a drain, and a well contact in the well region; And forming a predetermined field electrode around the source, gate, drain, and well contact to increase the sheet resistance of the semiconductor substrate or the well.
이하, 첨부한 도면을 참조하면서 본 발명에 따른 반도체 소자 및 그 제조방법의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of a semiconductor device and a manufacturing method according to the present invention. In the following description of the present invention, when it is determined that detailed descriptions of related well-known technologies or configurations may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to the intention or custom of a user or an operator. Therefore, the definition should be made based on the contents throughout the specification.
한편, 이하의 설명에 있어서, 종래기술에 따른 구성부재와 본 발명에 의한 구성부재가 동일한 작용을 하는 경우에는 종래기술에서 사용하였던 도면 부호를 그대로 사용하고, 이에 대한 상세한 설명은 생략한다. In the following description, when the member according to the prior art and the member according to the present invention have the same function, reference numerals used in the prior art are used as they are, and detailed description thereof will be omitted.
도 2a는 본 발명에 따른 반도체 소자의 평면 구조를 도시한 평면 구성도이고, 도 2b는 본 발명에 따른 반도체 소자의 단면 구조를 도시한 단면 구성도이다. 도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 단면 구성도이고, 본 4는 본 발명에 따른 반도체 소자 제조방법의 흐름도이다. 도 2a, 도 2b 및 도 3은 본 발명 반도체 소자의 구성도로서, 실질적으로 CMOS의 NMOS영역 또는 PMOS영역에서 코아(core) 소자영역을 도시한다. Figure 2a is a plan view showing a planar structure of a semiconductor device according to the present invention, Figure 2b is a cross-sectional view showing a cross-sectional structure of a semiconductor device according to the present invention. 3 is a cross-sectional view of a semiconductor device in accordance with another embodiment of the present invention, and FIG. 4 is a flowchart of a method of manufacturing a semiconductor device in accordance with the present invention. 2A, 2B, and 3 are schematic diagrams of the semiconductor device of the present invention, and show a core device region substantially in an NMOS region or a PMOS region of a CMOS.
도 2a 및 도 2b를 참조하면, 본 발명에 따른 반도체 소자(100)는, 반도체 기판(20)과; 반도체 기판(20)과 반대의 도핑(doping) 구조를 갖도록 형성된 웰 전극(24)과 웰 영역(25); 반도체 기판(20) 또는 웰 영역(25)에 형성된 다수개의 게이트(21), 소스(22), 드레인(23) 및 웰콘택(24); 상기 게이트(21), 소스(22), 드레인(23) 주위에 상기 다수개의 게이트(21) 중에서 전기적으로 구분된 어느 한개의 게이트 또는 금속배선으로 형성되는 필드전극(28)과; 상기 필드전극(28)에 상기 게이트(21), 소스(22), 드레인(23) 및 웰 콘택(24)의 단자와 별개로 필드전극(28)에 전압을 인가할 수 있는 단자(미도시)를 포함하여 구성된다. 여기서, 상기 웰 영역(25)에 형성되는 다수개의 게이트(21), 소스(22), 드레인(23) 및 웰콘택(24)은 소정의 MOS 소자, 예를 들면 NMOS 또는 PMOS를 이루고, 상기 필드전극(28)에 전달되는 전압은 반도체 기판(20) 또는 웰(24)(25)의 면저항을 증가시키는 작용을 한다. 2A and 2B, a semiconductor device 100 according to the present invention includes a semiconductor substrate 20; A well electrode 24 and a well region 25 formed to have a doping structure opposite to that of the semiconductor substrate 20; A plurality of gates 21, sources 22, drains 23 and well contacts 24 formed in the semiconductor substrate 20 or the well region 25; A field electrode 28 formed of one gate or metal wiring electrically separated from the plurality of gates 21 around the gate 21, the source 22, and the drain 23; A terminal (not shown) capable of applying a voltage to the field electrode 28 separately from the terminals of the gate 21, the source 22, the drain 23, and the well contact 24 to the field electrode 28. It is configured to include. Here, the plurality of gates 21, the sources 22, the drains 23, and the well contacts 24 formed in the well region 25 form a predetermined MOS device, for example, NMOS or PMOS, and the field The voltage delivered to the electrode 28 serves to increase the sheet resistance of the semiconductor substrate 20 or the wells 24 and 25.
도 2a 및 도 2b에 도시한 본 발명의 반도체 소자(100)에 있어서, 필드전극(28)은 도시한 바와 같이 소스(22), 드레인(23) 및 웰콘택(24)의 영역 밖에 형성된다. In the semiconductor device 100 of the present invention shown in Figs. 2A and 2B, the field electrode 28 is formed outside the regions of the source 22, the drain 23 and the well contact 24 as shown.
한편, 도 3에 도시한 본 발명의 다른 실시예의 반도체 소자(100')의 필드전극(38)은 도시한 바와 같이 소스(22), 드레인(23) 영역과 상기 웰콘택(24) 영역 사이에 형성된다. 필드전극(38)을 제외한 도 3의 구조는 도 2a,b의 구조와 유사하므로, 도 3의 다른 구성요소들에 대해서는 도 2a,b에서 사용한 부재번호를 그대로 사용하고 이들에 대한 설명도 명세서의 간략화를 위해 생략한다. Meanwhile, as shown in FIG. 3, the field electrode 38 of the semiconductor device 100 ′ of the semiconductor device 100 ′ is disposed between the source 22 and drain 23 regions and the well contact 24 region. Is formed. The structure of FIG. 3 except for the field electrode 38 is similar to that of FIGS. 2A and 2B. Therefore, the other reference numerals of the components of FIG. Omitted for simplicity.
상기와 같이 구성된 본 발명에 따른 반도체 소자 및 그 제조방법의 동작 및 작용을 도 2 내지 도 4를 참조하여 설명한다. The operation and operation of the semiconductor device and its manufacturing method according to the present invention configured as described above will be described with reference to FIGS.
먼저, 반도체 기판(20)에 활성영역(26)으로서 웰 영역(25)을 형성한다(S100; 도 4). 반도체 기판(20)에 웰 영역(25)을 형성한 다음, 상기 활성영역(26)과 웰 영역(25)에 게이트(21), 소스(22), 드레인(23) 및 웰콘택(24)으로 이루어지는 MOS 소자를 형성한다(S200). First, the well region 25 is formed in the semiconductor substrate 20 as the active region 26 (S100; FIG. 4). The well region 25 is formed in the semiconductor substrate 20, and then the gate 21, the source 22, the drain 23, and the well contact 24 are formed in the active region 26 and the well region 25. A MOS device is formed (S200).
그 다음, 상기 게이트(21), 소스(22), 드레인(23) 및 웰콘택(24) 주위에 상기 게이트(21)와 전기적으로 절연된 다른 게이트 또는 금속배선으로 형성된 필드전극(28; 도 2a)(38; 도 3)을 형성한다(S300). 도 2a,b에 도시한 필드전극(28)은 소스(22), 드레인(23) 및 웰콘택(24)의 영역 밖에 형성된 형태이고, 도 3에 도시한 필드전극(38)은 소스(22), 드레인(23) 영역과 웰콘택(24) 영역 사이에 형성되는 형태라는 것은 전술한 바와 같다. Next, a field electrode 28 formed of another gate or metal wiring electrically insulated from the gate 21 around the gate 21, the source 22, the drain 23, and the well contact 24 (FIG. 2A). (38; FIG. 3) (S300). The field electrode 28 shown in FIGS. 2A and 2B is formed outside the regions of the source 22, the drain 23 and the well contact 24, and the field electrode 38 shown in FIG. As described above, the shape is formed between the drain 23 region and the well contact 24 region.
상기한 필드전극(28)(38)은 게이트(21), 소스(22), 드레인(23) 및 웰콘택(24) 이외에 추가적으로 필드산화막 영역에 형성되는 전극으로서, 이 필드전극(28)(38)에 전압을 인가하여 필드전극(28)(38) 밑부분의 웰 영역(25) 또는 기판(20) 영역을 공핍화시키고, 필드전극(28)(38)의 전압을 조절함으로써 공핍화된 영역의 크기를 조절하여 웰 또는 기판의 저항을 조절하여 웰 또는 기판의 저항을 증가시킬 수 있다. 이로써, 본 발명은 반도체 소자의 전압 또는 전류 이득 특성, 특히 초고주파 동작시의 이득 특성을 향상시킬 수 있다. The field electrodes 28 and 38 are formed in the field oxide region in addition to the gate 21, the source 22, the drain 23, and the well contact 24. ) And depletion of the well region 25 or the substrate 20 region under the field electrodes 28 and 38, and the depletion region by adjusting the voltage of the field electrodes 28 and 38. The resistance of the well or substrate may be increased by adjusting the size of the well or the substrate. As a result, the present invention can improve the voltage or current gain characteristics of the semiconductor device, especially the gain characteristics during ultra-high frequency operation.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자 및 그 제조방법은 소스(Source), 드레인(Drain), 게이트(Gate), 웰(Well)로 형성된 모스펫(MOSFET) 반도체 소자의 주위에 필드게이트(Field Gate) 또는 메탈(Metal) 배선으로 이루어진 필드전극을 형성하고, 이 필드전극에 전압을 인가하여 필드전극 밑 부분의 웰 또는 기판의 일부분 영역을 공핍(Depletion) 또는 축적(Accumulation)하여 웰 또는 기판 저항을 변화시킴으로써 반도체 소자의 초고주파 특성을 개선하고 그 특성의 조절을 쉽게 할 수 있도록 하는 이점을 제공한다. As described above, a semiconductor device and a method of manufacturing the same according to the present invention include a field gate around a MOSFET semiconductor device formed of a source, a drain, a gate, and a well. A field electrode made of a field gate or metal wiring is formed, and a voltage is applied to the field electrode to depletion or accumulate a region of a well or a substrate under the field electrode to form a well or substrate. Changing the resistance provides the advantage of improving the ultrahigh frequency characteristics of the semiconductor device and making it easier to adjust the characteristics.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains may make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made. Therefore, changes in the future embodiments of the present invention will not be able to escape the technology of the present invention.
도 1a는 종래기술에 따른 반도체 소자의 평면 구성도. Figure 1a is a plan view of a semiconductor device according to the prior art.
도 1b는 종래기술에 따른 반도체 소자의 단면 구성도. Figure 1b is a cross-sectional configuration of a semiconductor device according to the prior art.
도 2a는 본 발명에 따른 반도체 소자의 평면 구성도.Figure 2a is a plan view of a semiconductor device according to the present invention.
도 2b는 본 발명에 따른 반도체 소자의 단면 구성도.2B is a cross-sectional view of a semiconductor device in accordance with the present invention.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 단면 구성도.3 is a cross-sectional view of a semiconductor device in accordance with another embodiment of the present invention.
도 4는 본 발명에 따른 반도체 소자 제조방법의 흐름도.4 is a flow chart of a method of manufacturing a semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10, 20 : 기판 11, 21 : 게이트 10, 20: substrate 11, 21: gate
12, 22 : 소스 13, 23 : 드레인 12, 22: source 13, 23: drain
14, 24 : 웰(well) 콘택(전극) 15, 25 : 웰 영역14, 24: well contact (electrode) 15, 25: well region
16, 26 : 활성영역 17 : 필드 영역16, 26: active area 17: field area
28, 38 : 필드 전극28, 38: field electrode
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0082636A KR100509940B1 (en) | 2003-11-20 | 2003-11-20 | Semiconductor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0082636A KR100509940B1 (en) | 2003-11-20 | 2003-11-20 | Semiconductor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050048894A KR20050048894A (en) | 2005-05-25 |
| KR100509940B1 true KR100509940B1 (en) | 2005-08-24 |
Family
ID=37247503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0082636A KR100509940B1 (en) | 2003-11-20 | 2003-11-20 | Semiconductor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100509940B1 (en) |
-
2003
- 2003-11-20 KR KR10-2003-0082636A patent/KR100509940B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050048894A (en) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324042B2 (en) | Integrated complementary low voltage RF-LDMOS | |
| JP3631773B2 (en) | High voltage MOS transistor with low on-resistance | |
| US7863645B2 (en) | High breakdown voltage double-gate semiconductor device | |
| US20120168722A1 (en) | Graphene Electronic Device Including A Plurality Of Graphene Channel Layers | |
| KR20080038207A (en) | Ldmos transistor | |
| US9123796B2 (en) | Semiconductor device | |
| US6734509B2 (en) | Semiconductor integrated circuit | |
| US6825507B2 (en) | Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate | |
| US7485925B2 (en) | High voltage metal oxide semiconductor transistor and fabricating method thereof | |
| US7193275B2 (en) | Semiconductor device allowing modulation of a gain coefficient and a logic circuit provided with the same | |
| JP5269913B2 (en) | Double gate semiconductor device with high breakdown voltage | |
| US7015545B2 (en) | Split source RF MOSFET device | |
| US9825168B2 (en) | Semiconductor device capable of high-voltage operation | |
| KR100509940B1 (en) | Semiconductor and manufacturing method thereof | |
| KR100554160B1 (en) | Semiconductor and manufacturing method thereof | |
| JPH01111378A (en) | Vertical mosfet | |
| JP4577948B2 (en) | Offset gate field effect transistor | |
| KR100702033B1 (en) | MOSFET having Mott pattern | |
| CN102983169B (en) | The double-gate semiconductor devices of high-breakdown-voltage | |
| JPH11220124A (en) | Semiconductor device | |
| TW202230801A (en) | High-voltage semiconductor devices | |
| JPS63128674A (en) | Notch type insulated-gate static induction transistor | |
| JPH0567779A (en) | Semiconductor device | |
| KR20000042868A (en) | Semiconductor device and method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130614 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140612 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150609 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |