[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100505976B1 - Method and apparatus for driving plasma display panel - Google Patents

Method and apparatus for driving plasma display panel Download PDF

Info

Publication number
KR100505976B1
KR100505976B1 KR10-2002-0030604A KR20020030604A KR100505976B1 KR 100505976 B1 KR100505976 B1 KR 100505976B1 KR 20020030604 A KR20020030604 A KR 20020030604A KR 100505976 B1 KR100505976 B1 KR 100505976B1
Authority
KR
South Korea
Prior art keywords
electrode
sustain
period
scan
electrodes
Prior art date
Application number
KR10-2002-0030604A
Other languages
Korean (ko)
Other versions
KR20030092781A (en
Inventor
김중균
안영준
강봉구
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0030604A priority Critical patent/KR100505976B1/en
Publication of KR20030092781A publication Critical patent/KR20030092781A/en
Application granted granted Critical
Publication of KR100505976B1 publication Critical patent/KR100505976B1/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B02CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02BPREPARING GRAIN FOR MILLING; REFINING GRANULAR FRUIT TO COMMERCIAL PRODUCTS BY WORKING THE SURFACE
    • B02B5/00Grain treatment not otherwise provided for
    • B02B5/02Combined processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B02CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02BPREPARING GRAIN FOR MILLING; REFINING GRANULAR FRUIT TO COMMERCIAL PRODUCTS BY WORKING THE SURFACE
    • B02B7/00Auxiliary devices
    • B02B7/02Feeding or discharging devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07BSEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B1/00Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
    • B07B1/28Moving screens not otherwise provided for, e.g. swinging, reciprocating, rocking, tilting or wobbling screens
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07BSEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B1/00Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
    • B07B1/42Drive mechanisms, regulating or controlling devices, or balancing devices, specially adapted for screens

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 비표시영역으로부터 발생되는 이상방전을 방지하여 화질을 높이도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for driving a plasma display panel to prevent abnormal discharge generated from a non-display area and to improve image quality.

본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치는 스캔펄스를 포함한 제1 구동신호를 제1 전극에 공급함과 동시에 제1 구동신호와 다른 제2 구동신호를 제1 전극과 대향하는 제2 전극에 공급하여 플라즈마 디스플레이 패널을 구동한 후에, 제1 구동신호를 제2 전극에 공급함과 동시에 제2 구동신호를 제1 전극에 공급하여 플라즈마 디스플레이 패널을 구동하게 된다. A method and apparatus for driving a plasma display panel according to an exemplary embodiment of the present invention provide a first driving signal including a scan pulse to a first electrode and a second driving signal different from the first driving signal to the first electrode. After supplying the second electrode to drive the plasma display panel, the plasma display panel is driven by supplying the first driving signal to the second electrode and simultaneously supplying the second driving signal to the first electrode.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{METHOD AND APPARATUS FOR DRIVING PLASMA DISPLAY PANEL} TECHNICAL AND APPARATUS FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 비표시영역으로부터 발생되는 이상방전을 방지하여 화질을 높이도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a method and apparatus for driving a plasma display panel to improve image quality by preventing abnormal discharge generated from a non-display area.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다. Plasma Display Panel (hereinafter referred to as "PDP") is used to excite and emit phosphors by using ultraviolet rays generated when an inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is discharged. Will be displayed. Such PDPs are not only thin and large in size, but also have improved in image quality due to recent technology development.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(1) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)을 포함한 서스테인전극쌍과, 서스테인전극쌍과 직교되도록 하부기판(2) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극과, 그 위에 형성된 금속버스전극으로 이루어진다. 스캔전극(Y)과 서스테인전극(Z)이 형성된 상부기판(1)에는 상부 유전체층(6)과 MgO 보호층(7)이 적층된다. 어드레스전극(X)이 형성된 하부기판(2) 상에는 어드레스전극(X)을 덮도록 하부 유전체층(4)이 형성된다. 하부 유전체층(4) 위에는 수직으로 격벽(3)이 형성된다. 하부 유전체층(4)과 격벽(3)의 표면에는 형광체(5)가 형성된다. 상부기판(1)과 하부기판(2) 및 격벽(3) 사이에 마련된 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다. 상부기판(1)과 하부기판(2)은 도시하지 않은 실재에 의해 합착된다. Referring to FIG. 1, a discharge cell of a three-electrode alternating surface discharge type PDP includes a sustain electrode pair including a scan electrode (Y) and a sustain electrode (Z) formed on the upper substrate 1, and a lower portion perpendicular to the sustain electrode pair. An address electrode X formed on the substrate 2 is provided. Each of the scan electrode Y and the sustain electrode Z is composed of a transparent electrode and a metal bus electrode formed thereon. The upper dielectric layer 6 and the MgO protective layer 7 are stacked on the upper substrate 1 on which the scan electrode Y and the sustain electrode Z are formed. The lower dielectric layer 4 is formed on the lower substrate 2 on which the address electrode X is formed to cover the address electrode X. FIG. A partition 3 is formed vertically on the lower dielectric layer 4. Phosphors 5 are formed on the surfaces of the lower dielectric layers 4 and the partition walls 3. An inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is injected into the discharge space provided between the upper substrate 1, the lower substrate 2, and the partition wall 3. The upper substrate 1 and the lower substrate 2 are bonded by a real material not shown.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 다수 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges. The initialization period is divided into a setup period in which the rising ramp waveform is supplied and a set down period in which the falling ramp waveform is supplied. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period and the number of sustain pulses allocated thereto are 2 n (n = 0,1,2,3,4,5,6) in each subfield. , 7).

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다. 3 shows driving waveforms of a PDP supplied to two subfields.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다. Referring to FIG. 3, the PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. In the initialization period, the rising ramp waveform Ramp-up is simultaneously applied to all the scan electrodes Y in the setup period SU. This rising ramp waveform (Ramp-up) causes a discharge in the cells of the full screen. By this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. After the rising ramp waveform Ramp-up is supplied in the set-down period SD, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes ( Is simultaneously applied to Y). Ramp-down causes a slight erase discharge in the cells, thereby partially erasing the excessively formed wall charge. By this set-down discharge, the wall charges such that the address discharge can be stably generated remain uniformly in the cells.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. In the address period, the negative scan pulse scan is sequentially applied to the scan electrodes Y, and the positive data pulse data is applied to the address electrodes X in synchronization with the scan pulse scan. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when a sustain voltage is applied.

서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 정극성 직류전압(Zdc)이 공급된다. 이 직류전압(Zdc)은 셋다운기간에 서스테인전극(Z)과 스캔전극(Y) 사이에 셋다운방전이 일어나게 함과 아울러 어드레스기간에 스캔전극(Y)과 서스테인전극(Z) 사이에 방전이 크게 일어나지 않도록 서스테인전극(Z)과 스캔전극(Y) 사이 또는 서스테인전극(Z)과 어드레스전극(X) 사이의 전압차를 설정하게 된다. The sustain electrode Z is supplied with a positive DC voltage Zdc during the set down period and the address period. The DC voltage Zdc causes a setdown discharge between the sustain electrode Z and the scan electrode Y in the setdown period, and a large discharge occurs between the scan electrode Y and the sustain electrode Z in the address period. The voltage difference between the sustain electrode Z and the scan electrode Y or between the sustain electrode Z and the address electrode X is set.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. The cell selected by the address discharge has a sustain discharge, that is, a display discharge between the scan electrode Y and the sustain electrode Z whenever the sustain pulse sus is applied as the wall voltage and the sustain pulse sus are added. This will happen.

서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(erase)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다. After the sustain discharge is completed, a ramp waveform (erase) having a small pulse width and a low voltage level is supplied to the sustain electrode Z to erase wall charge remaining in the cells of the full screen.

한편, PDP는 도 4 및 도 5에 나타낸 바와 같이 표시영역(31)의 상측 외곽에 위치하는 상단 비표시영역(32)과 하측 외곽에 위치하는 하단 비표시영역(33) 각각에 표시영역(31)의 방전셀과 동일한 구조의 방전공간이 형성된다. 즉, 상단 비표시영역(32)과 하단 비표시영역(33) 각각에는 어드레스전극(X)과 더미전극쌍(UD1,UD2,BD1,BD2)이 형성되고 그 전극들(X,UD1,UD2,BD1,BD2)을 덮도록 유전체층(4,6)이 형성된다. 상단 비표시영역(32)과 하단 비표시영역(33) 각각에 형성된 더미전극(UD1,UD2,BD1,BD2)은 에이징공정(Aging process)시 비표시영역에서 방전을 일으킴으로써 표시영역(31)의 다른 방전셀들과 동일한 조건으로 표시영역(31)의 첫번째 수평라인과 n 번째 수평라인의 방전셀들의 방전특성을 안정화시키게 된다. 이를 위하여, 더미전극(UD1,UD2,BD1,BD2)에는 에이징 공정시 방전을 일으킬 수 있는 전압이 인가되고, 에이징 공정 후에 전압이 인가되지 않는다. On the other hand, as shown in Figs. 4 and 5, the PDP has a display area 31 in each of the upper non-display area 32 located on the upper outer side of the display area 31 and the lower non-display area 33 located on the lower outer side. A discharge space having the same structure as that of the discharge cell is formed. That is, the address electrode X and the pair of dummy electrodes UD1, UD2, BD1, and BD2 are formed in each of the upper non-display area 32 and the lower non-display area 33, and the electrodes X, UD1, UD2, Dielectric layers 4 and 6 are formed to cover BD1 and BD2. The dummy electrodes UD1, UD2, BD1, and BD2 formed in the upper non-display area 32 and the lower non-display area 33 respectively generate a discharge in the non-display area during the aging process, thereby causing the display area 31 to be discharged. The discharge characteristics of the discharge cells of the first horizontal line and the n-th horizontal line of the display area 31 are stabilized under the same conditions as the other discharge cells of. To this end, a voltage capable of causing a discharge during the aging process is applied to the dummy electrodes UD1, UD2, BD1, and BD2, and no voltage is applied after the aging process.

그런데, 종래의 PDP는 상단 비표시영역(32)과 하단 비표시영역(33)으로부터 우발적으로 방전이 발생되는 문제점이 있다. 이러한 방전은 이상방전이라 정의된다. 이를 상세히 하면, PDP의 구동시 초기화방전, 어드레스방전 및 서스테인방전 등의 방전이 일어나면, 그 방전에 의해 발생되는 공간전하가 상단 비표시영역(32)과 하단 비표시영역(33)의 유전체상에 축전된다. 예컨데, 어드레스방전시 도 5와 같이 부극성의 스캔펄스(scan)가 스캔전극들(Y1 내지 Yn)에 순차적으로 쉬프트되면서 정극성의 공간전하(52)는 하단 비표시영역(33) 쪽으로 이동하게 되고, 이와 동시에 부극성의 공간전하(51)는 상단 비표시영역(32) 쪽으로 이동하게 된다. 이렇게 비표시영역(32,33)으로 이동된 공간전하(51,52)는 비표시영역(32,33) 내의 유전체층(4,6) 상에 축적된다. 도 6과 같이 비표시영역(32,33) 상에 축적된 벽전하에 의해 상승하는 벽전압(61)이 방전을 일으킬 수 있는 정도의 전압(Vf) 이상이 되면, 비표시영역(32,33) 내의 어드레스전극(X)과 스캔전극(Y) 또는 서스테인전극(Z) 사이에 이상방전이 일어나게 된다. 이 이상방전에 의해 도 7과 같이 비표시영역(32,33)으로부터의 가시광(71)이 표시영역(31)의 상측 또는 하측에 확산되어 관찰자에게 인식된다. 그 결과, 이상방전으로 인하여 PDP의 표시품질이 떨어지게 된다. However, the conventional PDP has a problem in that discharge is accidentally generated from the upper non-display area 32 and the lower non-display area 33. Such discharges are defined as abnormal discharges. In detail, when a discharge such as an initialization discharge, an address discharge, and a sustain discharge occurs during the operation of the PDP, the space charges generated by the discharge are generated on the dielectric of the upper non-display area 32 and the lower non-display area 33. It is stored. For example, as shown in FIG. 5, the negative scanning pulse scan is sequentially shifted to the scan electrodes Y1 to Yn as shown in FIG. 5, and the positive space charge 52 moves toward the lower non-display area 33. At the same time, the negative space charge 51 moves toward the upper non-display area 32. The space charges 51 and 52 moved to the non-display areas 32 and 33 are accumulated on the dielectric layers 4 and 6 in the non-display areas 32 and 33. As shown in FIG. 6, when the wall voltage 61 rising due to the wall charges accumulated on the non-display areas 32 and 33 is equal to or higher than the voltage Vf sufficient to cause discharge, the non-display areas 32 and 33 An abnormal discharge occurs between the address electrode X and the scan electrode Y or the sustain electrode Z in the matrix. As a result of this abnormal discharge, visible light 71 from the non-display areas 32 and 33 is diffused above or below the display area 31 and recognized by the viewer. As a result, the display quality of the PDP is degraded due to the abnormal discharge.

따라서, 본 발명의 목적은 비표시영역으로부터 발생되는 이상방전을 방지하여 화질을 높이도록 한 PDP의 구동방법 및 장치를 제공함에 있다. Accordingly, it is an object of the present invention to provide a method and apparatus for driving a PDP to improve image quality by preventing abnormal discharge generated from a non-display area.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 전화면을 초기화하기 위한 초기화기간에 램프파형을 포함하고 셀을 선택하기 위한 어드레스기간에 스캔펄스를 포함하며 선택된 셀에 대하여 표시를 행하는 서스테인기간에 서스테인펄스를 포함하는 제1 구동신호를 발생하는 단계와; 초기화기간과 어드레스기간에 직류전압을 유지하며 서스테인기간에 상기 서스테인펄스를 포함하는 제2 구동신호를 발생하는 단계와; 제1 구동신호를 제1 전극에 공급함과 동시에 제2 구동신호를 제1 전극과 대향하는 제2 전극에 공급하여 플라즈마 디스플레이 패널을 구동하는 단계와; 제1 구동신호를 제2 전극에 공급함과 동시에 제2 구동신호를 제1 전극에 공급하여 플라즈마 디스플레이 패널을 구동하는 단계를 포함한다. In order to achieve the above object, a method of driving a PDP according to an embodiment of the present invention includes a ramp waveform in an initialization period for initializing a full screen, and includes a scan pulse in an address period for selecting a cell and for a selected cell. Generating a first drive signal including a sustain pulse in a sustain period for displaying; Maintaining a DC voltage in an initialization period and an address period and generating a second driving signal including the sustain pulse in a sustain period; Supplying a first driving signal to the first electrode and simultaneously supplying a second driving signal to a second electrode facing the first electrode to drive the plasma display panel; And supplying a first driving signal to the second electrode and simultaneously supplying the second driving signal to the first electrode to drive the plasma display panel.

본 발명의 실시예에 따른 PDP의 구동방법은 스캔펄스에 동기되도록 제1 및 제2 전극과 직교하는 어드레스전극에 데이터를 인가하여 셀을 선택하는 단계를 더 포함한다. The method of driving a PDP according to an embodiment of the present invention further includes selecting a cell by applying data to address electrodes orthogonal to the first and second electrodes so as to be synchronized with the scan pulse.

본 발명의 실시예에 따른 PDP의 구동방법에 있어서, 제1 및 제2 전극에 공급되는 구동신호는 제1 및 제2 구동신호 사이에서 한 프레임기간 내에 포함된 서브필드 단위로 교번하거나 프레임기간 단위로 교번하는 것을 특징으로 한다. In the driving method of the PDP according to the embodiment of the present invention, the driving signals supplied to the first and second electrodes are alternately arranged in subfield units or frame period units included in one frame period between the first and second driving signals. It is characterized by alternating.

본 발명의 실시예에 따른 PDP의 구동장치는 상호 대향하는 제1 전극 및 제2 전극을 가지는 플라즈마 디스플레이 패널과; 전화면을 초기화하기 위한 초기화기간에 램프파형을 포함하고 셀을 선택하기 위한 어드레스기간에 스캔펄스를 포함하며 선택된 셀에 대하여 표시를 행하는 서스테인기간에 서스테인펄스를 포함하는 제1 구동신호를 제1 전극에 공급한 후에 초기화기간과 어드레스기간에 직류전압을 유지하며 서스테인기간에 서스테인펄스를 포함하는 제2 구동신호를 제1 전극에 공급하기 위한 제1 전극 구동부와, 제2 구동신호를 제2 전극에 공급한 후에 제1 구동신호를 제2 전극에 공급하는 제2 전극 구동부를 구비한다. A driving apparatus of a PDP according to an embodiment of the present invention includes a plasma display panel having a first electrode and a second electrode facing each other; The first electrode includes a first driving signal including a ramp waveform in an initialization period for initializing a full screen, a scan pulse in an address period for selecting a cell, and a sustain pulse in a sustain period for displaying a selected cell. A first electrode driver for supplying a second drive signal including a sustain pulse to the first electrode during the sustain period and maintaining a DC voltage in the initialization period and the address period after supplying to the first electrode; and supplying the second drive signal to the second electrode. And a second electrode driver for supplying a first driving signal to the second electrode after the supply.

본 발명의 실시예에 따른 PDP의 구동장치는 스캔펄스에 동기되도록 제1 및 제2 전극과 직교하는 어드레스전극에 데이터를 인가하기 위한 데이터 구동부를 더 구비한다. The driving apparatus of the PDP according to the embodiment of the present invention further includes a data driver for applying data to address electrodes orthogonal to the first and second electrodes so as to be synchronized with the scan pulse.

본 발명의 실시예에 따른 PDP의 구동장치에 있어서, 제1 및 제2 전극에 공급되는 구동신호는 제1 및 제2 구동신호 사이에서 한 프레임기간 내에 포함된 서브필드 단위로 교번하거나 프레임기간 단위로 교번하는 것을 특징으로 한다. In the driving apparatus of the PDP according to the embodiment of the present invention, the driving signals supplied to the first and second electrodes are alternately or subframe units included in one frame period between the first and second driving signals. It is characterized by alternating.

이하, 도 8 내지 도 10을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 8 to 10.

도 8을 참조하면, 본 발명의 실시예에 따른 PDP의 구동장치는 데이터라인들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(82)와, 서브필드 또는 프레임 단위로 스캔/서스테인전극들(Y-Z1 내지 Y-Z)에 상이한 구동신호를 공급하는 스캔/서스테인 구동부(83)와, 서브필드 또는 프레임 단위로 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)과 쌍을 이루는 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 상이한 구동신호를 공급하는 서스테인/스캔 구동부(84)와, 각 구동부(82,83,84)를 제어하기 위한 타이밍 콘트롤러(81)를 구비한다. Referring to FIG. 8, a driving device of a PDP according to an embodiment of the present invention includes a data driver 82 for supplying data to data lines X1 to Xm, and scan / sustain electrodes in subfield or frame units. Scan / sustain driver 83 for supplying different drive signals to Y-Z1 to YZ, and sustain / scan paired with scan / sustain electrodes Y-Z1 to Y-Zn on a subfield or frame basis. A sustain / scan driver 84 for supplying different drive signals to the electrodes Z-Y1 to Z-Yn, and a timing controller 81 for controlling each of the drivers 82, 83, and 84 are provided.

데이터 구동부(82)는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 도시하지 않은 서브필드맵핑회로에 의해 각 서브필드에 맵핑된 데이터를 1라인 분씩 래치한 다음, 래치된 데이터를 데이터라인들(X1 내지 Xm)에 동시에 공급하게 된다. The data driver 82 performs inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like, and then latches the data mapped to each subfield by one line by a subfield mapping circuit, not shown. Next, the latched data is simultaneously supplied to the data lines X1 to Xm.

스캔/서스테인 구동부(83)는 기수(또는 우수) 서브필드나 기수(또는 우수) 프레임에서 초기화기간에 상승 램프파형과 하강 램프파형을 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)에 공급한 후, 어드레스기간에 스캔라인을 선택하기 위한 스캔펄스를 스캔전극들(Y-Z1 내지 Y-Zn)에 순차적으로 공급하고 서스테인기간에 표시방전을 일으키기 위한 서스테인펄스를 스캔전극들(Y-Z1 내지 Y-Zn)에 동시에 공급하게 된다. 또한, 스캔/서스테인 구동부(83)는 우수(또는 기수) 서브필드나 우수(또는 기수) 프레임에서 셋다운기간과 어드레스기간 동안 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)에 직류전압을 공급한 후에, 표시방전을 일으키기 위한 서스테인펄스를 스캔전극들(Y1 내지 Yn)에 동시에 공급하게 된다.The scan / sustain driver 83 supplies the rising ramp waveform and the falling ramp waveform to the scan / sustain electrodes Y-Z1 to Y-Zn during the initialization period in the odd (or even) subfield or odd (or even) frame. Then, scan pulses for selecting scan lines in the address period are sequentially supplied to the scan electrodes Y-Z1 to Y-Zn, and sustain pulses for generating display discharge during the sustain period are scanned electrodes Y-Z1. To Y-Zn) at the same time. In addition, the scan / sustain driver 83 supplies a DC voltage to the scan / sustain electrodes Y-Z1 to Y-Zn during the set-down period and the address period in the even (or odd) subfield or the even (or odd) frame. After that, a sustain pulse for causing display discharge is simultaneously supplied to the scan electrodes Y1 to Yn.

서스테인/스캔 구동부(84)는 우수(또는 기수) 서브필드나 우수(또는 기수) 프레임에서 초기화기간에 상승 램프파형과 하강 램프파형을 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 공급한 후, 어드레스기간에 스캔라인을 선택하기 위한 스캔펄스를 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 순차적으로 공급하고 서스테인기간에 표시방전을 일으키기 위한 서스테인펄스를 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 동시에 공급하게 된다. 또한, 서스테인/스캔 구동부(84)는 기수(또는 우수) 서브필드나 기수(또는 우수) 프레임에서 셋다운기간과 어드레스기간 동안 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 직류전압을 공급한 후에, 표시방전을 일으키기 위한 서스테인펄스를 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)에 동시에 공급하게 된다.The sustain / scan driver 84 supplies the rising ramp waveform and the falling ramp waveform to the sustain / scan electrodes Z-Y1 to Z-Yn during the initialization period in the even (or odd) subfield or the even (or odd) frame. After that, the scan pulses for selecting the scan line in the address period are sequentially supplied to the sustain / scan electrodes Z-Y1 to Z-Yn, and the sustain pulses for sustaining display discharge in the sustain period are supplied. It is supplied to (Z-Y1 to Z-Yn) at the same time. In addition, the sustain / scan driver 84 supplies a DC voltage to the sustain / scan electrodes Z-Y1 to Z-Yn during the setdown period and the address period in the odd (or even) subfield or odd (or even) frame. After that, a sustain pulse for causing display discharge is simultaneously supplied to the sustain / scan electrodes Z-Y1 to Z-Yn.

결과적으로, 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)은 도 1에 도시된 종래의 3전극 면방전형 PDP에 대비할 때 기수(또는 우수) 서브필드나 기수(또는 우수) 프레임에서 스캔전극 역할을 하게 되는 반면, 우수(또는 기수) 서브필드나 우수(또는 기수) 프레임에서 서스테인전극 역할을 하게 된다. 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)은 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)과 대향하는 전극 역할을 한다. 즉, 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)은 종래의 3전극 면방전형 PDP에 대비할 때 우수(또는 기수) 서브필드나 우수(또는 기수) 프레임에서 스캔전극 역할을 하게 되는 반면, 기수(또는 우수) 서브필드나 기수(또는 우수) 프레임에서 서스테인전극 역할을 하게 된다. 예를 들면, 서스테인/스캔전극들(Z-Y1 내지 Z-Yn)은 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)이 스캔전극 역할을 하는 경우에 그와 대향하는 서스테인 전극 역할을 하며, 스캔/서스테인전극들(Y-Z1 내지 Y-Zn)이 스캔전극 역할을 하는 경우에 그와 대향하는 서스테인 전극 역할을 하게 된다. As a result, the scan / sustain electrodes Y-Z1 to Y-Zn are scanned electrodes in odd (or even) subfields or odd (or even) frames as compared to the conventional three-electrode surface discharge PDP shown in FIG. On the other hand, it serves as a sustain electrode in the even (or odd) subfield or the even (or odd) frame. The sustain / scan electrodes Z-Y1 to Z-Yn serve as electrodes facing the scan / sustain electrodes Y-Z1 to Y-Zn. That is, the sustain / scan electrodes Z-Y1 to Z-Yn serve as scan electrodes in even (or odd) subfields or even (or odd) frames as compared to conventional three-electrode surface discharge PDPs. It serves as a sustain electrode in the odd (or even) subfield or odd (or even) frame. For example, the sustain / scan electrodes Z-Y1 to Z-Yn serve as a sustain electrode opposite to each other when the scan / sustain electrodes Y-Z1 to Y-Zn serve as scan electrodes. When the scan / sustain electrodes Y-Z1 to Y-Zn serve as scan electrodes, the scan / sustain electrodes Y-Z1 to Y-Zn serve as a sustain electrode opposite thereto.

타이밍 콘트롤러(81)는 수직/수평 동기신호를 입력받아, 각 구동부(82,83,84)에 필요한 타이밍 제어신호를 발생하고, 그 타이밍 제어신호를 각 구동부(82,83,84)에 공급하게 된다. The timing controller 81 receives a vertical / horizontal synchronization signal, generates a timing control signal required for each driver 82, 83, 84, and supplies the timing control signal to each driver 82, 83, 84. do.

도 9는 본 발명의 실시예에 따른 PDP의 구동장치로부터 발생되는 구동파형을 나타낸다. 9 shows driving waveforms generated from the driving apparatus of the PDP according to the embodiment of the present invention.

도 9를 참조하면, 본 발명의 실시예에 따른 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다. Referring to FIG. 9, a PDP according to an embodiment of the present invention is driven by being divided into an initialization period for initializing a full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

k(단, k는 양의 정수) 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 초기화기간에 있어서, 셋업기간(SU)에는 서스테인전압보다 높은 피크전압까지 상승하는 상승 램프파형(Ramp-up)이 모든 스캔/서스테인전극들(Y-Z)에 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에 방전이 일어나면서, 그 결과 어드레스전극(X)과 서스테인/스캔전극(Z-Y) 상에는 정극성 벽전하가 쌓이게 되며, 스캔/서스테인전극(Y-Z) 상에는 부극성의 벽전하가 쌓이게 된다. k 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 셋다운기간(SD)에는 기저전압(GND)까지 하강하는 하강 램프파형(Ramp-down)이 스캔/서스테인전극들(Y-Z)에 동시에 인가되어 셀들 내에 과도하게 형성된 벽전하가 소거된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. In the initializing period of the k-th subfield SFk or the k-th frame FRk, the rising ramp waveform Ramp- rises to a peak voltage higher than the sustain voltage during the setup period SU. up) is simultaneously applied to all scan / sustain electrodes YZ. The rising ramp waveform (Ramp-up) causes discharge in the cells of the full screen, and as a result, positive wall charges are accumulated on the address electrode (X) and the sustain / scan electrode (ZY), and the scan / sustain electrode ( On the YZ), negative wall charges are accumulated. In the set-down period SD of the k-th subfield SFk or the k-th frame FRk, a falling ramp waveform Ramp-down falling to the base voltage GND is simultaneously applied to the scan / sustain electrodes YZ. Excessively formed wall charges in the cells are erased. By this set-down discharge, the wall charges such that the address discharge can be stably generated remain uniformly in the cells.

k 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 어드레스기간에는 부극성 스캔펄스(scan)가 스캔/서스테인전극들(Y-Z)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. In the address period of the k-th subfield SFk or the k-th frame FRk, the negative scan pulses are sequentially applied to the scan / sustain electrodes YZ and synchronized with the scan pulses. Positive data pulse data is applied to field X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated during the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied.

k 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 셋다운기간(SD)과 어드레스기간 동안, 서스테인/스캔전극(Z-Y)에는 정극성의 직류전압(Z-Ydc)이 공급된다. During the set down period SD and the address period of the k-th subfield SFk or the k-th frame FRk, a positive DC voltage Z-Ydc is supplied to the sustain / scan electrode Z-Y.

k 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 서스테인기간에는 스캔/서스테인전극들(Y-Z)과 서스테인/스캔전극들(Z-Y)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔/서스테인전극(Y-Z)과 서스테인/스캔전극(Z-Y) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. k 번째 서브필드(SFk)나 k 번째 프레임(FRk)의 종료시점에는 서스테인/스캔전극(Z-Y)에 공급되는 작은 램프파형(erase)에 의해 서스테인방전시 발생된 벽전하가 소거된다. In the sustain period of the k-th subfield SFk or the k-th frame FRk, the sustain pulse su is alternately applied to the scan / sustain electrodes Y-Z and the sustain / scan electrodes Z-Y. The cell selected by the address discharge has sustain voltage discharge between the scan / sustain electrode YZ and the sustain / scan electrode ZY whenever the sustain pulse sus is applied as the wall voltage and the sustain pulse sus are added. That is, display discharge occurs. At the end of the k-th subfield SFk or the k-th frame FRk, the wall charges generated during the sustain discharge are erased by the small ramp waveforms supplied to the sustain / scan electrodes Z-Y.

k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)에는 스캔/서스테인전극(Y-Z)과 서스테인/스캔전극(Z-Y) 각각의 역할이 k 번째 서브필드(SFk)나 k 번째 프레임(FRk)과 반대로 된다. In the k + 1th subfield SFk + 1 or the k + 1th frame FRk + 1, the scan / sustain electrode YZ and the sustain / scan electrode ZY each play a role in the kth subfield SFk. It is opposite to the kth frame FRk.

k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 초기화기간에 있어서, 셋업기간(SU)에는 서스테인전압보다 높은 피크전압까지 상승하는 상승 램프파형(Ramp-up)이 모든 서스테인/스캔전극들(Z-Y)에 동시에 인가된다. 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에 방전이 일어나면서, 그 결과 어드레스전극(X)과 서스테인/스캔전극(Z-Y) 상에는 정극성 벽전하가 쌓이게 되며, 스캔/서스테인전극(Y-Z) 상에는 부극성의 벽전하가 쌓이게 된다. k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 셋다운기간(SD)에는 기저전압(GND)까지 하강하는 하강 램프파형(Ramp-down)이 서스테인/스캔전극들(Z-Y)에 동시에 인가되어 셀들 내에 과도하게 형성된 벽전하가 소거된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. In the initialization period of the k + 1th subfield SFk + 1 or the k + 1th frame FRk + 1, the ramp-up ramps up to a peak voltage higher than the sustain voltage during the setup period SU. Is applied to all the sustain / scan electrodes ZY simultaneously. Discharge is generated in the cells of the full screen by the rising ramp waveform Ramp-up, and as a result, positive wall charges are accumulated on the address electrode X and the sustain / scan electrode ZY, and the scan / sustain electrode YZ On the wall, negative wall charges are accumulated. In the setdown period SD of the k + 1th subfield SFk + 1 or the k + 1th frame FRk + 1, the ramp ramp down to the ground voltage GND is sustained / scanned. The wall charges excessively formed in the cells by being applied to the cells ZY are erased at the same time. By this set-down discharge, the wall charges such that the address discharge can be stably generated remain uniformly in the cells.

k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 어드레스기간에는 부극성 스캔펄스(scan)가 서스테인/스캔전극들(Z-Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. In the address period of the k + 1th subfield SFk + 1 or the k + 1th frame FRk + 1, the negative scan pulse scan is sequentially applied to the sustain / scan electrodes ZY and the scan pulse is simultaneously applied. In synchronization with (scan), a positive data pulse (data) is applied to the address electrodes (X). As the voltage difference between the scan pulse and the data pulse and the wall voltage generated during the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied.

k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 셋다운기간(SD)과 어드레스기간 동안, 스캔/서스테인전극(Y-Z)에는 정극성의 직류전압(Y-Zdc)이 공급된다. During the set down period SD and the address period of the k + 1th subfield SFk + 1 or the k + 1th frame FRk + 1, the scan / sustain electrode YZ has a positive DC voltage (Y-Zdc). Is supplied.

k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 서스테인기간에는 스캔/서스테인전극들(Y-Z)과 서스테인/스캔전극들(Z-Y)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔/서스테인전극(Y-Z)과 서스테인/스캔전극(Z-Y) 사이에 서스테인방전이 일어나게 된다. k+1 번째 서브필드(SFk+1)나 k+1 번째 프레임(FRk+1)의 종료시점에는 서스테인/스캔전극(Z-Y)에 공급되는 작은 램프파형(erase)에 의해 서스테인방전시 발생된 벽전하가 소거된다. In the sustain period of the k + 1th subfield SFk + 1 or the k + 1th frame FRk + 1, the sustain pulses are alternately applied to the scan / sustain electrodes YZ and the sustain / scan electrodes ZY. sus) is authorized. The cell selected by the address discharge has sustain voltage discharge between the scan / sustain electrode YZ and the sustain / scan electrode ZY whenever the sustain pulse sus is applied as the wall voltage and the sustain pulse sus are added. This will happen. At the end of the k + 1th subfield (SFk + 1) or the k + 1th frame (FRk + 1), a wall generated during sustain discharge by a small ramp waveform (erase) supplied to the sustain / scan electrode (ZY). The charge is erased.

이렇게 스캔/서스테인전극(Z-Y)과 서스테인/스캔전극(Y-Z)의 역할이 주기적으로 교번함으로써 도 4에서 비표시영역(32,33) 상에 축적되는 벽전하의 극성이 주기전으로 반전된다. 그러면 비표시영역(32,33) 내에서 이전에 축적된 벽전하는 그 이후에 공급되는 반대 극성의 공간전하 또는 벽전하에 의해 소거된다. 따라서, 도 10과 같이, 비표시영역(32,33) 내의 벽전압(101)이 시간축을 따라 지속적으로 상승하지 않고 주기적으로 상승 및 하강하게 되므로 방전을 일으킬 수 있는 정도의 전압(Vf)보다 작은 전압레벨을 유지하게 된다. 도 10에 있어서, 횡축은 시간축(t)이며, 종축은 비표시영역(32,33) 내의 벽전압을 나타낸다. As such, the roles of the scan / sustain electrodes Z-Y and the sustain / scan electrodes Y-Z are periodically alternated, thereby inverting the polarity of the wall charges accumulated on the non-display areas 32 and 33 in FIG. The wall charges previously accumulated in the non-display areas 32 and 33 are then erased by the space charges or wall charges of opposite polarities supplied thereafter. Accordingly, as shown in FIG. 10, since the wall voltage 101 in the non-display areas 32 and 33 does not continuously rise along the time axis and rises and falls periodically, it is smaller than the voltage Vf that is sufficient to cause discharge. Maintain the voltage level. In FIG. 10, the horizontal axis represents the time axis t, and the vertical axis represents wall voltages in the non-display areas 32 and 33.

한편, 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치는 서브필드나 프레임을 기수와 우수로 나누어 스캔/서스테인전극(Y-Z)과 서스테인/스캔전극(Z-Y)의 역할을 교번하지만 연속되는 서브필드군이나 연속되는 프레임군으로 나누어 스캔/서스테인전극(Y-Z)과 서스테인/스캔전극(Z-Y)의 역할을 교번할 수도 있다. 예컨데, 한 프레임이 8 개의 서브필드로 나누어 시분할 구동된다면, 프레임의 초기에 배치되는 4 개의 서브필드 동안 스캔/서스테인전극(Y-Z)에 스캔펄스가 공급되게 하고 그 이후에 배치되는 4 개의 서브필드 동안 서스테인/스캔전극(Z-Y)에 스캔펄스가 공급되게 한다. 마찬가지로, i(단, i는 양의 정수) 개의 프레임 동안 스캔/서스테인전극(Y-Z)에 스캔펄스가 공급되게 하고 그 이후에 배치되는 j(단, j는 양의 정수) 개의 프레임 동안 서스테인/스캔전극(Z-Y)에 스캔펄스가 공급되게 할 수도 있다. On the other hand, the method and apparatus for driving the plasma display panel according to the second embodiment of the present invention alternates the roles of the scan / sustain electrode YZ and the sustain / scan electrode ZY by dividing the subfield or frame into odd and even numbers. The roles of the scan / sustain electrode YZ and the sustain / scan electrode ZY may be alternately divided into successive subfield groups or successive frame groups. For example, if a frame is driven by time division by dividing into eight subfields, the scan pulse is supplied to the scan / sustain electrode YZ during the four subfields arranged at the beginning of the frame, and the four subfields arranged thereafter. The scan pulse is supplied to the sustain / scan electrode ZY. Similarly, scan pulses are supplied to the scan / sustain electrode YZ for i (where i is a positive integer) and sustain / scan for j frames (where j is a positive integer) disposed thereafter. The scan pulse may be supplied to the electrode ZY.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법 및 장치는 상호 대향하는 두 개의 전극들 각각에 공급되는 구동전압을 주기적 또는 비주기적으로 교번함으로써 동일한 극성의 벽전하가 비표시영역 내에 지속적으로 축적되지 않게 한다. 그 결과, 본 발명에 따른 PDP의 구동방법 및 장치는 비표시영역 내의 벽전압이 방전을 일으킬 수 있는 정도의 전압레벨 이상으로 상승하는 것을 방지하여 비표시영역으로부터 발생되는 이상방전을 예방할 수 있게 된다. As described above, the method and apparatus for driving a PDP according to the present invention continuously accumulate the wall charges of the same polarity in the non-display area by periodically or aperiodically altering the driving voltages supplied to each of the two opposing electrodes. Do not become. As a result, the method and apparatus for driving a PDP according to the present invention can prevent the wall voltage in the non-display area from rising above a voltage level that can cause a discharge, thereby preventing abnormal discharge generated from the non-display area. .

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다. 1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다. 2 is a diagram illustrating a frame configuration of an 8-bit default code for implementing 256 gray levels.

도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다. 3 is a waveform diagram showing a drive waveform for driving a conventional PDP.

도 4는 비표시영역을 나타내기 위한 플라즈마 디스플레이 패널의 평면도이다. 4 is a plan view of a plasma display panel for showing a non-display area.

도 5는 비표시영역을 나타내기 위한 플라즈마 디스플레이 패널의 단면도이다. 5 is a cross-sectional view of a plasma display panel for showing a non-display area.

도 6은 비표시영역에서 지속적으로 상승하는 벽전압을 나타내는 그래프이다. 6 is a graph showing a wall voltage continuously rising in the non-display area.

도 7은 비표시영역으로부터 발생되어 표시영역에서 인식되는 가시광을 개략적으로 나타내는 도면이다. 7 is a diagram schematically illustrating visible light generated from a non-display area and recognized in a display area.

도 8은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동장치를 개략적으로 나타내는 블럭도이다. 8 is a block diagram schematically illustrating an apparatus for driving a plasma display panel according to an exemplary embodiment of the present invention.

도 9는 도 8에 도시된 각 구동부로부터 발생되는 구동신호를 나타내는 파형도이다. 9 is a waveform diagram illustrating driving signals generated from respective driving units shown in FIG. 8.

도 10은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치에 의해 변화되는 비표시영역의 벽전압을 나타내는 그래프이다. FIG. 10 is a graph illustrating wall voltages of non-display areas changed by a method and apparatus for driving a plasma display panel according to an exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1 : 상부기판 2 : 하부기판1: upper substrate 2: lower substrate

3 : 격벽 4,6 : 유전체층3: bulkhead 4,6: dielectric layer

5 : 형광체 7 : 보호층 5: phosphor 7: protective layer

X : 어드레스전극 Y : 스캔전극X: address electrode Y: scan electrode

Z : 서스테인전극Z: sustain electrode

Claims (6)

전화면을 초기화하기 위한 초기화기간에 램프파형을 포함하고 셀을 선택하기 위한 어드레스기간에 스캔펄스를 포함하며 선택된 셀에 대하여 표시를 행하는 서스테인기간에 서스테인펄스를 포함하는 제1 구동신호를 발생하는 단계와;Generating a first drive signal including a ramp waveform in an initialization period for initializing a full screen, a scan pulse in an address period for selecting a cell, and a sustain pulse in a sustain period for displaying a selected cell; Wow; 상기 초기화기간과 상기 어드레스기간에 직류전압을 유지하며 상기 서스테인기간에 상기 서스테인펄스를 포함하는 제2 구동신호를 발생하는 단계와; Maintaining a DC voltage in the initialization period and the address period and generating a second driving signal including the sustain pulse in the sustain period; 상기 제1 구동신호를 제1 전극에 공급함과 동시에 상기 제2 구동신호를 상기 제1 전극과 대향하는 제2 전극에 공급하여 플라즈마 디스플레이 패널을 구동하는 단계와;Supplying the first driving signal to a first electrode and simultaneously supplying the second driving signal to a second electrode facing the first electrode to drive a plasma display panel; 상기 제1 구동신호를 상기 제2 전극에 공급함과 동시에 상기 제2 구동신호를 상기 제1 전극에 공급하여 플라즈마 디스플레이 패널을 구동하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And supplying the first driving signal to the second electrode and simultaneously supplying the second driving signal to the first electrode to drive the plasma display panel. 제 1 항에 있어서, The method of claim 1, 상기 스캔펄스에 동기되도록 상기 제1 및 제2 전극과 직교하는 어드레스전극에 데이터를 인가하여 셀을 선택하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And selecting a cell by applying data to address electrodes orthogonal to the first and second electrodes so as to be synchronized with the scan pulse. 제 1 항에 있어서, The method of claim 1, 상기 제1 및 제2 전극에 공급되는 구동신호는 상기 제1 및 제2 구동신호 사이에서 한 프레임기간 내에 포함된 서브필드 단위로 교번하거나 프레임기간 단위로 교번하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. The driving signals supplied to the first and second electrodes are alternated in units of subfields included in one frame period or alternately in units of frame periods between the first and second driving signals. Way. 상호 대향하는 제1 전극 및 제2 전극을 가지는 플라즈마 디스플레이 패널과;A plasma display panel having a first electrode and a second electrode facing each other; 전화면을 초기화하기 위한 초기화기간에 램프파형을 포함하고 셀을 선택하기 위한 어드레스기간에 스캔펄스를 포함하며 선택된 셀에 대하여 표시를 행하는 서스테인기간에 서스테인펄스를 포함하는 제1 구동신호를 상기 제1 전극에 공급한 후에 상기 초기화기간과 상기 어드레스기간에 직류전압을 유지하며 상기 서스테인기간에 상기 서스테인펄스를 포함하는 제2 구동신호를 상기 제1 전극에 공급하기 위한 제1 전극 구동부와,A first driving signal including a ramp waveform in an initialization period for initializing a full screen, a scan pulse in an address period for selecting a cell, and a sustain pulse in a sustain period for displaying a selected cell; A first electrode driver for maintaining a DC voltage in the initialization period and the address period after supplying the electrode, and supplying a second driving signal including the sustain pulse to the first electrode in the sustain period; 상기 제2 구동신호를 상기 제2 전극에 공급한 후에 상기 제1 구동신호를 상기 제2 전극에 공급하는 제2 전극 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And a second electrode driver configured to supply the first driving signal to the second electrode after the second driving signal is supplied to the second electrode. 제 4 항에 있어서, The method of claim 4, wherein 상기 스캔펄스에 동기되도록 상기 제1 및 제2 전극과 직교하는 어드레스전극에 데이터를 인가하기 위한 데이터 구동부를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And a data driver for applying data to address electrodes orthogonal to the first and second electrodes so as to be synchronized with the scan pulse. 제 4 항에 있어서, The method of claim 4, wherein 상기 제1 및 제2 전극에 공급되는 구동신호는 상기 제1 및 제2 구동신호 사이에서 한 프레임기간 내에 포함된 서브필드 단위로 교번하거나 프레임기간 단위로 교번하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. The driving signals supplied to the first and second electrodes are alternated in units of subfields included in one frame period or alternately in units of frame periods between the first and second driving signals. Device.
KR10-2002-0030604A 2002-05-31 2002-05-31 Method and apparatus for driving plasma display panel KR100505976B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0030604A KR100505976B1 (en) 2002-05-31 2002-05-31 Method and apparatus for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0030604A KR100505976B1 (en) 2002-05-31 2002-05-31 Method and apparatus for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20030092781A KR20030092781A (en) 2003-12-06
KR100505976B1 true KR100505976B1 (en) 2005-08-05

Family

ID=32385329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0030604A KR100505976B1 (en) 2002-05-31 2002-05-31 Method and apparatus for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100505976B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101854B1 (en) * 2011-09-16 2012-01-05 주식회사 성안세이브 A shock absorbing cover of the safety belt forindustrial use

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255574A (en) * 1995-03-20 1996-10-01 Fujitsu Ltd Surface discharge type plasma display panel and drive method therefor
KR19990085967A (en) * 1998-05-23 1999-12-15 구자홍 Plasma display panel driving method and apparatus
KR20000006211A (en) * 1998-06-18 2000-01-25 아끼구사 나오유끼 Method for driving plasma display panel
JP2003233346A (en) * 2002-02-13 2003-08-22 Fujitsu Hitachi Plasma Display Ltd Method for driving plasma display panel, and plasma display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255574A (en) * 1995-03-20 1996-10-01 Fujitsu Ltd Surface discharge type plasma display panel and drive method therefor
KR19990085967A (en) * 1998-05-23 1999-12-15 구자홍 Plasma display panel driving method and apparatus
KR20000006211A (en) * 1998-06-18 2000-01-25 아끼구사 나오유끼 Method for driving plasma display panel
JP2003233346A (en) * 2002-02-13 2003-08-22 Fujitsu Hitachi Plasma Display Ltd Method for driving plasma display panel, and plasma display device

Also Published As

Publication number Publication date
KR20030092781A (en) 2003-12-06

Similar Documents

Publication Publication Date Title
KR100480172B1 (en) Method and apparatus for driving plasma display panel
KR20030079488A (en) Method for driving of plasma display panel
KR100499100B1 (en) Method and apparatus for driving plasma display panel
KR100508249B1 (en) Method and apparatus for driving plasma display panel
KR100447120B1 (en) Method and apparatus for driving plasma display panel
KR20060014694A (en) Driving method of plasma display panel
KR20040110688A (en) Apparatus and method for driving plasma display panel
KR100477602B1 (en) Method for driving of plasma display panel
KR20050104592A (en) Driving method of plasma display panel and plasma display device
KR100505976B1 (en) Method and apparatus for driving plasma display panel
KR20060092732A (en) Driving apparatus and method for plasma display panel
KR100577765B1 (en) Driving Method of Plasma Display Panel
KR100468414B1 (en) Method of driving plasma display panel
KR20040110693A (en) Method and apparatus for driving plasma display panel
KR100692811B1 (en) Method and apparatus for driving plasma display panel
KR100726652B1 (en) Method and apparatus for driving plasma display panel
KR20040013162A (en) Driving method and apparatus of plasma display panel
KR100482333B1 (en) Apparatus And Method For Controlling Gray Scale Of Plasma Display Panel
KR100738222B1 (en) Apparatus and method of driving plasma display panel
KR100468415B1 (en) Method for driving plasma display panel
KR100560513B1 (en) Driving method of plasma display panel and plasma display device
KR20030086232A (en) Method of driving plasma display panel
KR100495486B1 (en) Method and apparatus for driving plasma display panel
KR20050049898A (en) Driving method of plasma display panel and plasma display device
KR100488151B1 (en) Driving Method for Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee