KR100492994B1

KR100492994B1 - Logic device test apparatus and method

Info

Publication number: KR100492994B1
Application number: KR1019970077794A
Authority: KR
Inventors: 장동식; 최우성
Original assignee: 삼성전자주식회사
Priority date: 1997-12-30
Filing date: 1997-12-30
Publication date: 2005-09-02
Also published as: KR19990057722A

Abstract

논리 디바이스 테스트 장치 및 방법이 개시된다. 이 장치는, 전원 공급단과 기준 전압 사이에 연결되거나 전원 공급단과 디지탈 잡음 신호 사이에 연결되는 제1 커패시터와, 전원 공급단과 기준 전압 사이에 연결되거나 전원 공급단에만 연결되는 제2 커패시터 및 기준 전압을 공급하거나, 프로그램한 논리값을 디지탈 잡음 신호로서 공급하고, 소정 레벨의 공급 전압을 전원 공급단으로 공급하고, 논리 디바이스로부터 출력되는 데이타를 입력하여 논리 디바이스가 불량한가 양호한가를 결정하는 테스팅부를 구비하는 것을 특징으로 한다. An apparatus and method for testing a logic device is disclosed. The device includes a first capacitor connected between the power supply and the reference voltage or between the power supply and the digital noise signal, and a second capacitor and reference voltage connected between the power supply and the reference voltage or only connected to the power supply. Or a testing section for supplying a programmed logic value as a digital noise signal, supplying a predetermined level of supply voltage to a power supply terminal, and inputting data output from the logic device to determine whether the logic device is defective or not. It features.

Description

Logic device test apparatus and method

본 발명은 반도체 논리 디바이스를 테스트하는 것에 관한 것으로서, 특히, 논리 디바이스에 전원으로서 공급되는 공급 전압의 흔들림 또는 그 밖의 일반적인 조건들에 대한 논리 디바이스의 성능을 테스트하는 논리 디바이스 테스트 장치 및 방법에 관한 것이다.FIELD OF THE INVENTION The present invention relates to testing semiconductor logic devices, and more particularly, to a logic device test apparatus and method for testing the performance of a logic device against fluctuations in supply voltage or other general conditions supplied as power to the logic device. .

반도체 소자를 테스트하는 자동 테스트 장비(ATE:Automatic Test Equipment)는 전압, 전류등 각종 소스(source)를 논리 디바이스로 공급하고, 측정 장치들을 이용하여 논리 디바이스를 테스트한다.Automatic test equipment (ATE) for testing semiconductor devices supplies various sources such as voltage and current to the logic device, and tests the logic device using measurement devices.

즉, 전술한 ATE를 이용하여 테스트할 논리 디바이스에 전원 및 테스트용 신호들을 인가한 후, 논리 디바이스의 응답을 모니터링하여 논리 디바이스의 불량을 선별한다. 여기서, 가급적 응용 회로를 추가하지 않는 것이 정확한 논리 디바이스의 특성 검증, 테스트 프로그램 개발 및 양산 유지에 도움이 된다. That is, after applying power and test signals to the logic device to be tested by using the aforementioned ATE, the failure of the logic device is selected by monitoring the response of the logic device. Here, avoiding the addition of application circuitry helps to verify the correct characteristics of logic devices, develop test programs, and maintain production.

이하, 종래의 논리 디바이스 테스트 장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다. Hereinafter, a configuration and an operation of a conventional logic device test apparatus will be described with reference to the accompanying drawings.

도 1은 종래의 논리 디바이스 테스트 장치의 회로도로서, 테스터(10), 제1, 제2, 제3 및 제4 릴레이들(16, 18, 20 및 22), 인덕터(12), 제1, 제2 및 제3 커패시터들(C1, C2 및 C3), 저항(14) 및 논리 디바이스(24)로 구성된다.1 is a circuit diagram of a conventional logic device test apparatus, the tester 10, the first, second, third and fourth relays (16, 18, 20 and 22), the inductor 12, the first, first And second and third capacitors C1, C2 and C3, resistor 14 and logic device 24.

도 1에 도시된 테스터(10)는 논리 디바이스(24)를 두가지의 모드로 테스트한다. 즉, 논리 디바이스(24)의 전원 공급단(26)으로 인가되는 공급 전압을 변화시켜 논리 디바이스(24)의 동작을 테스트하는 공급 전압 변화(이하, V-BUMP) 테스트 모드와 V-BUMP 테스트를 제외한 테스트를 수행하는 정상 테스트 모드가 있다. The tester 10 shown in FIG. 1 tests the logic device 24 in two modes. That is, the supply voltage change (hereinafter referred to as V-BUMP) test mode and V-BUMP test for changing the supply voltage applied to the power supply terminal 26 of the logic device 24 to test the operation of the logic device 24 are performed. There is a normal test mode that performs the test except one.

정상 테스트 모드에서 제3 및 제4 릴레이들(20 및 22)이 온되고 제1 및 제2 릴레이들(16 및 18)은 오프되며, V-BUMP 테스트 모드에서 제1 및 제2 릴레이들(16 및 18)은 온되고 제3 및 제4 릴레이들(20 및 22)은 오프된다. 또한, 테스터(10)는 핀 채널(PC:Pin Channel)을 통해 후술되는 잡음 신호를 공급하고, 논리 디바이스(24)의 전원 공급단(26)으로 공급 전압을 공급한다. In the normal test mode, the third and fourth relays 20 and 22 are turned on and the first and second relays 16 and 18 are turned off, and in the V-BUMP test mode, the first and second relays 16 are turned off. And 18) are on and the third and fourth relays 20 and 22 are off. In addition, the tester 10 supplies a noise signal, which will be described later, through a pin channel (PC), and supplies a supply voltage to the power supply terminal 26 of the logic device 24.

전술한 도 1에 도시된 종래의 논리 디바이스 테스트 장치는 정상 테스트 모드를 위한 소자들 이외에 V-BUMP 테스트 모드를 위한 응용 소자들이 별도로 필요하므로, 양산 적용에 무리가 있는 문제점이 있었다. 즉, 종래의 논리 디바이스 테스트 장치는 전원 공급단(26)에 입력되는 공급 전압의 잡음에 의한 논리 디바이스(24)의 데이타 유지 불량 검출을 위해서 다소 복잡한 V-BUMP용 회로를 적용하여야 한다. The conventional logic device test apparatus shown in FIG. 1 described above requires a separate application element for the V-BUMP test mode in addition to the elements for the normal test mode. That is, the conventional logic device test apparatus must apply a somewhat complicated circuit for V-BUMP to detect data retention failure of the logic device 24 by noise of the supply voltage input to the power supply terminal 26.

본 발명이 이루고자 하는 기술적 과제는, 별도의 응용 회로를 추가하지 않고, 정상 테스트 모드에서 사용되는 소자들을 이용하여 공급 전압 변화 테스트 모드를 수행할 수 있는 논리 디바이스 테스트 장치를 제공하는 데 있다.An object of the present invention is to provide a logic device test apparatus capable of performing a supply voltage change test mode using elements used in a normal test mode without adding a separate application circuit.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기 논리 디바이스 테스트 장치에서 수행되는 논리 디바이스 테스트 방법을 제공하는 데 있다. Another object of the present invention is to provide a logic device test method performed in the logic device test apparatus.

상기 과제를 이루기 위해, 디지탈 논리 동작을 수행하며 전원 공급단으로 입력되는 전압을 전원으로 하여 동작하는 논리 디바이스를 테스트하기 위한 본 발명에 의한 논리 디바이스 테스트 장치는, 상기 전원 공급단과 기준 전압 사이에 연결되거나 상기 전원 공급단과 디지탈 잡음 신호 사이에 연결되는 제1 커패시터와, 상기 전원 공급단과 상기 기준 전압 사이에 연결되거나 상기 전원 공급단에만 연결되는 제2 커패시터 및 상기 기준 전압을 공급하거나, 프로그램한 논리값을 상기 디지탈 잡음 신호로서 공급하고, 소정 레벨의 공급 전압을 상기 전원 공급단으로 공급하고, 상기 논리 디바이스로부터 출력되는 데이타를 입력하여 상기 논리 디바이스가 불량한가 양호한가를 결정하는 테스팅부로 구성되는 것이 바람직하다. In order to achieve the above object, a logic device test apparatus according to the present invention for testing a logic device performing a digital logic operation and operating by using a voltage input to a power supply terminal is connected between the power supply terminal and a reference voltage. A logic value programmed or supplied with a first capacitor connected to the power supply terminal and the digital noise signal, a second capacitor connected between the power supply terminal and the reference voltage, or connected only to the power supply terminal, or programmed Is supplied as the digital noise signal, a supply voltage of a predetermined level is supplied to the power supply terminal, and a testing section for determining whether the logic device is defective or not by inputting data output from the logic device.

상기 다른 과제를 이루기 위해, 디지탈 논리 동작을 수행하며 전원 공급단으로 입력되는 전압을 전원으로 하여 동작하는 논리 디바이스를 테스트하기 위한 본 발명에 의한 논리 디바이스 테스트 방법은, 상기 공급 전압 변화 테스트를 수행할 것인가 판단하는 (a) 단계, 상기 공급 전압 변화 테스트를 수행하고자 하는 경우, 논리값을 프로그램하여 디지탈 잡음 신호를 구하는 (b) 단계, 상기 디지탈 잡음 신호를 충전하는 (c) 단계, 충전된 상기 디지탈 잡음 신호와 소정 레벨의 공급 전압을 믹싱하여 상기 전원 공급단으로 공급하는 (d) 단계, 상기 공급 전압 변화 테스트가 아닌 다른 테스트를 수행하고자 하는 경우, 상기 소정 레벨의 공급 전압을 충전하는 (e) 단계, 충전된 상기 소정 레벨의 공급 전압을 상기 전원 공급단으로 공급하는 (f) 단계 및 상기 (d)단계 또는 상기 (f) 단계후에, 상기 논리 디바이스의 동작결과인 데이타에 상응하여 상기 논리 디바이스가 양호한가 불량한가를 결정하는 (g) 단계로 이루어지는 것이 바람직하다. In accordance with another aspect of the present invention, a logic device test method according to the present invention for testing a logic device performing a digital logic operation and operating by using a voltage input to a power supply terminal may perform the supply voltage change test. (A) determining whether to perform the supply voltage change test, programming a logic value to obtain a digital noise signal, (b) charging the digital noise signal, and (c) charging the digital charged signal. (D) mixing a noise signal and a supply voltage of a predetermined level to supply the power supply stage, and charging a supply voltage of the predetermined level when a test other than the supply voltage change test is to be performed; (F) and (d) supplying the charged supply voltage of the predetermined level to the power supply stage. After the step (f) or the step (f), it is preferable that the step (g) determines whether the logical device is good or bad corresponding to the data that is the result of the operation of the logical device.

이하, 본 발명에 의한 논리 디바이스 테스트 장치의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, the configuration and operation of a logic device test apparatus according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 의한 논리 디바이스 테스트 장치의 바람직한 일실시예의 회로도로서, 테스팅부(40), 전원 공급단(44)을 갖는 논리 디바이스(42), 저항(R), 제4 및 제5 커패시터들(C4 및 C5)로 구성된다.FIG. 2 is a circuit diagram of a preferred embodiment of a logic device test apparatus according to the present invention, which includes a testing section 40, a logic device 42 having a power supply stage 44, resistors R, fourth and fifth capacitors. And C4 and C5.

도 2에 도시된 논리 디바이스(42)는 디지탈 논리 동작을 수행하며 전원 공급단(44)으로 입력되는 공급 전압을 전원으로 사용하여 해당하는 고유의 동작을 수행한다. 제4 커패시터(C4)는 전술한 정상 테스트 모드에서 전원 공급단(44)과 기준 전압 사이에 연결되고, 전술한 V-BUMP 테스트 모드에서 전원 공급단(44)과 디지탈 잡음 신호 사이에 연결된다. 제5 커패시터(C5)는 정상 테스트 모드에서 전원 공급단(44)과 기준 전압 사이에 연결되고, V-BUMP 테스트 모드에서 양극은 전원 공급단(44)에 연결되고 음극은 플로팅(floating)된다. 이 때, 제4 커패시터(C4)는 고주파 잡음을 제거하는 역할을 하며 이를 위해 0.01㎌ 정도의 세라믹 콘덴서나 탄탈(tantalum) 콘덴서등으로 구현될 수 있다. 또한, 제5 커패시터(C5)는 저주파 잡음을 제거하는 역할을 하며 이를 위해 수 ㎌이상의 전해 콘덴서로 구현될 수 있다. The logic device 42 shown in FIG. 2 performs a digital logic operation and performs its own operation by using a supply voltage input to the power supply stage 44 as a power source. The fourth capacitor C4 is connected between the power supply terminal 44 and the reference voltage in the aforementioned normal test mode, and is connected between the power supply terminal 44 and the digital noise signal in the aforementioned V-BUMP test mode. The fifth capacitor C5 is connected between the power supply terminal 44 and the reference voltage in the normal test mode. In the V-BUMP test mode, the positive electrode is connected to the power supply terminal 44 and the negative electrode is floating. At this time, the fourth capacitor (C4) serves to remove the high frequency noise and may be implemented as a ceramic capacitor or tantalum capacitor of about 0.01㎌ for this purpose. In addition, the fifth capacitor C5 serves to remove low frequency noise and may be implemented as an electrolytic capacitor of several kilowatts or more.

여기서, 기준 전압은 정상 테스트 모드에서 테스팅부(40)의 제1 및 제2 핀 채널(PC1 및 PC2)을 통해 제공하는 '0'볼트의 전압을 나타내고, 디지탈 잡음 신호는 V-BUMP 테스트 모드시 테스팅부(40)에서 프로그램된 논리값이다. 즉, 디지탈 잡음 신호는 "고" 논리 레벨과 "저" 논리 레벨의 조합으로 구성된다. 또한, 테스팅부(40)는 소정 레벨의 공급 전압을 논리 디바이스(42)의 전원 공급단(44)으로 공급하고, 전원 공급단(44)으로 입력한 공급 전압에 따라 논리 디바이스(42)가 동작한 후 발생한 데이타를 입력하여 논리 디바이스(42)가 불량한가 양호한가를 결정한다.Here, the reference voltage represents a voltage of '0' volts provided through the first and second pin channels PC1 and PC2 of the testing unit 40 in the normal test mode, and the digital noise signal is the V-BUMP test mode. It is a logic value programmed by the testing unit 40. That is, the digital noise signal consists of a combination of "high" logic levels and "low" logic levels. In addition, the testing unit 40 supplies a supply voltage of a predetermined level to the power supply terminal 44 of the logic device 42, and the logic device 42 operates according to the supply voltage input to the power supply terminal 44. After that, the generated data is input to determine whether the logic device 42 is defective or good.

한편, 도 2에 도시된 테스팅부(40)는 강하선(force line)(46)을 통해 논리 디바이스(42)의 전원 공급단(44)으로 공급하는 공급 전원의 레벨을 감지선(sence line)(48)을 통해 감지하고, 감지된 공급 전압의 레벨의 정확한 레벨인가를 모니터링하여 정확한 공급 전압이 논리 디바이스(42)로 공급될 수 있도록 한다. 하지만, 공급 전압 변화에 따른 반응 시간이 존재하므로, 반응 시간보다 디지탈 잡음 신호의 주파수가 빠르도록 해야 한다.Meanwhile, the testing unit 40 illustrated in FIG. 2 senses the level of the supply power supplied to the power supply terminal 44 of the logic device 42 through the force line 46. Detected through 48, and monitoring whether the level of the sensed supply voltage is the correct level so that the correct supply voltage can be supplied to the logic device 42. However, because there is a response time due to a change in supply voltage, the frequency of the digital noise signal should be faster than the response time.

도 3은 도 2에 도시된 전원 공급단(44)으로 인가되는 전압의 파형도로서, 횡축은 시간을 나타내고, 종축은 전압을 각각 나타낸다. 도 3에 도시된 파형의 오버슈트(overshoot)의 크기는 논리 디바이스(40)의 내부 임피던스에 따라 약간의 변화가 있을 수 있다.FIG. 3 is a waveform diagram of voltages applied to the power supply stage 44 shown in FIG. 2, where the horizontal axis represents time and the vertical axis represents voltage. The magnitude of the overshoot of the waveform shown in FIG. 3 may vary slightly depending on the internal impedance of logic device 40.

도 4는 도 2에 도시된 제4 커패시터(C4)로부터 출력되는 디지탈 잡음 신호의 파형도로서, 횡축은 시간을 나타내고, 종축은 전압을 각각 나타낸다.4 is a waveform diagram of a digital noise signal output from the fourth capacitor C4 shown in FIG. 2, where the horizontal axis represents time and the vertical axis represents voltage.

만일, 테스팅부(40)로부터 출력되는 공급 전압의 레벨이 5.25볼트이고, 디지탈 잡음 신호의 피크간 레벨이 0.8볼트라고 할 때, 도 3에 도시된 바와 같이 논리 디바이스(42)의 전원 공급단(44)으로 입력된 전압의 주파수는 39.990㎒이고, 최대 레벨은 5.64볼트이며, 최소 레벨은 4.88볼트이다. 또한, 테스팅부(40)에서 발생된 0볼트의 최저 레벨과 0.8볼트의 최고 레벨을 갖는 클럭 신호는 제4 커패시터(C4)로 제1 핀 채널(PC1)을 통해 공급된다. 이 때, 제4 커패시터(C4)에서 출력되는 디지탈 잡음 신호는 도 4에 도시된 바와 같이 주파수는 39.979㎒이고, 최대 레벨은 420㎷이고, 최소 레벨은 440㎷가 된다.If the level of the supply voltage output from the testing unit 40 is 5.25 volts and the level between peaks of the digital noise signal is 0.8 volts, the power supply terminal of the logic device 42 as shown in FIG. 44) The frequency of the voltage input is 39.990 MHz, the maximum level is 5.64 volts and the minimum level is 4.88 volts. In addition, the clock signal having the lowest level of 0 volts and the highest level of 0.8 volts generated by the testing unit 40 is supplied to the fourth capacitor C4 through the first pin channel PC1. At this time, the digital noise signal output from the fourth capacitor C4 has a frequency of 39.979 MHz, a maximum level of 420 kHz, and a minimum level of 440 kHz.

이하, 본 발명에 의한 논리 디바이스 테스트 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a logic device test method according to the present invention will be described with reference to the accompanying drawings.

도 5는 본 발명에 의한 논리 디바이스 테스트 방법을 설명하기 위한 플로우차트로서, 공급 전압의 변화를 테스트할 것인가에 따라 해당하는 신호를 논리 디바이스(42)에 인가하는 단계(제80 ∼ 제90단계) 및 인가된 신호에 따라 동작하는 논리 디바이스(42)를 테스트하는 단계(제92단계)로 이루어진다.5 is a flowchart for explaining a logic device test method according to the present invention, in which a corresponding signal is applied to the logic device 42 according to whether a change in a supply voltage is to be tested (steps 80 to 90). And testing the logic device 42 operating according to the applied signal (step 92).

도 5를 참조하면, 도 2에 도시된 테스팅부(40)는 논리 디바이스(42)를 V-BUMP 테스트 모드에서 테스트할 것인가 혹은 정상 테스트 모드에서 테스트할 것인가를 판단한다(제80단계). Referring to FIG. 5, the testing unit 40 illustrated in FIG. 2 determines whether to test the logic device 42 in the V-BUMP test mode or the normal test mode (step 80).

논리 디바이스(42)를 정상 테스트 모드에서 테스트하고자 하는 경우, 테스팅부(40)로부터 출력되는 소정 레벨의 공급 전압은 제4 커패시터(C4)에 충전된다(제82단계). 제82단계후에, 제4 커패시터(C4)에 충전된 소정 레벨의 공급 전압은 논리 디바이스(42)의 전원 공급단(44)으로 공급된다(제84단계). 즉, 전술한 바와 같이, 제82 및 제84단계에서 테스팅부(40)는 제4 및 제5 커패시터들(C4 및 C5)에 '0'볼트를 공급하고, 제4 및 제5 커패시터들(C4 및 C5)이 전원 공급단(44)에 병렬로 연결된다. When the logic device 42 is to be tested in the normal test mode, the supply voltage of the predetermined level output from the testing unit 40 is charged in the fourth capacitor C4 (step 82). After the eighty-second step, the supply voltage of the predetermined level charged in the fourth capacitor C4 is supplied to the power supply terminal 44 of the logic device 42 (step 84). That is, as described above, the testing unit 40 supplies '0' bolts to the fourth and fifth capacitors C4 and C5 in steps 82 and 84, and the fourth and fifth capacitors C4. And C5) are connected in parallel to the power supply stage 44.

그러나, 공급 전압 변화 테스트를 수행하고자 하는 경우, 즉, 논리 디바이스(40)내 데이타 유지 결함을 선별하고자 하는 V-BUMP 테스트 모드에서, 테스팅부(40)는 논리값을 프로그램하여 디지탈 잡음 신호를 구한다(제86단계). 즉, 제1 핀채널(PC1)의 논리 파형을 프로그램하여 디지탈 잡음 신호를 구한다. 제86단계후에, 테스팅부(40)에서 구해진 디지탈 잡음 신호는 제4 커패시터(C4)에 충전된다(제88단계). 즉, 제4 커패시터(C4)는 디지탈 잡음 신호를 바이패스시키는 바이패스 커패시터로서 사용된다. 이 때, 제5 커패시터(C5)는 제2 핀 채널(PC2)의 드라이브 오프에 의해 전류 경로가 차단된다. 제88단계후에, 제4 커패시터(C4)에 충전된 디지탈 잡음 신호는 테스팅부(40)로부터 공급되는 소정 레벨의 공급 전압과 믹싱되고, 믹싱된 전압은 논리 디바이스(90)의 전원 공급단(44)으로 공급된다(제90단계). However, when a supply voltage change test is to be performed, that is, in a V-BUMP test mode in which data retention defects are to be selected in the logic device 40, the testing unit 40 programs a logic value to obtain a digital noise signal. (Step 86). That is, a digital noise signal is obtained by programming the logic waveform of the first pin channel PC1. After operation 86, the digital noise signal obtained by the testing unit 40 is charged in the fourth capacitor C4 (operation 88). That is, the fourth capacitor C4 is used as a bypass capacitor for bypassing the digital noise signal. In this case, the fifth capacitor C5 is cut off from the current path by driving off of the second pin channel PC2. After operation 88, the digital noise signal charged in the fourth capacitor C4 is mixed with a predetermined level of the supply voltage supplied from the testing unit 40, and the mixed voltage is supplied to the power supply terminal 44 of the logic device 90. (Step 90).

제90단계후에 또는 제84단계후에, 논리 디바이스(42)는 전원에 따라 해당하는 동작을 수행하고, 동작 수행 결과인 데이타를 테스팅부(40)로 출력하며, 테스팅부(40)는 입력한 데이타로부터 논리 디바이스(42)가 양호한가 불량한가를 결정한다(제92단계). After step 90 or after step 84, the logic device 42 performs a corresponding operation according to a power source, outputs data resulting from the operation to the testing unit 40, and the testing unit 40 inputs the data. From step 92, it is determined whether the logic device 42 is good or bad.

결국, 제4 커패시터(C4)는 정상 테스트 모드에서 전원 공급단(44)에 공급되는 공급 전압의 잡음을 제거하는 역할을 하고, V-BUMP 테스트 모드에서 역으로 잡음을 발생시키는 잡음원의 경로로 이용된다. As a result, the fourth capacitor C4 serves to remove noise of the supply voltage supplied to the power supply 44 in the normal test mode, and uses the path of the noise source that generates noise in the V-BUMP test mode. do.

이상에서 설명한 바와 같이, 본 발명에 의한 논리 디바이스 테스트 장치 및 방법은 정상 테스트 모드에서 사용되는 소자들을 이용하여 V-BUMP 테스트 모드를 수행할 수 있으므로, 정확한 논리 디바이스의 특성을 검증할 수 있고, 테스트 프로그램 개발 및 양상 유지를 유리하게 하는 효과가 있다. As described above, the logic device test apparatus and method according to the present invention can perform the V-BUMP test mode by using the devices used in the normal test mode, so that the characteristics of the correct logic device can be verified and tested. It has the effect of facilitating program development and aspect maintenance.

도 1은 종래의 논리 디바이스 테스트 장치의 회로도이다.1 is a circuit diagram of a conventional logic device test apparatus.

도 2는 본 발명에 의한 논리 디바이스 테스트 장치의 바람직한 일실시예의 회로도이다.2 is a circuit diagram of a preferred embodiment of a logic device test apparatus according to the present invention.

도 3은 도 2에 도시된 전원 공급단으로 인가되는 전압의 파형도이다.3 is a waveform diagram of a voltage applied to the power supply terminal shown in FIG. 2.

도 4는 도 2에 도시된 제4 커패시터로부터 출력되는 디지탈 잡음 신호의 파형도이다.FIG. 4 is a waveform diagram of a digital noise signal output from the fourth capacitor shown in FIG. 2.

도 5는 본 발명에 의한 논리 디바이스 테스트 방법을 설명하기 위한 플로우차트이다.5 is a flowchart for explaining a logic device test method according to the present invention.

Claims

A logic device test apparatus for testing a logic device performing a digital logic operation and operating by using a voltage input to a power supply terminal as a power source,

A first capacitor connected between the power supply terminal and a reference voltage or between the power supply terminal and a digital noise signal;

A second capacitor connected between the power supply terminal and the reference voltage or connected only to the power supply terminal; And

Is the logic device defective by supplying the reference voltage, or supplying a programmed logic value as the digital noise signal, supplying a supply voltage of a predetermined level to the power supply terminal, and inputting data output from the logic device. And a testing unit to determine the logic device test apparatus.

The apparatus of claim 1, wherein the first capacitor removes a high frequency component of the digital noise signal and the second capacitor removes a low frequency component of the digital noise signal.

A logic device testing method for testing a logic device performing a digital logic operation and operating with a voltage input to a power supply terminal as a power source,

(a) determining whether to perform the supply voltage change test;

(b) programming a logic value to obtain a digital noise signal when the supply voltage variation test is to be performed;

(c) charging the digital noise signal;

(d) mixing the charged digital noise signal with a predetermined level of supply voltage to supply the power to the power supply terminal;

(e) charging a predetermined level of supply voltage when a test other than the supply voltage change test is to be performed;

(f) supplying a charged supply voltage of the predetermined level to the power supply terminal; And

and (g) after step (d) or step (f), determining whether the logic device is good or bad in accordance with the data that is the result of the operation of the logic device.