KR100491221B1 - 반도체 패키지 제조용 수지성형 금형 - Google Patents
반도체 패키지 제조용 수지성형 금형 Download PDFInfo
- Publication number
- KR100491221B1 KR100491221B1 KR10-2003-0030632A KR20030030632A KR100491221B1 KR 100491221 B1 KR100491221 B1 KR 100491221B1 KR 20030030632 A KR20030030632 A KR 20030030632A KR 100491221 B1 KR100491221 B1 KR 100491221B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- mold
- semiconductor package
- manufacturing
- resin
- Prior art date
Links
- 229920005989 resin Polymers 0.000 title claims abstract description 39
- 239000011347 resin Substances 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000003825 pressing Methods 0.000 claims abstract description 22
- 238000000465 moulding Methods 0.000 claims abstract description 21
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 239000012778 molding material Substances 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 6
- 229910000679 solder Inorganic materials 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
본 발명은 상부 및 하부금형 간의 클램핑 압력에 따른 기판(substrate)의 손상과 몰딩재의 누설을 동시에 방지하여 반도체 패키지 제조 시의 불량 발생을 감소시킬 수 있도록 된 반도체 패키지 제조용 수지성형 금형에 관한 것이다.
본 발명에 따르면, 적어도 일측이 마주하는 방향으로 전후진되어 서로 클램핑되는 제1 및 제2금형(110, 120)으로 이루어지며, 상기 제1금형(110)과 마주하는 제2금형(120)의 일면에는 기판(30)이 배치되는 기판안착부(121)가 구비되고, 이 기판안착부(121)와 마주하는 제1금형(110)의 일면에는 수지충전공간을 이루는 캐비티(111)가 형성된 반도체 패키지 제조용 수지성형 금형에 있어서, 상기 제1금형(110)의 캐비티(111) 둘레부에는 상기 기판(30) 표면을 향하여 돌출된 선가압부재(115)가 캐비티(111) 외측단으로부터 소정 간격 이격된 위치에 구비되어 상기 선가압부재(115)가 다른 접촉면(111a)보다 먼저 기판(30) 상면에 가압 밀착되도록 된 것을 특징으로 하는 반도체 패키지 제조용 수지성형 금형이 제공된다.
Description
본 발명은 BGA 타입 반도체 패키지 제조용 수지성형 금형에 관한 것으로, 보다 상세하게는 상부 및 하부금형 간의 클램핑 압력에 따른 기판(substrate)의 손상과 몰딩재의 누설을 동시에 방지하여 반도체 패키지 제조 시의 불량 발생을 감소시킬 수 있도록 된 반도체 패키지 제조용 수지성형 금형에 관한 것이다.
일반적으로, 반도체 패키지는 웨이퍼를 분할하여 반도체 칩을 만들고, 리드 프레임에 상기 반도체 칩을 부착한 후, 와이어 본딩을 통해 반도체 칩과 리드프레임을 전기적으로 연결하고, 연결된 반도체 칩과 리드프레임을 에폭시수지 등의 합성수지로 팩킹하는 수지성형공정을 거쳐 제조되었는데, 최근에 각광받고 있는 BGA(Ball Grid Array) 반도체 패키지의 경우에는 종래의 얇은 동판으로 이루어진 리드프레임을 사용하지 않고 수지박판으로 이루어진 서브스트레이트(substrate, 이하 '기판'으로 칭함)의 일면에 반도체 칩을 장착하여 기판의 회로와 전기적으로 연결시킨 후 이를 합성수지로 몰딩하여 제조된다.
도 1은 상기한 BGA 반도체 패키지의 수지성형에 사용되는 통상의 금형을 도시한 것으로, 도시된 바와 같이 종래의 금형은 수지성형장치에 상하 방향으로 대향 설치되는 상부 및 하부금형(10, 20)으로 구성되며, 상기 하부금형(20)의 상면에는 기판(30)이 배치되는 기판안착부(21)가 구비되고 상부금형(10)의 저면에는 기판(30) 상부의 수지충전공간을 이루는 캐비티(11)가 형성되어, 반도체칩(51)이 장착된 기판(30)을 상기 기판안착부(21)에 고정시킨 상태에서 상부금형(10)을 소정 압력으로 하강시켜 하부금형(20)과 클램핑시킨 후, 상기 캐비티(11)와 기판(30) 사이에 몰딩재를 주입하여 경화시킴으로써 반도체 패키지의 몰딩공정이 이루어지게 된다.
여기서, 상기한 BGA 반도체 패키지의 제조에 사용되는 기판(30)은 에폭시수지층(33)의 상하면에 회로패턴층(31)이 형성되고 그 외부에 솔더마스크층(32)이 코팅된 구조로 이루어지는데, 도시된 바와 같이, 종래의 수지성형 금형은 하부금형(20)과 상부금형(10)의 클램핑 시에 기판(30) 상면에 가압 밀착되는 상부금형(10) 저부의 접촉면(10a)이 모두 동일 평면으로 이루어져 상기 기판(30)의 상면에 동시에 접촉되도록 구성되었기 때문에, 상부금형(10)의 클램핑 압력이 상기 기판(30)의 상면에 그대로 전달될 수밖에 없었다. 이에 따라, 종래의 반도체 패키지 제조용 수지성형 금형은 클램핑 압력이 조금만 낮거나 높아도 연속적인 불량이 발생되는 문제점이 있었다. 즉, 상부 및 하부금형(10, 20)에 작용되는 클램핑 압력이 조금이라도 낮은 경우에는 캐비티(11) 내부로 충전되는 몰딩재가 상부금형(10)과 기판(30)의 접촉면 사이로 새어나와 솔더마스크층(32)을 덮게 되므로 솔더볼을 통한 외부 접속이 불량하게 되고, 반대로 클램핑 압력이 높은 경우에는 기판(30) 상면이 상부금형(10)에 의해 짓눌려 성형된 몰딩재(41)의 외측단을 따라 크랙이 발생하게 되므로 기판(30)의 회로패턴층(31)이 파손되어 제품으로써 사용이 불가능하게 되는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 상부 및 하부금형 간의 클램핑 압력에 따른 기판의 손상과 몰딩재의 누설을 동시에 방지하여 반도체 패키지 제조 시의 불량 발생을 감소시킬 수 있도록 된 반도체 패키지 제조용 수지성형 금형을 제공하는 것이다.
본 발명에 따르면, 적어도 일측이 마주하는 방향으로 전후진되어 서로 클램핑되는 제1 및 제2금형(110, 120)으로 이루어지며, 상기 제1금형(110)과 마주하는 제2금형(120)의 일면에는 기판(30)이 배치되는 기판안착부(121)가 구비되고, 이 기판안착부(121)와 마주하는 제1금형(110)의 일면에는 수지충전공간을 이루는 캐비티(111)가 형성된 반도체 패키지 제조용 수지성형 금형에 있어서, 상기 제1금형(110)의 캐비티(111) 둘레부에는 상기 기판(30) 표면을 향하여 돌출된 선가압부재(115)가 캐비티(111) 외측단으로부터 소정 간격 이격된 위치에 구비되어 상기 선가압부재(115)가 다른 접촉면(111a)보다 먼저 기판(30) 상면에 가압 밀착되도록 된 것을 특징으로 하는 반도체 패키지 제조용 수지성형 금형이 제공된다.
본 발명의 다른 특징에 따르면, 상기 제1금형(110)의 캐비티(111) 외측단으로부터 소정 간격 이격된 위치에 결합공(117)이 형성되고, 상기 선가압부재(115)는 기판(30)을 향하여 돌출되도록 상기 결합공(117)에 착탈 가능하게 삽입 장착된 것을 특징으로 하는 반도체 패키지 제조용 수지성형 금형이 제공된다.
상술한 본 발명의 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명에 따른 반도체 패키지 제조용 수지성형 금형의 일실시예 구성을 도시한 측단면도이다.
도시된 바와 같이, 본 발명의 반도체 패키지 제조용 수지성형 금형은 종래의 금형과 동일하게 반도체 패키지 제조용 수지성형장치에 서로 쌍을 이루어 대향 설치되는 제1 및 제2금형(110, 120)으로 이루어진다. 또한, 본 실시예에서는 상기 제1 및 제2금형(110, 120)이 상하로 배치된 것을 예시적으로 설명하며, 이에 따라, 이하의 설명에서는 상기 제1금형(110)을 '상부금형'으로, 상기 제2금형(120)을 '하부금형'으로 호칭하기로 한다.
상기 하부금형(120)은 연속적으로 공급되는 기판(30)이 그 상면에 배치될 수 있도록 복수의 기판안착부(121)가 구비된 것으로, 각 기판안착부(121)에는 기판(30)의 저면을 지지하는 기판지지대(123)가 승강 가능하게 설치되고, 이 기판지지대(123)의 하부에는 기판(30)의 두께 편차를 보정하기 위한 디스크스프링(125)이 설치된다.
상기 상부금형(110)은 성형장치의 프레스에 의해 승강되며, 하강 시 하부금형(120)에 배치된 기판(30)의 상면에 밀착되어 소정 압력으로 클램핑되는 것으로, 그 저면에는 내부에 합성수지가 주입되는 캐비티(111)가 반도체칩(51)의 부착 위치에 대응되도록 형성된다. 또한, 도시하지는 않았으나, 상기 상부금형(110)에는 캐비티(111)와 연통된 게이트 및 러너가 형성되어 상부 및 하부금형(120)의 클램핑 시에 캐비티(111) 내부로 수지가 공급되도록 구성된다.
여기서, 상기 상부금형(110)의 캐비티(111) 둘레부에는 기판(30)을 향하여 돌출되어 클램핑 시에 하강되는 상부금형(110)의 다른 접촉면(111a)보다 기판(30) 상면에 먼저 가압 밀착되는 선가압부재(115)가 구비된다. 본 실시예에서, 상기 선가압부재(115)는 상부금형(110)에 착탈 가능하게 결합된 구조로 이루어져, 상기 상부금형(110)의 캐비티(111) 외측에 상하방향으로 형성된 결합공(117)에 그 하단부가 돌출되도록 삽입 결합된다. 또한, 상기 결합공(117)은 캐비티(111) 외측단으로부터 소정 간격 이격된 위치에 형성되어 상기 선가압부재(115)가 기판(30)의 수지몰딩재가 충전되는 부분으로부터 소정 간격 이격된 부분을 가압하도록 구성되며, 바람직하게는, 완성된 패키지의 분리를 위해 기판(30)에 형성된 절개공(35)을 따라 가압할 수 있도록 위치된다.
상기와 같이 구성된 본 발명의 반도체 패키지 제조용 수지성형 금형의 작용 효과를 도 2 및 도 3을 참조하여 설명하면 다음과 같다.
상기 하부금형(120)의 기판안착부(121)에 기판(30)이 놓여지면 상부금형(110)이 하강되어 하부금형(120)과 클램핑 되고, 클램핑된 상부금형(110)의 캐비티(111) 내부로 수지가 충전되어 기판(30)에 장착된 반도체칩(51) 및 와이어(52) 등이 팩킹되며, 충전된 수지가 경화된 후 상기 기판(30)에 기형성된 절개공(35) 사이를 절단하여 각 패키지 별로 분리하고 소정 후처리 공정을 거치면 반도체 패키지가 완성된다.
이때, 본 발명의 수지성형 금형은, 상부금형(110)과 하부금형(120)의 클램핑 시에 상기 상부금형(110)에 구비된 선가압부재(115)의 하단이 캐비티(111) 주변의 다른 접촉면(111a) 보다 기판(30) 상면에 먼저 접촉되므로, 기판(30)의 선가압부재(115)에 의해 눌려진 부분(30a)이 먼저 함입되면서 상부금형(110)의 프레싱 압력중 일부를 상쇄시키게 된다. 이에 따라, 상부금형(110)에 작용되는 클램핑 압력을 충전되는 수지가 누출될 염려가 없을 만큼 충분히 강하게 하여도 기판(30) 표면 중에서 상부금형(110)의 가압력에 의해 변형 및 손상되는 부분은 상기 선가압부재(115)에 의해 눌려진 부분에 국한되고, 특히, 상기 선가압부재(115)가 캐비티(111) 외측단으로부터 소정 간격 이격된 위치에 형성되므로, 기판(30)의 수지몰딩재(41) 외측단과 인접한 부분에 형성된 회로패턴층(31)은 상부금형(110)의 가압력에 의한 파괴를 피할 수 있게 된다. 따라서, 상부금형(110)과 하부금형(120) 간의 클램핑 시에, 프레싱 압력이 조금만 낮거나 높아도 연속적인 불량이 발생되었던 종래의 금형과는 달리, 상기 선가압부재(115)가 기판(30)의 회로패턴층(31) 중에서 파손되어도 문제되지 않는 부분만을 함입되도록 선가압하면서 강한 압력으로 클램핑할 수 있으므로, 상부 및 하부금형 간의 클램핑 압력에 따른 기판의 손상과 몰딩재의 누설을 동시에 방지하여 반도체 패키지 제조 시의 불량 발생을 감소시킬 수 있는 장점이 있다.
한편, 전술한 실시예에서는 상기 선가압부재(115)가 상부금형(110)의 결합공(117)에 착탈되는 별도의 부재로 이루어진 것을 예시적으로 설명하였으나, 본 발명은 이것으로 한정되는 것이 아니고, 도 2에 도시된 본 발명의 다른 실시예에서와 같이, 상기 선가압부재(115)가 상부금형(110)과 일체로 형성된 구조도 가능하다. 이러한 경우에는 금형의 제조 시에 용이하게 상기 선가압부재(115)가 상부금형(110)의 저면에 일체로 돌출 형성되도록 할 수 있으므로, 제조공정을 간단하게 하고 제조비용을 절감할 수 있는 장점이 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서와 같이 본 발명에 의하면, 기판(30)에 가압 밀착되는 상부금형(110)의 저면에 클램핑 압력을 상쇄시키는 선가압부재(115)를 형성하여 금형의 클램핑 시에 외부와 연결될 기판(30)의 회로패턴층(31)이 파손되지 않으면서도 강한 압력으로 클램핑할 수 있도록 구성함으로써, 금형의 클램핑 압력에 따른 기판의 손상과 몰딩재의 누설을 동시에 방지하여 반도체 패키지 제조 시의 불량 발생을 감소시킬 수 있도록 된 반도체 패키지 제조용 수지 성형 금형을 제공할 수 있다.
도 1은 종래의 BGA 반도체 패키지 제조용 수지성형 금형의 일부를 도시한 단면도
도 2는 본 발명에 따른 반도체 패키지 제조용 수지성형 금형의 일실시예를 도시한 측단면도
도 3은 본 발명에 따른 반도체 패키지 제조용 수지성형 금형을 이용한 수지 몰딩과정을 도시한 공정도
도 4는 본 발명에 따른 반도체 패키지 제조용 수지성형 금형의 다른 실시예를 도시한 단면도
<도면의 주요부분에 대한 부호의 설명>
30 : 기판 110 : 상부금형
111 : 캐비티 115 : 선가압부재
120 : 하부금형 121 : 기판안착부
Claims (2)
- 적어도 일측이 마주하는 방향으로 전후진되어 서로 클램핑되는 제1 및 제2금형(110, 120)으로 이루어지며, 상기 제1금형(110)과 마주하는 제2금형(120)의 일면에는 기판(30)이 배치되는 기판안착부(121)가 구비되고, 이 기판안착부(121)와 마주하는 제1금형(110)의 일면에는 수지충전공간을 이루는 캐비티(111)가 형성된 반도체 패키지 제조용 수지성형 금형에 있어서, 상기 제1금형(110)의 캐비티(111) 둘레부에는 상기 기판(30) 표면을 향하여 돌출된 선가압부재(115)가 캐비티(111) 외측단으로부터 소정 간격 이격된 위치에 구비되어 상기 선가압부재(115)가 다른 접촉면(111a)보다 먼저 기판(30) 상면에 가압 밀착되도록 된 것을 특징으로 하는 반도체 패키지 제조용 수지성형 금형.
- 제1항에 있어서, 상기 제1금형(110)의 캐비티(111) 외측단으로부터 소정 간격 이격된 위치에 결합공(117)이 형성되고, 상기 선가압부재(115)는 기판(30)을 향하여 돌출되도록 상기 결합공(117)에 착탈 가능하게 삽입 장착된 것을 특징으로 하는 반도체 패키지 제조용 수지성형 금형.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0030632A KR100491221B1 (ko) | 2003-05-14 | 2003-05-14 | 반도체 패키지 제조용 수지성형 금형 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0030632A KR100491221B1 (ko) | 2003-05-14 | 2003-05-14 | 반도체 패키지 제조용 수지성형 금형 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040098317A KR20040098317A (ko) | 2004-11-20 |
| KR100491221B1 true KR100491221B1 (ko) | 2005-05-24 |
Family
ID=37376226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0030632A KR100491221B1 (ko) | 2003-05-14 | 2003-05-14 | 반도체 패키지 제조용 수지성형 금형 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100491221B1 (ko) |
-
2003
- 2003-05-14 KR KR10-2003-0030632A patent/KR100491221B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040098317A (ko) | 2004-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8117742B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| US5744084A (en) | Method of improving molding of an overmolded package body on a substrate | |
| JP2701649B2 (ja) | 半導体デバイスを封止する方法および装置 | |
| US20040029318A1 (en) | Semiconductor device having contact prevention spacer | |
| JP2007036273A (ja) | 半導体集積回路装置の製造方法 | |
| US5587606A (en) | Lead frame having deflectable and thereby precisely removed tie bars | |
| KR100491221B1 (ko) | 반도체 패키지 제조용 수지성형 금형 | |
| US5811132A (en) | Mold for semiconductor packages | |
| KR100818530B1 (ko) | 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 | |
| KR100914390B1 (ko) | 리드프레임 패키지 성형용 몰드구조 | |
| CN220753441U (zh) | 器件 | |
| US20230067918A1 (en) | Leadframe-less laser direct structuring (lds) package | |
| KR100244721B1 (ko) | 반도체패키지 | |
| JP2939096B2 (ja) | 半導体装置の封止方法 | |
| JPH05218508A (ja) | 光半導体装置の製造方法 | |
| CN109545694B (zh) | 一种破损基板的模封方法 | |
| JPH0745663A (ja) | 放熱体付半導体装置及びその製造方法 | |
| KR100196494B1 (ko) | Bga 반도체패키지용 몰드금형의 pcb 클램프장치 | |
| JP2002170909A (ja) | 半導体集合基板樹脂封止体、その製造方法及び製造装置 | |
| JPH06151487A (ja) | 半導体装置の製造方法 | |
| KR200234174Y1 (ko) | Bga 반도체패키지의 패키지성형 몰드금형 구조 | |
| KR100418512B1 (ko) | 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법 | |
| KR100230520B1 (ko) | 반도체 소자 패키지 베이스의 제조방법 | |
| KR100258876B1 (ko) | 반도체 시험용 패키지의 제조방법 | |
| KR100194362B1 (ko) | Bga 반도체패키지용 몰드금형 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130415 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140402 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150424 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160311 Year of fee payment: 12 |