KR100498977B1 - Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법 - Google Patents

Abstract

본 발명은 그래픽 지원용 칩 등 열 발생량이 많은 환경에서 사용되는 기판으로서, 열 방출을 위한 방열판(heat sink)을 갖는 칩 기판인 소위 인헨스드 BGA(Enhanced BGA; E-BGA) 인쇄회로기판의 제조 방법에 관한 것이다. 보다 구체적으로는, E-BGA 인쇄회로기판 중 내벽이 도금된 공동(wall plated cavity)을 갖는 E-BGA 인쇄회로기판의 제조 방법에 관한 것이다. 보다 더 구체적으로는, 상기 공동의 내벽을 도금하는 방법에 관한 것이다.

본 발명은 종래의 공동 내벽을 도금하지 않는 E-BGA의 제조 공정을 활용하여 상기 공동의 내벽에 에칭액에 의해서도 에칭되지 않는 얇은 Au을 도금하므로써 에칭처리에 의해서도 공동의 벽에 형성된 도금층을 보호할 수 있는 제조 방법을 제공하는 것을 목적으로 한다.

Description

Ｅ-ＢＧＡ 인쇄회로기판의 공동 내벽을 도금하는 방법{Method of plating the conductive layer on the wall of the cavity in E-BGA PCB}

본 발명은 그래픽 지원용 칩 등 열 발생량이 많은 환경에서 사용되는 기판으로서 열 방출을 위한 방열판(heat sink)을 갖는 칩 기판인 소위 인헨스드 BGA(Enhanced BGA; E-BGA) 인쇄회로기판의 제조 방법에 관한 것이다. 보다 구체적으로는, E-BGA 인쇄회로기판 중 도금된 벽을 갖는 공동(wall plated cavity)을 갖는 E-BGA 인쇄회로기판의 제조 방법에 관한 것이다. 더 구체적으로는, 상기 공동을 둘러싸는 내벽을 도금하는 방법에 관한 것이다.

인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도가 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다. 다층 인쇄회로기판이라 함은 통상적으로 4층 이상의 PCB를 의미하며, 각 회로층 간에는 절연을 위해 프리프레그와 같은 절연재가 삽입된다.

BGA 인쇄회로기판이라는 것은 패키지 아랫면에 볼 범프(bump)를 매트릭스 형상으로 배치한 표면실장형의 패키지를 총칭하는 것이다.

향후 전자제품에 적용되는 패키지는 기존의 단일칩 패키지에서 멀티칩 패키지 또는 모듈화가 진행되어 가고 있다.

인쇄회로기판을 활용한 가장 범용적이며 효율성을 증대시킨 패키지로는 솔더볼을 통해 패키지와 마더 보드간을 연결하는 이른바 영역 어레이(Area Array) 방식의 CSP(Chip Scale Package) 또는 BGA(Ball Grid Array)가 있다. 이중 BGA 기판은 단위면적당 핀수를 최대화시킬 수 있는 패키지 형태로 1990년대 이후 가장 보편적이며 효율적인 패키지로 평가받고 있다.

BGA 인쇄회로기판에도 FP BGA(fine pitch BGA), T BGA(taped BGA), P BGA(plastic BGA)등 여러 가지 종류가 있다.

E-BGA 인쇄회로기판은 이와 같은 종래의 BGA 인쇄회로기판과 다른 새로운 형태의 BGA 인쇄회로기판으로서, E-BGA(Enhanced BGA) 인쇄회로기판은 현재 게임기나 컴퓨터에 장착되는 그래픽 지원용 칩 등에 주로 사용되는 기판이다. E-BGA 인쇄회로기판은 종래의 BGA 인쇄회로기판과 달리 한쪽면 전체는 열 방출을 위한 방열판이 접착제에 의해 접착되어 덮여 있고, 칩 실장 및 다른 기판 또는 마더 보드와의 접속을 위한 솔더 범프는 모두 나머지 다른 면에 배치되는 구조를 갖는다. 칩이 실장될 부분은 공동(cavity)으로 비어있다.

도1은 종래 기술의 한 예로서 칩이 실장될 공동(11)의 종래의 내벽에 도금이 되어 있지 않은, 4층의 다층 인쇄회로기판으로 구성된 그래픽 지원용 E-BGA 인쇄회로기판 제품의 사진이다. 도시된 제품 사진의 반대쪽(미도시)은 열방출을 위한 방열판으로서 칩이나 솔더 범프가 실장되지 않는 금속막이 형성되어 있으며, 제품 사진에 도시된 쪽에만 칩이나 솔더 범프가 실장될 금속막인 단자부(12)가 형성되어 있다.

공동(11) 주위에는 기판내의 회로들에 연결되는 접지부(13) 및 전원 공급을 위한 전극인 전원부(14)가 배치되어 있다. 칩을 실장한 뒤에 전원 및 접지를 접속하기 위해 와이어 본딩을 행하여야 한다.

도2는 도1에 도시된 제품을 A-A'에서 절단한 단면도이다.

내층 회로(L2,L3) 및 외층 회로(L1,L4)로 구성된 4층짜리 다층 PCB이다.

중앙의 공동(21;cavity)은 추후에 칩이 실장될 부분으로서 비어있고, 공동 내벽(22)의 재질은 프리프레그, RCC(Resin Coated Copper)등의 주로 수지재(Resin)나 글래스 파이버(Glass Fiber)로 이루어진 절연재로 구성되어 있다.

(24)는 솔더 레지스트이고, (25)는 동도금의 표면 처리를 위한 Ni/Au 도금층이다.

솔더 레지스트로 덮이지 않고 노출된 동박부위가 산화되는 것을 방지하고, 실장되는 부품의 납땜성을 향상시키며 좋은 전도성을 부여하기 위한 표면처리를 한다.

이때, 동도금된 기판의 표면 처리 방법으로는 HASL(Hot Solder Air Leveling), OSP(Organic Solderability Percervatives)(플리플럭스(Pre-flux) 코팅 방식), 무전해 Ni/Au 도금, 무전해 Pd 도금, 무전해 Ag 도금, 무전해 주석 도금 등의 방식이 있으며, 이 중 무전해 Ni/Au 도금 방식은 최근의 휴대폰, 비디오 카메라 등에 많이 사용되고 있으며, 금의 접착성을 높이기 위하여 먼저 니켈을 도금하고 이어서 금을 도금하는 방식을 취한다.

(26)은 열방출을 위한 방열판이다.

(27)은 방열판과 기판을 접착시키기 위한 접착제 층이다.

(28)은 내층 회로와 외층 회로간의 전기적 접속을 위한 도금 도통홀이다.

일단 기판을 형성한 뒤에, 방열판(26)에 흑화처리 등의 표면처리를 실시하고 접착제(27)로 방열판과 기판을 접착하여, 도1에 도시된 형태의 E-BGA를 만들게 된다.

이하 도1 및 도2에 도시된 종래 기술에 따른 E-BGA의 제조 방법을 설명한다.

도3에는 종래 기술에 따른 공동의 내벽이 도금되지 않은 E-BGA의 제조 방법이 도시되어 있다.

(A)는 내층 회로를 형성하고, 그 위에 절연재(32) 및 외층 회로의 형성을 위한 Cu 도금(31)까지 끝난 상태의 4층 인쇄회로기판의 단면도이다.

(B)에서, 기판의 중심에 펀칭에 의해 직경 1㎝가량의 공동(33)을 형성하고, 레이저 드릴링에 의해 블라인드 비아홀(34)을 가공한다.

다층 인쇄회로기판 및 양면 인쇄회로기판에서는 층간 및 양면간의 전기적 접속이 비아홀의 내벽을 통해 이루어지게 된다.

비아홀이라 함은 2층 이상의 PCB에서 층간을 접속하기 위하여 기판에 홀을 가공한 후 그 내부를 도금한 것으로 부품은 삽입되지 않는 홀을 의미한다. 다층 인쇄회로기판(4층 이상의 인쇄회로기판)에서는 이러한 비아홀 외에, 블라인드 비아홀도 가공된다.

블라인드 비아홀은 다층 인쇄회로기판의 외층과 내층을 접속하기 위한 도통홀을 의미하는 것으로서, 말 그대로 한쪽이 막혀 있는 형태의 비아홀이다. PCB의 외층과 내층간을 접속하므로 외층의 한쪽 면에서는 홀이 관찰되지 않는다.

도3으로 돌아가서, (C)에서, Cu 도금(35)으로 블라인드 비아홀의 홀벽을 도금한다.

(D)에서, 드라이 필름으로 에칭 레지스트 패턴(36)을 형성한다.

에칭 레지스트 패턴은, 설계된 회로 패턴이 인쇄된 아트워크 필름을 접착시키고 여기에 자외선을 조사하여 형성한다.

자외선을 조사하면, 아트워크 필름의 인쇄되지 않은 부분의 드라이 필름은 자외선에 의해 경화되고, 인쇄된 부분의 드라이 필름은 자외선이 통과하지 않아서 경화되지 않는다. 여기에 현상액으로 경화되지 않은 부분의 드라이 필름을 제거하면 경화된 부분의 드라이 필름만 남아서 에칭 레지스트 패턴이 형성된다. 현상액으로는 탄산나트륨(1%의 Na₂CO₃)나 탄산칼륨(K₂CO₃)이 사용된다.

(E)에서, 에칭을 하게 되면, 에칭 레지스트가 없는 부분만 부식되어 회로 패턴이 형성되고, (F)에서 에칭 레지스트를 박리하면 회로 패턴이 완성된다. 박리액으로는 NaOH 또는 KOH가 사용된다. (G)에서 다른 기판이나 칩과 접속될 부분을 제외한 나머지 부분에 포토 솔더 레지스트(37;PSR) 패턴을 형성하고, 여기에 (H)에서 Ni/Au(38)를 도금하면, 상기 포토 솔더 레지스트 패턴이 도금 레지스트로 작용하여 다른 기판이나 칩과 접속될 부분에만 Ni/Au가 도금된다.

Ni/Au 도금은 기판에 대한 최종적인 마무리 처리로서, 솔더 레지스트로 덮이지 않고 노출된 동박부위가 산화되는 것을 방지하고, 실장되는 부품의 납땜성을 향상시키며, 좋은 전도성을 부여하기 위한 것이다. 먼저 Ni을 도금하고나서, Au를 도금한다.

여기에, 방열판의 표면을 흑화처리하여, 접착제로 상기 기판에 부착하면 도1에 제시된 바와 같은, 종래의 공동 내벽에 도금이 필요없는 E-BGA가 완성된다.

흑화(Black Oxide) 처리라는 것은 기판을 접착시키기 전에 접착력 및 내열성의 강화를 위해 행하는 공정이다. 이 공정은 화학적인 방법으로 동박의 표면을 산화시켜 조도(거칠기)를 부여한다.

보다 구체적으로, 동박의 표면에 Cu₂O(갈색) 또는 CuO(흑색)를 석출시키는 것으로, 이들의 조성비에 따라 적색, 황색, 흑색을 띄게 된다. 흑화처리에서는 산화막의 두께보다 막이 얼마나 치밀하고 균일한 결정구조를 갖는지가 중요하다. 이들 요소들이 흑화처리의 목적인 접착성 및 내열성의 향상에 영향을 미치기 때문이다.

다시 도2를 참조하면, 위와 같은 회로에는 내층 및 외층에 형성된 회로의 접지를 위한 단자가 필요하게 되는데, 통상적으로 내층 회로(L2 또는 L3) 중 하나를 접지층(ground layer)으로 구성하게 된다. 도2에는 L2가 접지층(23)으로 사용되었다.

이 접지층은 기판에 가공된 도금 도통홀(plated through hole)(28)들 중 하나를 통해 다른 회로층과 전기적으로 접속되게 된다. 즉, 이 내벽이 도금된 도통홀들은 그 직경이 좁은 미세홀들인데, 이 도금 도통홀들의 내벽을 통해 전기 신호가 흐르게 되는 것이다.

최근에는 IT발달에 따른 좀더 고급의 정보제공을 위해 고주파신호를 쓰는 것이 추세이며, 이렇게 고주파로 감에따라 임피던스에 의한 간섭이 심해져 기판의 다른 회로와 간섭을 일으키게 된다.

전류는 도체의 표면을 따라 흐르는데, 특히 고주파 전류가 표면적이 적은 도체를 통해 흐르는 경우에 그 도체의 면적에 반비례하여 임피던스가 발생하고, 그에 따른 임피던스에 의해 다른 회로와 간섭되어 회로의 오작동을 유발하게 된다.

이와 같은 문제를 개선하기 위해, 최근의 E-BGA에는 이러한 고주파 사용에 따른 간섭 문제 때문에 관통홀 대신 직경이 훨씬 큰 공동의 내벽을 도금하여 그 도금층으로 관통홀을 대체하고 있는 추세이다.

관통홀의 직경은 70㎛ 내외이고, 공동의 직경은 10⁴㎛으로 관통홀의 내벽의 표면적에 비해 공동 내벽의 표면적은 훨씬 넓고 따라서 이러한 공동 내벽을 통과하는 전류에 의해 발생하는 고주파에 의한 간섭은 관통홀에 의한 것에 비하면 무시할 수 있는 수준이다.

이러한 최근의 추세에 따라, 소위 ED(Electro-Deposit) 공정이라 불리는, 액상 타입의 드라이 필름을 사용하여 E-BGA 인쇄회로기판의 공동 내벽을 도금할 수 있는 공정이 알려져 있으나, 이를 위해서 전술한 종래 방법의 공정을 버리고 새로운 공정을 채용한다는 것은 비용면에서 매우 비효율적이다.

따라서, 종래의 제조 방법에서 큰 변형 없이도 공동의 내벽에 도금을 할 수 있는 방법이 요구된다.

종래의 제조 방법으로 공동의 내벽에 도금을 하는 경우에는 다음과 같이 블라인드 비아홀의 내벽에 도금된 도금층을 보호하는 방법을 적용하여 공동 내벽의 도금층을 보호할 수 있다면 종래의 제조 방법을 크게 변형하지 않아도 된다.

즉, 도4에 도시된 방법은, 종래 방법의 (D)단계(도3의 (D)단계)에서, 드라이 필름(41)이 공동을 덮도록 텐팅(tenting)층을 형성하여 공동의 내벽에 도금된 도금층을 보호함으로써, (E)단계의 에칭에서도 공동 내벽의 도금층(42)은 에칭되지 않고 남도록 하는 방법이다.

그러나, 도4의 (D),(E),(F),(G)는 이론에 불과한 것으로, 이것은 실현될 수 없다. 그 이유는 다음과 같다.

도5에 도시된 바와 같이, 공동의 직경은 약 1㎝이고, 이 공동을 덮도록 형성된 드라이 필름을 지지하도록 구성된 텐팅층 지지대의 폭은 회로 패턴에 따라 다르겠지만 매우 좁다. 다른 블라인드 비아홀들의 직경은 70㎛ 내외로서, 텐팅층에 의해 충분히 보호될 수 있다. 그러나, 직경이 약 1㎝에 달하는 공동의 내벽에 도금된 도금층은 이와 같은 방식에 의해 보호될 수 없다.

공동 내벽의 도금층을 보호하기 위한 드라이 필름은 두께가 25㎛정도로 매우 얇고, 그것을 받치는 지지부분도 좁으므로 에칭시에 에칭액의 압력을 견디지 못하고 도5의 (B)에 도시된 바와 같이, 도금층을 보호하지 못한다.

결과적으로, 에칭시에 에칭액이 누수되어 (C)에 도시된 바와 같이, 텐팅을 뚫고 공동의 내벽에 침입하여 내벽의 도금층을 불규칙하게 부식시켜서, 내벽의 도금층을 손상시킨다.

이와 같은 텐팅에 의한 방법은 종래의 공정 설비를 그대로 이용할 수 있는 방법이긴 하지만, 텐팅에 의한 방법을 사용하여 공동 내벽의 도금층을 보호한다는 것은 전술한 바와 같이 비현실적인 방법으로서 실현될 수 없다. 따라서, 이러한 방법을 대체할 만한 방법이 요구된다.

본 발명은 종래의 공동 내벽이 도금되지 않은 E-BGA의 제조 공정을 활용하여 최근의 추세에 부합하는 공동 내벽이 도금된 E-BGA를 제조할 수 있는 방법을 제공함으로써, 궁극적으로 공동 내벽이 도금된 E-BGA의 제조 비용을 대폭 절감하는 것을 목적으로 한다.

본 발명에 따른 방법은, 칩의 실장을 위한 공동(Cavity)이 형성된 E-BGA(Enhanced BGA) 다층 인쇄회로기판의 제조 방법으로서, 상기 공동의 내벽을 제외한 기판 전체에 드라이 필름을 도포하는 단계; 상기 공동의 내벽에 Au를 도금하는 단계; 및 상기 Au 도금된 공동 내벽에 금속 도금에 의해 표면처리하는 단계를 포함한다.

도면을 참조하여, 본 발명을 보다 상세히 설명한다.

도6a 내지 6b에는 본 발명에 따른 방법이 도시되어 있다.

도6a의 (A) 내지 (C)까지는 도3에 도시된 종래 기술에 따른 방법과 동일하다.

즉, (A)는 내층 회로를 형성하고, 그 위에 절연재(602) 및 외층 회로의 형성을 위한 Cu 도금(601)까지 끝난 상태의 다층 인쇄회로기판의 단면도이다. (B)에서, 기판의 중심에 펀칭에 의해 직경 1㎝가량의 공동(603)을 형성하고, 레이저 드릴링에 의해 블라인드 비아홀(604)을 가공한다. 공동의 크기는 실장하고자 하는 칩의 크기에 따라 달라지게 된다. (C)에서, Cu 도금(605)으로 블라인드 비아홀(604)의 홀벽을 도금한다.

(D-1)에서, 상기 공동의 내벽을 제외한 기판 전체에 드라이 필름(606)을 도포하고 노광 및 현상한다. 이 드라이 필름은 도금 레지스트 역할을 하게 된다.

(D-2)에서, Au를 도금한다. 드라이 필름이 도포된 부분에는 도금층이 형성되지 않고 나머지 부분에만 Au 도금층(607)이 형성된다.

(D-3)에서, 드라이 필름 패턴을 노광, 현상에 의해 형성하여 외층의 회로 형성을 위한 에칭 드라이 필름 패턴(608)을 형성한다.

(E)에서, 에칭을 실시한다. 이때, 에칭에 의해서도 Au 도금층(607)은 부식되지 않고 남게된다.

Au도금 표면은 화학적, 물리적으로 내구성, 내약품성 등이 강하여 구조적으로 안정한 레지스트 필름으로서의 역할을 충분히 수행할 수 있다. Au도금 마스킹은 에칭 용액등 많은 화학 약품에도 견고하게 남아 공동 벽면에 에칭 용액의 공격을 받지 않는다.

또한, 전술한 바와 같이, 도1에 도시된 종래의 공동 내벽에 도금층이 없는 E-BGA 인쇄회로기판의 경우 접지 및 전원 연결을 위해 접지부(13) 및 전원부(14)를 따로 마련하고 여기에 와이어 본딩을 하여야 하지만, 본 발명에 따른 E-BGA 기판에서는 칩이 공동 내벽의 도금층에 직접 접속되어 이들 접지부(13) 및 전원부(14) 중 하나를 대신할 수 있으므로, 공정이 보다 쉬워진다.

(F)에서, 드라이 필름을 박리한다.

(G)에서, 포토 솔더 레지스트(610)를 도포하고, (H)에서, Ni/Au층(611)을 도금한다.

이와 같이, 레지스트로서 도금되는 Au 도금층 외에 추가로 입혀지는 Ni/Au 도금층에 의해서도 별다른 두께 차이의 문제를 일으키지 않는다. 즉, 에칭 레지스트용 Au 도금층은 두께가 0.1-5㎛ 정도이고, Ni/Au 도금층의 두께는 0.5-10㎛으로서 Au의 이중 도금에 따른 두께 차이 등의 문제는 발생하지 않는다. 또한, 공동의 내벽에는 와이어 본딩도 가해지지 않을 것이므로 편평성(flatness)의 문제도 발생하지 않고, 따라서 Au 이중 도금에 따른 문제의 가능성은 더욱 적다.

여기에, 열방출을 위한 방열판에 흑화 처리 등의 표면 처리를 행하고, 위와 같이 제조한 인쇄회로기판과 접착시키면 본 발명에 따른 공동 내벽이 도금된 E-BGA 인쇄회로기판이 완성된다.

본 발명의 제조 방법에 따라 종래의 공동 내벽이 도금되지 않은 E-BGA의 제조 공정을 활용하여, 최근의 추세에 부합하는 공동 내벽이 도금된 E-BGA를 제조할 수 있는 방법을 제공함으로써, 기존의 공정을 활용하고 궁극적으로 비용을 대폭 절감할 수 있다.

이상의 본 발명에 대한 설명은 본 발명을 제한하려는 의도가 아니며, 단지 설명에 불과한 것이다. 당업자라면 여기에 본 발명의 범위 내에서 다양한 변형을 가할 수 있을 것이다. 본 발명의 범위는 전술한 실시예에 의해 한정되지 않고, 이하의 청구범위의 해석을 통해서만 제한된다.

도1은 그래픽용 칩-기판인 E-BGA 인쇄회로기판의 제품 사진.

도2는 도1의 E-BGA 인쇄회로기판을 A-A'을 따라 절단한 단면도.

도3은 종래의 공동 내벽에 도금층이 없는 E-BGA 인쇄회로기판 제조 방법을 나타내는 흐름도.

도4는 종래의 제조 방법을 이용하여 공동 내벽의 도금층을 보호하기 위한 방법으로서, 이상적인 경우(ideal case)의 흐름도.

도5는 도4에 제시된 방법의 문제점을 나타내는 도면.

도6a 및 6b는 본 발명에 따른 종래의 공정을 활용하여 공동 내벽에 도금층을 형성하는 방법을 나타내는 흐름도.

※도면의 주요부분에 대한 설명

(21): 공동(cavity) (22): Au 도금층

(61): Au 도금층

Claims (7)

1. 칩의 실장을 위한 공동(Cavity)이 형성된 E-BGA(Enhanced BGA) 다층 인쇄회로기판의 제조 방법에 있어서,

   상기 E-BGA 다층 인쇄회로기판의 내층 회로를 형성한 후 절연층 및 외층 회로를 위한 Cu를 적층하는 단계;

   펀칭에 의해 칩이 실장될 부분에 상기 공동을 형성하는 단계;

   상기 기판의 표면 및 상기 공동의 내벽을 Cu 도금하는 단계;

   상기 공동의 내벽을 제외한 기판 전체에 드라이 필름을 도포하는 단계;

   상기 공동의 내벽의 Cu 도금을 보호하도록, 상기 드라이 필름이 도포되지 않은 상기 공동의 내벽의 Cu 도금상에 Au를 도금하는 단계;

   상기 기판에 외층 회로 형성을 위한 드라이 필름 패턴을 형성하는 단계;

   상기 기판을 에칭하는 단계;

   상기 드라이 필름을 박리하는 단계;

   포토 솔더 레지스트 층을 형성하는 단계; 및

   금속 도금에 의해 표면처리하는 단계를 포함하는 것을 특징으로 하는 E-BGA 인쇄회로기판의 공동 내벽을 도금하는 방법.
2. 삭제
3. 제1항에 있어서,

   상기 펀칭에 의해 공동을 형성한 후에, 레이저 드릴링에 의해 블라인드 비아홀을 형성하는 단계; 및

   상기 Cu 도금에 의해 상기 기판의 표면 및 공동의 내벽을 도금하는 단계에서, 상기 블라인드 비아홀의 내벽도 동시에 Cu 도금하는 단계를 더 포함하는 것을 특징으로 하는 E-BGA 인쇄회로기판의 공동 내벽을 도금하는 방법.
4. 제1항에 있어서,

   열방출을 위한 방열판(heat sink)에 표면처리를 하는 단계; 및

   상기 인쇄회로기판과 방열판을 접착제로 접착하는 단계를 더 포함하는 것을 특징으로 하는 E-BGA 인쇄회로기판의 공동 내벽을 도금하는 방법.
5. 제1항에 있어서,

   상기 금속도금에 의한 표면처리단계에서 사용되는 금속의 재질은 Ni/Au 인 것을 특징으로 하는 E-BGA 인쇄회로기판의 공동 내벽을 도금하는 방법.
6. 제1항에 있어서,

   상기 Au 도금층의 두께는 0.1-5㎛인 것을 특징으로 하는 E-BGA 인쇄회로기판의 공동 내벽을 도금하는 방법.
7. 제5항에 있어서,

   상기 Ni/Au 도금층의 두께는 0.5-10㎛인 것을 특징으로 하는 E-BGA 인쇄회로기판의 공동 내벽을 도금하는 방법.