[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100481839B1 - 반도체장치의제조방법 - Google Patents

반도체장치의제조방법 Download PDF

Info

Publication number
KR100481839B1
KR100481839B1 KR1019970054557A KR19970054557A KR100481839B1 KR 100481839 B1 KR100481839 B1 KR 100481839B1 KR 1019970054557 A KR1019970054557 A KR 1019970054557A KR 19970054557 A KR19970054557 A KR 19970054557A KR 100481839 B1 KR100481839 B1 KR 100481839B1
Authority
KR
South Korea
Prior art keywords
film
titanium
semiconductor substrate
nitride film
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970054557A
Other languages
English (en)
Other versions
KR19990033248A (ko
Inventor
이윤섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970054557A priority Critical patent/KR100481839B1/ko
Publication of KR19990033248A publication Critical patent/KR19990033248A/ko
Application granted granted Critical
Publication of KR100481839B1 publication Critical patent/KR100481839B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것이다. 본 발명은, 소스전극, 게이트전극 및 드레인전극을 포함하는 반도체기판 상에 티타늄막을 형성시킨 후, 상기 티타늄막 상에 질화티타늄막을 형성시키는 단계; 상기 티타늄막 및 질화티타늄막이 순차적으로 형성된 반도체기판을 어닐시키는 단계; 및 상기 반도체기판 상에 형성된 질화티타늄막을 제거시킨 후, 상기 질화티타늄막의 제거로 노출되는 티타늄막을 이용하여 상기 소스전극, 게이트전극 및 드레인전극 상에 티타늄실리사이드막을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다. 따라서, 소스전극, 게이트전극 및 드레인전극 상에 티타늄실리사이드막을 정확하게 형성시킬 수 있어 이로 인한 불량을 방지함으로써 반도체장치의 신뢰도가 향상되는 효과가 있다.

Description

반도체장치의 제조방법
본 발명은 반도체장치의 제조방법에 관한 것으로서, 보다 상세하게는 소스(Source)전극, 게이트(Gate)전극 및 드레인(Drain)전극을 포함하는 반도체기판 상의 티타늄막(Ti Film) 상에 질화티타늄막(TiN Film)을 형성시켜 반도체장치의 제조공정을 수행하는 반도체장치의 제조방법에 관한 것이다.
반도체장치는 하나의 트랜지스터(Transistor)와 하나의 커패시터(Capacitor)를 단위셀로 하여 제조되고, 이러한 반도체장치의 트랜지스터는 그 기능에 따라 다소 차이는 있으나, 최근의 반도체장치의 트랜지스터는 모오스(MOS)구조로 형성시키는 것이 일반적이다.
그리고 상기 모오스구조의 트랜지스트는 소스전극, 게이트전극 및 드레인전극의 구조로 이루어지는 것으로써, 일반적으로 티타늄실리사이드막(TiSi Film)을 전기적인가의 배선으로 이용하여 상기 소스전극, 게이트전극 및 드레인전극을 연결시킨다.
여기서 상기 티타늄실리사이드막을 형성시키는 종래의 반도체장치의 제조는 먼저, 소스전극, 게이트전극 및 드레인전극이 형성된 반도체기판 상에 티타늄막을 형성시킨다.
그리고 상기 반도체기판 상에 형성된 티타늄막을 어닐(Anneal)시킨 후, 상기 티타늄막을 이용하여 상기 소스전극, 게이트전극 및 드레인전극 상에 티타늄실리사이드막을 형성시켰다.
그러나 종래의 티타늄실리사이드막을 형성시키는 반도체장치의 제조에서는 상기 티타늄막을 형성시킨 후, 어닐처리를 수행하기 위한 이동시 상기 반도체기판이 대기중에 노출되어 상기 티타늄막 상에 산화티타늄막(TiO Film)이 형성되었다.
즉, 상기 티타늄막이 대기중의 산소 또는 수증기 등과 반응함으로써 상기 티타늄막 상에 산화티타늄막이 형성되었다.
이러한 산화티타늄막은 그 결합력으로 인하여 상기 티타늄막을 이용한 티타늄실리사이막의 형성시 게이트전극과 연결되는 소스전극 또는 드레인전극 부분의 티타늄실리사이드막의 형성을 방해하였다.
이에 따라 소스전극, 게이트전극 또는 드레인전극 상에 완전하게 형성되지 않음으로 인해 전기의 인가시 쇼트(Short) 등의 불량을 유발시켰다.
따라서 종래의 반도체기판 상의 소스전극, 게이트전극 및 드레인전극 상에 형성되는 티타늄실리사이드막의 형성시 유발되는 불량으로 인하여 반도체장치의 신뢰도가 저하되는 문제점이 있었다.
본 발명의 목적은, 반도체기판 상에 형성되는 티타늄실리사이드막으로 인한 불량을 방지함으로써 반도체장치의 신뢰도를 향상시키기 위한 반도체장치의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은, 소스전극, 게이트전극 및 드레인전극을 포함하는 반도체기판 상에 티타늄막을 형성시킨 후, 상기 티타늄막 상에 질화티타늄막을 형성시키는 단계; 상기 티타늄막 및 질화티타늄막이 순차적으로 형성된 반도체기판을 어닐시키는 단계; 및 상기 반도체기판 상에 형성된 질화티타늄막을 제거시킨 후, 상기 질화티타늄막의 제거로 노출되는 티타늄막을 이용하여 상기 소스전극, 게이트전극 및 드레인전극 상에 티타늄실리사이드막을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
상기 티타늄막은 300Å 내지 400Å 정도의 두께로 형성시키는 것이 바람직하다.
상기 티타늄막은 스퍼터링으로 형성시키는 것이 바람직하다.
상기 질화티타늄막은 20Å 내지 30Å 정도의 두께로 형성시키는 것이 바람직하다.
상기 질화티타늄막은 질소가스를 플로우시켜 상기 티타늄막과 질소가스의 반응을 이용하여 형성시키는 것이 바람직하다.
상기 질화티타늄막의 제거는 황산을 포함하는 식각액을 이용하여 제거시키는 것이 바람직하다.
본 발명에 따른 반도체장치의 제조방법은, 소스전극, 게이트전극 및 드레인전극을 포함하는 반도체기판 상에 티타늄막을 형성시킨 후, 상기 티타늄막 상에 질화티타늄막을 형성시키는 단계; 상기 티타늄막 및 질화티타늄막이 순차적으로 형성된 반도체기판을 1차어닐시키는 단계; 상기 반도체기판 상에 형성된 질화티타늄막을 제거시킨 후, 상기 반도체기판을 2차 어닐시키는 단계; 및 상기 질화티타늄막의 제거로 노출되는 티타늄막을 이용하여 상기 소스전극, 게이트전극 및 드레인전극 상에 티타늄실리사이드막을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1 내지 도4는 본 발명에 따른 반도체장치의 제조방법의 일 실시예를 나타내는 단면도이다.
먼저, 도1은 소스전극(10), 게이트전극(12) 및 드레인전극(14)을 포함하는 반도체기판(16) 상에 티타늄막(18)이 형성되어 있는 상태를 나타내고 있다.
여기서 본 발명은 상기 티타늄막(18)을 300Å 내지 400Å 정도의 두께로 형성시킬 수 있고, 실시예에서는 상기 티타늄막(18)을 350Å의 두께로 형성시킨다.
또한 본 발명은 상기 티타늄막(18)을 스퍼터링(Sputtering)을 이용하여 형성시킬 수 있다.
그리고 도2는 상기 티타늄막(18) 상에 질화티타늄막(20)이 형성되어 있는 상태를 나타내고 있다.
여기서 본 발명은 상기 질화티타늄막(20)을 20Å 내지 30Å 정도의 두께로 형성시킬 수 있고, 실시예에서는 상기 질화티타늄막(20)을 25Å의 두께로 형성시킨다.
또한 본 발명은 상기 질화티타늄막(20)을 질소가스(N2 Gas)와의 반응을 이용하여 형성시킬 수 있다.
즉, 상기 질소가스를 티타늄막(18)이 형성된 반도체기판(16)으로 플로우(Flow)시켜 상기 질소가스와 반응시킴으로써 상기 티타늄막(18) 상에 질화티타늄막(20)을 형성시킨다.
그리고 도3은 상기 티타늄막(18) 및 질화티타늄막(20)이 순차적으로 형성된 반도체기판(16)의 상기 질화티타늄막(20) 상에 산화티타늄막(22)이 형성되어 있는 상태를 나타내고 있다.
여기서 상기 산화티타늄막(22)은 상기 반도체기판(16)을 어닐시키기 위한 이동시 대기중에 노출되는 질화티타늄막(20)이 산소 또는 수증기 등과 반응을 하여 형성된다.
계속해서 도4는 상기 반도체기판(16) 상의 소스전극(10), 게이트전극(12) 및 드레인전극(14) 상에 티타늄실리사이드막(24)이 형성되어 있는 상태를 나타내고 있다.
여기서 상기 티타늄실리사이드막(24)은 상기 소스전극(10), 게이트전극(12) 및 드레인전극(14)을 전기적으로 연결하는 배선역할을 수행하는 것으로써, 본 발명은 상기 질화티타늄막(20)을 제거시킨 후, 상기 질화티타늄막(20)의 제거로 노출되는 티타늄막(18)을 이용하여 티타늄실리사이드막(24)을 형성시킨다.
그리고 본 발명은 상기 질화티타늄막(20)을 황산(H2SO4)을 포함하는 식각액을 이용하여 제거시킬 수 있다.
이러한 구성으로 이루어지는 본 발명은 상기 질화티타늄막(20)을 형성시킨 후, 상기 티타늄실리사이드막(24)을 형성시킴으로써 상기 티타늄실리사이드막(24)의 형성시 상기 산화티타늄(22)으로 인한 불량을 방지할 수 있다.
즉, 상기 질화티타늄막(20)이 티타늄막(18)과 산화티타늄막(22)의 장벽역할을 수행하여 상기 티타늄막(18) 상에 산화티타늄막(22)이 형성되는 것을 방지함으로써 상기 티타늄실리사이드막(24)의 형성시 발생하는 불량을 방지할 수 있다.
그리고 본 발명은 상기 어닐처리를 1차어닐처리를 수행한 후, 질화티타늄막(20)을 제거시키고 다시 2차어닐처리를 수행할 수 있다.
전술한 구성으로 이루어지는 본 발명의 구체적인 실시예에 따른 작용 및 효과에 대하여 설명한다.
먼저, 소스전극(10), 게이트전극(12) 및 드레인전극(14)을 형성된 반도체기파(16) 상에 스퍼터링을 이용하여 350Å의 두께의 티타늄막(18)을 형성시킨다.
그리고 상기 티타늄막(18)이 형성된 반도체기판(16)으로 질소가스를 플로우시켜 티타늄막(18)과 반응하도록 함으로써 상기 티타늄막(18) 상에 25Å 두께의 질화티타늄막(20)을 형성시킨다.
계속해서 상기 티타늄막(18) 및 질화티타늄막(20)이 순차적으로 형성된 반도체기판(16)을 어닐시킨다.
여기서 상기 어닐처리를 위하여 반도체기판(16)의 이동시 상기 반도체기판(16)의 질화티타늄막(20) 상에는 대기중의 산소 또는 수증기 등과 반응으로 산화티타늄막(22)이 형성된다.
그리고 황산이 포함되는 식각액을 이용하여 상기 질화티타늄막(20)을 제거시킨다.
여기서 상기 질화티타늄막(20)의 제거시 상기 질화티타늄막(20) 상에 형성된 산화티타늄막(22) 또한 제거가 이루어진다.
계속해서 상기 질화티타늄막(20)의 제거로 노출되는 타타늄막(18)을 이용하여 상기 반도체기판(16) 상에 형성된 소스전극(10), 게이트전극(12) 및 드레인전극(14) 상에 티타늄실리사이드막(24)을 형성시킨다.
이러한 구성으로 이루어지는 본 발명은 상기 티타늄실리사이드막(24)을 티타늄막(18) 상에 형성시킴으로써 상기 티타늄실리사이드막(20)의 형성시 상기 산화티타늄막(22)으로 인한 불량을 방지할 수 있다.
즉, 상기 질화티타늄막(20)의 장벽역할로 상기 티타늄막(18) 상에 산화티타늄막(22)이 형성되는 것을 방지함으로써 상기 티타늄실리사이드막(24)을 소스전극(10), 게이트전극(12) 및 드레인전극(14) 상에 정확하게 형성시킬 수 있다.
이에 따라 본 발명은 티타늄실리사이드막(24)을 정확하게 형성시킬 수 있음으로 인해 게이트전극(12)과 전기적으로 연결되는 소스전극(10) 또는 드레인전극(14) 부분에서의 쇼트 등으로 인한 불량을 방지할 수 있다.
따라서, 본 발명에 의하면 소스전극, 게이트전극 및 드레인전극 상에 티타늄실리사이드막을 정확하게 형성시킬 수 있어 이로 인한 불량을 방지함으로써 반도체장치의 신뢰도가 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도1 내지 도4는 본 발명에 따른 반도체장치의 제조방법의 일 실시예를 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10 : 소스전극 12 : 게이트전극
14 : 드레인전극 16 : 반도체기판
18 : 티타늄막 20 : 질화티타늄막
22 : 산화티타늄막 24 : 티타늄실리사이드막

Claims (6)

  1. 소스(Source)전극, 게이트(Gate)전극 및 드레인(Drain)전극을 포함하는 반도체기판 상에 티타늄막(Ti Film)을 형성시킨 후, 상기 티타늄막 상에 질화티타늄막(TiN Film)을 형성시키는 단계;
    상기 티타늄막 및 질화티타늄막이 순차적으로 형성된 반도체기판을 어닐(Anneal)시키는 단계; 및
    상기 반도체기판 상에 형성된 질화티타늄막을 황산을 포함하는 식각액을 이용하여 제거함으로써, 상기 티타늄막을 노출시키는 단계; 및,
    상기 질화티타늄막의 제거로 노출되는 티타늄막을 이용하여 상기 소스전극,게이트전극 및 드레인전극 상에 티타늄실리사이드막(TiSi Film)을 형성시키는 단계를 구비하여 이루어짐을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 티타늄막은 300Å 내지 400Å 정도의 두께로 형성시킴을 특징으로 하는 상기 반도체장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 티타늄막은 스퍼터링(Sputtering)으로 형성시킴을 특징으로 하는 상기 반도체장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 질화티타늄막은 20Å 내지 30Å 정도의 두께로 형성시킴을 특징으로 하는 상기 반도체장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 질화티타늄막은 질소가스(N2 Gas)를 플로우(Flow)시켜 상기 티타늄막과 질소가스의 반응을 이용하여 형성시킴을 특징으로 하는 상기 반도체장치의 제조방법.
  6. 소스전극, 게이트전극 및 드레인전극을 포함하는 반도체기판 상에 티타늄막을 형성시킨 후, 상기 티타늄막 상에 질화티타늄막을 형성시키는 단계;
    상기 티타늄막 및 질화티타늄막이 순차적으로 형성된 반도체기판을 1차어닐시키는 단계;
    상기 반도체기판 상에 형성된 질화티타늄막을 황산을 포함하는 식각액을 이용하여 제거시킨 후, 상기 반도체기판을 2차 어닐시키는 단계; 및
    상기 질화티타늄막의 제거로 노출되는 티타늄막을 이용하여 상기 소스전극, 게이트전극 및 드레인전극 상에 티타늄실리사이드막을 형성시키는 단계;를 구비하여 이루어짐을 특징으로 하는 반도체장치의 제조방법.
KR1019970054557A 1997-10-23 1997-10-23 반도체장치의제조방법 Expired - Fee Related KR100481839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970054557A KR100481839B1 (ko) 1997-10-23 1997-10-23 반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970054557A KR100481839B1 (ko) 1997-10-23 1997-10-23 반도체장치의제조방법

Publications (2)

Publication Number Publication Date
KR19990033248A KR19990033248A (ko) 1999-05-15
KR100481839B1 true KR100481839B1 (ko) 2005-07-07

Family

ID=37303481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054557A Expired - Fee Related KR100481839B1 (ko) 1997-10-23 1997-10-23 반도체장치의제조방법

Country Status (1)

Country Link
KR (1) KR100481839B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133622A (ja) * 1986-11-26 1988-06-06 Ricoh Co Ltd 半導体装置の製造方法
US4923822A (en) * 1989-05-22 1990-05-08 Hewlett-Packard Company Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
KR910019113A (ko) * 1990-04-20 1991-11-30 제임스 조셉 드롱 집적 공정 시스템에서 티타늄과 질소함유 가스의 반응에 의해 반도체 웨이퍼상에 질화티타늄을 형성시키는 방법
US5413957A (en) * 1994-01-24 1995-05-09 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film
KR950021261A (ko) * 1993-12-16 1995-07-26 문정환 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법
JPH08250716A (ja) * 1995-03-07 1996-09-27 Toshiba Corp 半導体装置の製造方法および半導体装置の製造装置
KR970018050A (ko) * 1995-09-22 1997-04-30 김광호 콘택 홀 제조 방법
KR970054383A (ko) * 1995-12-22 1997-07-31 김주용 반도체 소자의 실리사이드 형성 방법
KR0137435B1 (ko) * 1994-12-13 1998-06-01 김주용 반도체 장치의 티타늄 실리사이드층 형성방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133622A (ja) * 1986-11-26 1988-06-06 Ricoh Co Ltd 半導体装置の製造方法
US4923822A (en) * 1989-05-22 1990-05-08 Hewlett-Packard Company Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
KR910019113A (ko) * 1990-04-20 1991-11-30 제임스 조셉 드롱 집적 공정 시스템에서 티타늄과 질소함유 가스의 반응에 의해 반도체 웨이퍼상에 질화티타늄을 형성시키는 방법
KR950021261A (ko) * 1993-12-16 1995-07-26 문정환 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법
US5413957A (en) * 1994-01-24 1995-05-09 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film
KR0137435B1 (ko) * 1994-12-13 1998-06-01 김주용 반도체 장치의 티타늄 실리사이드층 형성방법
JPH08250716A (ja) * 1995-03-07 1996-09-27 Toshiba Corp 半導体装置の製造方法および半導体装置の製造装置
KR970018050A (ko) * 1995-09-22 1997-04-30 김광호 콘택 홀 제조 방법
KR970054383A (ko) * 1995-12-22 1997-07-31 김주용 반도체 소자의 실리사이드 형성 방법

Also Published As

Publication number Publication date
KR19990033248A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
US6087236A (en) Integrated circuit with multiple gate dielectric structures
US6017809A (en) Method of manufacturing semiconductor device
KR19990088504A (ko) 박막트랜지스터및그제조방법
JPS61193456A (ja) 半導体素子の製造方法
KR100481839B1 (ko) 반도체장치의제조방법
US6713232B2 (en) Method of manufacturing semiconductor device with improved removal of resist residues
JP3416320B2 (ja) 半導体装置の製造方法
JPH0682652B2 (ja) シリコン熱酸化膜の形成方法
US20070178657A1 (en) Method of manufacturing a semiconductor device
KR100219074B1 (ko) 반도체 장치의 전계효과트랜지스터 제조방법
KR20020051283A (ko) 듀얼 게이트 산화막의 제조 방법
KR100282425B1 (ko) 캐패시터의제조방법
JPH0799178A (ja) 半導体装置の製造方法
JPS61129872A (ja) 半導体装置の製造方法
KR19980055970A (ko) 트랜지스터 제조 방법
JPH01281755A (ja) 半導体装置
TW439131B (en) Method for integrating the high-voltage and low-voltage devices by using salicide block mask
KR19990001921A (ko) 반도체 장치의 메탈 콘택홀 형성방법
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
KR100361537B1 (ko) 반도체소자의제조방법
JPH04208535A (ja) 半導体装置の製造方法
KR19990039473A (ko) 반도체 디바이스의 제조방법
JPH0449670A (ja) ポリサイドゲート電極の製造方法
KR20100041224A (ko) 반도체 소자의 제조방법
KR940002966A (ko) 폴리실리콘 식각 잔류물에 의한 층간단락 제거방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971023

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021018

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971023

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040621

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050203

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050330

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050331

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee