KR100486492B1 - TFT substrate manufacturing method and TFT substrate - Google Patents
TFT substrate manufacturing method and TFT substrate Download PDFInfo
- Publication number
- KR100486492B1 KR100486492B1 KR1019960055071A KR19960055071A KR100486492B1 KR 100486492 B1 KR100486492 B1 KR 100486492B1 KR 1019960055071 A KR1019960055071 A KR 1019960055071A KR 19960055071 A KR19960055071 A KR 19960055071A KR 100486492 B1 KR100486492 B1 KR 100486492B1
- Authority
- KR
- South Korea
- Prior art keywords
- protective film
- film
- protective
- pixel electrode
- layer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 블랙매트릭스가 형성된 TFT 기판의 제조 방법 및 TFT 기판에 관한 것으로, 데이터 라인상에 보호막을 증착하고, 보호막 상부에 블랙매트릭스를 증착한 후 다시 보호막을 증착하며, 이후에 화소 전극을 증착하는 제조 공정은 보호막의 두께가 두꺼워 콘택 홀 형성시 홀의 깊이가 깊어지며, 화소 전극을 증착할 때, 균일한 애스펙트비(aspect ratio)를 얻기 힘들어 화소 전극과 박막 트랜지스터의 드레인 전극의 콘택 불량이 발생하는 문제점과, 블랙매트릭스 증착시 사진식각법에 의해 마스크를 추가로 사용하는 문제점을 제거하는 것을 목적으로 한다.The present invention relates to a method of manufacturing a TFT substrate on which a black matrix is formed and a TFT substrate, in which a protective film is deposited on a data line, a black matrix is deposited on the protective film, In the manufacturing process, since the thickness of the protective film is thick, the hole depth is deepened when the contact hole is formed, and it is difficult to obtain a uniform aspect ratio when the pixel electrode is deposited, resulting in poor contact between the pixel electrode and the drain electrode of the thin film transistor And it is an object of the present invention to eliminate the problem of further using a mask by photolithography when depositing a black matrix.
이를 위해 본 발명에서는 연속으로 보호막 층을 3층의 구조로 증착하여 두께를 보다 얇게 함으로써 콘택 홀 형성시 홀의 깊이를 낮게 하고, 화소 전극 증착시 균일한 애스펙트비를 얻어 화소 전극과 드레인 전극의 콘택을 향상시키며, 이후에 블랙매트릭스를 증착함으로써 추가적인 마스크를 사용하지 않고, 곧바로 기판상에 블랙매트릭스를 형성하는 제조 방법으로 화소 전극과 드레인 전극의 콘택을 향상시켜 TFT 기판의 성능을 향상시킬 수 있도록 한다.For this, in the present invention, the thickness of the passivation layer is continuously thinned by depositing the passivation layer continuously to lower the hole depth in the formation of the contact hole, obtain a uniform aspect ratio when depositing the pixel electrode, And a black matrix is formed on the substrate without using an additional mask by depositing a black matrix thereafter to improve the contact between the pixel electrode and the drain electrode to improve the performance of the TFT substrate.
Description
본 발명은 TFT 기판의 제조 방법 및 TFT 기판에 관한 것으로, 더욱 상세하게는 데이터 라인 상부에 SiO2, SiNX, SiO2의 3층 구조의 보호막층을 얇게 증착하며, 마스크를 추가로 사용하지 않고, 데이터 라인과 대향되는 보호막의 상부에 블랙매트릭스를 곧바로 형성하는 TFT 기판의 제조 방법 및 TFT 기판에 관한 것이다.The present invention relates to a method of manufacturing a TFT substrate and a TFT substrate, and more particularly, to a method of manufacturing a TFT substrate by thinly depositing a protective film layer of a three-layer structure of SiO 2 , SiNX and SiO 2 on a data line, To a method of manufacturing a TFT substrate and a TFT substrate in which a black matrix is directly formed on a protective film opposite to a data line.
일반적으로 TFT-LCD 패널은 칼라패턴이 형성되어 있는 칼라필터 기판과 액정구동용 소자인 TFT가 형성되어 있는 TFT 기판으로 구성되며, 두 기판 사이에 액정이 개재되어 봉합제에 의해 두 기판은 부착된다.In general, a TFT-LCD panel is composed of a color filter substrate on which a color pattern is formed and a TFT substrate on which a TFT as a liquid crystal driving device is formed. A liquid crystal is interposed between the two substrates, and the two substrates are attached by a sealant .
오늘날, 상기 TFT 기판에 블랙매트릭스를 형성하는 블랙매트릭스 온 박막트랜지스터(BM-ON-TFT) 공정 기술은 칼라필터 기판과 TFT 기판의 미스얼라인에 의한 광 리크를 줄이고, 미스얼라인에 의한 개구율의 감소를 방지할 수 있다는 점에서 주목받고 있다.Today, a black matrix on-film transistor (BM-ON-TFT) process technology for forming a black matrix on the TFT substrate reduces light leakage due to mis-alignment of the color filter substrate and the TFT substrate, Which can be avoided.
도 1은 종래의 기술에 의한 데이터 라인부터의 박막트랜지스터(TFT)의 제조공정을 나타낸 단면도로써, 글래스 기판상에 TFT 소자가 형성되는 활성 영역을 폴리실리콘층을 증착하여 패터닝한 후, 패터닝된 기판의 전면상에 게이트 절연막을 형성하고, 이어서, 게이트 절연막이 증착된 활성 영역상에 게이트를 형성한다.FIG. 1 is a cross-sectional view showing a manufacturing process of a thin film transistor (TFT) from a data line according to a conventional technique, in which an active region in which a TFT device is formed on a glass substrate is patterned by depositing a polysilicon layer, And then a gate is formed on the active region on which the gate insulating film is deposited.
그 다음, 기판 전면상에 층간 절연막을 적층하며, 이후, 게이트를 중심으로 양측에 콘택 홀을 형성한 후 데이터 라인을 형성한다.Then, an interlayer insulating film is laminated on the entire surface of the substrate, and then a data line is formed after forming contact holes on both sides around the gate.
이와 같이, 글래스 기판상에서 데이터 라인까지 증착되는 공정 순서는 본 발명과 동일하며, 종래에 널리 알려진 사실이므로 데이터 라인 증착 전까지의 공정을 생략하기로 한다.The process sequence of depositing the data lines on the glass substrate is the same as that of the present invention, and the process until the data line deposition is omitted because it is well known in the art.
도 1A에 도시된 바와 같이, 적층되어 있는 박막층(1) 상부에 스퍼터링 방법에 의해 금속 박막을 증착하여 소정의 사진식각 공정에 의해 데이터 라인(2)들을 형성한 후, 소정의 에칭 공정을 통해 소스 전극 및 드레인 전극(3)을 형성한다. 이때, 소tm 전극(미도시)은 데이터 라인(2)과 일체로 연결되어 있기 때문에 이후로는 소스 전극(미도시)과 데이터 라인(2)을 동일시하여 데이터 라인(2)이라 칭하기로 한다.1A, a metal thin film is deposited on a stacked thin film layer 1 by a sputtering method to form data lines 2 by a predetermined photolithography process, Electrode and drain electrodes 3 are formed. Hereinafter, the source electrode (not shown) and the data line 2 are referred to as a data line 2 since they are integrally connected to the data line 2 at this time.
이와 같이 데이터 라인(2)들과 드레인 전극(3)이 형성된 기판의 전면상에 PECVD 방법에 의해 SiO2의 제 1 보호막(4)을 적층하고, 데이터 라인(2)을 덮고 있는 SiO2의 제 1 보호막(4) 상부 전면에 스퍼터링 방법으로 금속 박막을 증착 한 후 소정의 사진 식각법에 의해 데이터 라인(2)과 대향되게 블랙매트릭스(5)를 형성한다. 이때, 블랙매트릭스(5)를 형성하기 위해 사진 식각법 이용시 마스크(미도시)가 사용된다.The first protective film 4 of SiO 2 is laminated on the front surface of the substrate on which the data lines 2 and the drain electrodes 3 are formed by the PECVD method to form the first protective film 4 of SiO 2 covering the data line 2 1 protective film 4, a black matrix 5 is formed facing the data line 2 by a predetermined photolithography method after a metal thin film is deposited by a sputtering method. At this time, a mask (not shown) is used when the photolithography method is used to form the black matrix 5.
이후, 도 1B에 도시된 바와 같이, 블랙매트릭스(5)가 형성되어 있는 기판 전면을 SiO2의 제 2 보호막(6)으로 적층한다, 이때, 드레인 전극(3)과 화소 전극(미도시)을 전기적으로 연결하기 위해 에칭 공정을 이용하여 드레인 전극(3) 상에 콘택홀을 형성한다.1B, the entire surface of the substrate on which the black matrix 5 is formed is laminated with the second protective film 6 of SiO 2. At this time, the drain electrode 3 and the pixel electrode (not shown) A contact hole is formed on the drain electrode 3 using an etching process for electrically connecting.
이어서, 도 1C에 도시된 바와 같이, 콘택 홀이 형성된 기판 전면에 스퍼터링 방법에 의해 화소 전극(ITO)(7)을 증착한 후 소정의 사진식각법에 의해 화소 전극(7) 의 영역을 패터닝한다.Next, as shown in FIG. 1C, a pixel electrode (ITO) 7 is deposited on the entire surface of the substrate on which the contact hole is formed by a sputtering method, and then the region of the pixel electrode 7 is patterned by a predetermined photolithography .
그러나, 이와 같은 제조 방법으로 박막트랜지스터를 제작할 경우, SiO2의 제 1,2 보호막 층의 두께가 약 12000Å로 매우 두꺼워짐으로 콘택 홀 형성시 홀의 깊이가 깊어지고, 이로 인해 화소 전극을 도포할 때 화소전극의 일정한 애스펙트비(aspect ratio)를 얻을 수 없어 드레인 전극과 화소 전극의 접속 불량이 발생하는 문제점과, 블랙매트릭스 증착 후 사진식각법에 의해 패터닝할 때, 추가로 마스크가 사용되어 마스크의 사용 갯수가 늘어나는 문제점이 발생하였다.However, when a thin film transistor is fabricated by such a manufacturing method, the thickness of the first and second passivation layers of SiO 2 becomes as thick as about 12000 Å, which increases the depth of the hole in the formation of the contact hole, There is a problem that a certain aspect ratio of the pixel electrode can not be obtained and connection failure between the drain electrode and the pixel electrode occurs and that when the patterning is performed by photolithography after the deposition of the black matrix, There is a problem in that the number is increased.
따라서, 본 발명의 목적은 보호막의 두께를 얇게 하여 콘택 홀을 형성한 후 화소 전극 증착시 화소 전극의 일정한 애스펙트비(aspect ratio)를 얻어 화소 전극과 드레인 전극의 콘택을 향상시킬 수 있으며, TFT 제조 공정시 마스크 수를 줄일 수 있는 블랙매트릭스가 형성된 TFT 기판의 제조 방법을 제공하는데 있다.Accordingly, it is an object of the present invention to improve the contact between the pixel electrode and the drain electrode by obtaining a constant aspect ratio of the pixel electrode during the deposition of the pixel electrode after forming the contact hole by reducing the thickness of the protective film, And a black matrix capable of reducing the number of masks in the process is formed.
또한, 본 발명의 다른 목적은 보호막의 두께를 얇게 하여 콘택 홀을 형성한 후 화소 전극 증착시 화소 전극의 일정한 애스펙트비(aspect ratio)를 얻어 화소 전극과 드레인 전극의 콘택을 향상시킬 수 있으며, TFT 제조 공정시 마스크 수를 줄일 수 있는 블랙매트릭스가 형성된 TFT 기판을 제공한다.It is another object of the present invention to provide a method of manufacturing a thin film transistor in which a contact hole is formed by thinning a thickness of a passivation film, a constant aspect ratio of a pixel electrode is improved during deposition of a pixel electrode, A TFT substrate on which a black matrix capable of reducing the number of masks in a manufacturing process is formed.
이와 같은 목적을 달성하기 위해 본 발명은 기판에 형성된 제 1 및 제 2 신호선들의 상부에 제 1 보호막, 제 2 보호막 및 제 3 보호막을 형성하는 단계, 제 1 내지 제 3 보호막에 형성된 콘택홀을 통해 제 1 신호선의 출력단자에 연결된 투명전극층을 형성하는 단계, 투명전극층 상에 형성된 감광 패턴에 의하여 투명전극층 및 제 1 신호선의 형상대로 제 3 보호막을 순차적으로 패터닝 하여 투명전극 및 제 3 보호막에 제 1 신호선의 형상대로 개구를 형성하는 단계 및 감광 패턴의 상부로부터 광 흡수 물질을 증착 하여, 개구에 대응하는 제 2 보호막의 상면에 광 흡수 패턴을 형성하는 단계를 포함하는 TFT 기판의 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device, comprising: forming a first protective layer, a second protective layer, and a third protective layer on top of first and second signal lines formed on a substrate; Forming a transparent electrode layer connected to the output terminal of the first signal line, sequentially patterning the third protective film in the shape of the transparent electrode layer and the first signal line by the photosensitive pattern formed on the transparent electrode layer, Forming an opening in the shape of a signal line and depositing a light absorbing material from above the photosensitive pattern to form a light absorption pattern on the upper surface of the second protective film corresponding to the opening, .
또한, 본 발명은 기판에 형성된 제 1 및 제 2 신호선, 제 1 및 제 2 신호선을 덮고 제 1 신호선의 일부를 노출시키는 제 1 콘택홀이 형성된 제 1 보호막, 제 1 보호막의 상면에 형성되며 제 1 콘택홀과 대응하는 곳에 형성된 제 2 콘택홀이 형성된 제 2 보호막, 제 2 보호막의 상면에 형성되며, 제 2 콘택홀과 대응하는 곳에 형성된 제 3 콘택홀 및 제 2 신호선을 따라 개구가 형성된 제 3 보호막, 제 3 보호막의 상면에 배치되며, 제 1 내지 제 3 콘택홀을 통해 제 1 신호선에 연결된 투명전극 및 제 2 보호막의 상면 중 개구에 대응하는 위치에 배치된 광 흡수 패턴을 포함하는 것을 특징으로 하는 TFT 기판을 제공한다.According to another aspect of the present invention, there is provided a liquid crystal display device including a first protective film formed on a substrate, first and second signal lines formed on the substrate, first and second signal lines covering the first and second signal lines, A third contact hole formed on the upper surface of the second protective film, the third contact hole being formed at a position corresponding to the second contact hole, and a second contact hole formed in the second contact hole at a position corresponding to the second contact hole, And a light absorbing pattern disposed on the upper surface of the third protective film, the transparent electrode connected to the first signal line through the first through third contact holes, and the light absorbing pattern disposed at a position corresponding to the opening in the upper surface of the second protective film And a TFT substrate is provided.
이하 본 발명에 의한 블랙매트릭스가 형성된 TFT 기판의 제조 방법을 도 2를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a TFT substrate on which a black matrix according to the present invention is formed will be described in detail with reference to FIG.
본 발명에서의 TFT 기판의 제조 공정은 데이터 라인 이전의 증착 공정은 종래와 동일하기 때문에 생략하기로 하고, 데이터 라인의 증착공정부터 설명하기로 한다.In the manufacturing process of the TFT substrate according to the present invention, the deposition process before the data line is the same as the conventional process, so that the process of depositing the data line will be omitted.
먼저, 적층되어 있는 박막층(11) 상부에 스퍼터링 방법에 의해 금속 박막을 증착하여 소정의 사진식각 공정에 의해 데이터 라인(12)들을 형성한 후, 소정의 식각 공정을 통해 드레인 전극(13)을 형성한다. 이때, 데이터 라인(12)에 소오스 전극(미도시)이 일체로 연결되어 있다.First, a metal thin film is deposited on a stacked thin film layer 11 by a sputtering method to form data lines 12 by a predetermined photolithography process, and then a drain electrode 13 is formed through a predetermined etching process do. At this time, a source electrode (not shown) is integrally connected to the data line 12.
이후, 데이터 라인(12), 드레인 전극(13)이 형성된 기판 전면상에 SiO2, SiNx, SiO2의 3층 구조의 보호막층(14)을 차례로 적층하고, 이때, 보호막층(14)의 두께는 약 7000Å이며, SiNx의 상부에 증착하는 SiO2의 두께는 1000Å~5000Å인 것이 바람직하다. 화소 전극(15)과 전기적으로 접속하도록 에칭 공정을 통해 드레인 전극(13) 상에 콘택 홀을 형성하며, 콘택 홀이 형성된 기판 전면상에 스퍼터링 방법에 의해 화소 전극(ITO)(15)을 적층한다. 이어서, 화소 전극(15) 상부에 포토레지스트(16)를 도포한 후 소정의 사진식각법에 의해 데이터 라인(12)의 패턴과 대향되게 포토레지스트(16)를 패터닝한다.Thereafter, a protective film layer 14 having a three-layer structure of SiO 2 , SiNx and SiO 2 is sequentially stacked on the entire surface of the substrate on which the data line 12 and the drain electrode 13 are formed. At this time, Is about 7000 ANGSTROM, and the thickness of SiO 2 deposited on the top of SiNx is preferably 1000 ANGSTROM to 5000 ANGSTROM. A contact hole is formed on the drain electrode 13 through an etching process so as to be electrically connected to the pixel electrode 15 and a pixel electrode (ITO) 15 is stacked on the entire surface of the substrate on which the contact hole is formed by a sputtering method . Subsequently, a photoresist 16 is applied onto the pixel electrode 15, and then the photoresist 16 is patterned to face the pattern of the data line 12 by a predetermined photolithography method.
이어, 도 2B에 도시된 바와 같이, 데이터 라인(12)의 패턴과 대향되게 패터닝된 포토레지스트(16)를 통하여 소정의 에칭 공정에 의해 화소 전극(15)을 식각한다.Next, as shown in FIG. 2B, the pixel electrode 15 is etched by a predetermined etching process through the photoresist 16 patterned opposite to the pattern of the data line 12. Next, as shown in FIG.
다음에 도 2C에 도시된 바와 같이, 패터닝된 포토레지스트(16)를 통하여 습식식각 공정에 의해 SiNx의 상부에 증착된 SiO2의 보호막층(14)을 식각한 후, 포토레지스트(16)가 형성된 기판 전면상에 스퍼터링 공정에 의해 블랙매트릭스(17)를 증착한다. 이때, 패턴닝된 포토레지스트(16)를 통해 블랙매트릭스(17)는 데이터 라인을 덮고 있는 SiNx의 보호막(14) 상부에 증착된다.Next, as shown in FIG. 2C, after the protective film layer 14 of SiO 2 deposited on the upper portion of the SiNx is etched by the wet etching process through the patterned photoresist 16, a photoresist 16 is formed A black matrix 17 is deposited on the entire surface of the substrate by a sputtering process. At this time, through the patterned photoresist 16, the black matrix 17 is deposited on the protective film 14 of SiNx covering the data lines.
마지막으로 도 2D에 도시된 바와 같이, 블랙매트릭스(17)가 증착되어 있는 포토레지스트(16)를 리프트-오프(lift-off) 방법으로 제거하게 되면 데이터 라인(12)에 대향되게 증착되어 있는 블랙매트릭스(17)가 남아 있게 된다.Finally, as shown in FIG. 2D, when the photoresist 16 on which the black matrix 17 is deposited is removed by a lift-off method, the black matrix 17, which is deposited in opposition to the data line 12, The matrix 17 remains.
이와 같은 제조 공정에 의해 블랙매트릭스를 TFT 기판에 형성하면, 우선 SiO2, SiNX, SiO2의 보호막층의 두께가 약 7000Å으로 얇아져 콘택 홀 형성시 홀의 깊이가 낮아지며, 이로 인해 화소 전극(ITO) 증착시 애스펙트비(aspect ratio)를 균일하게 얻을 수 있어, 화소 전극과 드레인 전극의 콘택을 향상시킬 수 있으며, 데이터 라인의 패턴이 형성된 포토레지스트의 상부에 곧바로 블랙매트릭스를 증착하기 때문에 추가로 마스크를 사용하지 않고 블랙매트릭스의 패턴을 형성할 수 있다.When the black matrix is formed on the TFT substrate by such a manufacturing process, the thickness of the protective film layer of SiO 2 , SiNX, and SiO 2 becomes thinner to about 7000 Å, and the depth of the hole is lowered when the contact hole is formed. The aspect ratios can be uniformly obtained and the contact between the pixel electrode and the drain electrode can be improved. Further, since the black matrix is deposited directly on the photoresist having the pattern of the data line, The pattern of the black matrix can be formed.
이상에서 설명한 바와 같이, 본 발명은 데이터 라인을 형성한 후 SiO2, SiNx, SiO2의 보호막층을 증착하여 두께를 얇게 함으로써 콘택 홀 형성시 홀의 깊이가 낮아지고, 이로 인해 화소 전극 증착시 균일한 애스펙트비를 얻어 화소 전극과 드레인 전극의 콘택을 향상시킬 수 있으며, 블랙매트릭스를 가장 나중에 증착하여 추가로 마스크를 사용하지 않아도 되는 효과가 있다.As described above, according to the present invention, after forming the data line, the passivation layer of SiO 2 , SiN x, and SiO 2 is deposited to reduce the thickness of the data line, thereby lowering the hole depth in the formation of the contact hole, It is possible to obtain an aspect ratio to improve the contact between the pixel electrode and the drain electrode and to evaporate the black matrix at the latest to avoid the use of a mask.
도 1은 종래의 기술에 의한 데이터 라인부터 증착되는 과정을 나타낸 박막트랜지스터(TFT) 제조 공정의 단면도.FIG. 1 is a cross-sectional view of a process of manufacturing a thin film transistor (TFT) showing a process of depositing from a data line according to a conventional technique.
도 2는 본 발명에 의한 데이터 라인부터 증착되는 과정을 나타낸 박막트랜지스터 제조 공정의 단면도.2 is a cross-sectional view illustrating a process of fabricating a thin film transistor illustrating a process of depositing from a data line according to the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉Description of the Related Art
2,12 : 데이터 라인 4 : 제 1 보호막2, 12: Data line 4: First protective film
5,17 : 블랙매트릭스 7,15 : 화소 전극5, 17: black matrix 7, 15: pixel electrode
6 : 제 2 보호막 3,13 : 드레인 전극6: second protective film 3, 13: drain electrode
14 : 보호막 16 : 포토레지스트14: protective film 16: photoresist
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055071A KR100486492B1 (en) | 1996-11-18 | 1996-11-18 | TFT substrate manufacturing method and TFT substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055071A KR100486492B1 (en) | 1996-11-18 | 1996-11-18 | TFT substrate manufacturing method and TFT substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980036501A KR19980036501A (en) | 1998-08-05 |
| KR100486492B1 true KR100486492B1 (en) | 2005-07-28 |
Family
ID=37303819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960055071A KR100486492B1 (en) | 1996-11-18 | 1996-11-18 | TFT substrate manufacturing method and TFT substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100486492B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066953A (en) * | 1999-04-22 | 2000-11-15 | 김영환 | Data pad region of liquid crystal panel |
| KR100740934B1 (en) * | 2001-04-27 | 2007-07-19 | 삼성전자주식회사 | Thin film transistor plate and fabricating method of the plate |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960035117A (en) * | 1995-03-10 | 1996-10-24 | 김광호 | Manufacturing method of thin film transistor for liquid crystal with black matrix structure |
-
1996
- 1996-11-18 KR KR1019960055071A patent/KR100486492B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960035117A (en) * | 1995-03-10 | 1996-10-24 | 김광호 | Manufacturing method of thin film transistor for liquid crystal with black matrix structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980036501A (en) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838696B2 (en) | Liquid crystal display | |
| US6001539A (en) | Method for manufacturing liquid crystal display | |
| KR100634919B1 (en) | Printed circuit board for display device and manufacturing method thereof | |
| KR101322885B1 (en) | Array substrate and liquid crystal display | |
| JPH1124108A (en) | Thin film transistor type liquid crystal display element and manufacture thereof | |
| US8350994B1 (en) | Method of manufacturing a liquid crystal display | |
| EP0915365B1 (en) | Thin-film transistor with light-shielding film for use in liquid crystal devices, and method of making the same | |
| KR20110061773A (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| JP3600112B2 (en) | Manufacturing method of liquid crystal display device | |
| JP4090594B2 (en) | Reflective liquid crystal display device and manufacturing method thereof | |
| KR20010010117A (en) | Manufacturing method of a thin film transistor array panel for liquid crystal display | |
| KR100486492B1 (en) | TFT substrate manufacturing method and TFT substrate | |
| KR20010045446A (en) | Method of Fabricating Liquid Crystal Display Device | |
| KR100623981B1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method of the same | |
| JP3071964B2 (en) | Manufacturing method of liquid crystal display device | |
| KR100502091B1 (en) | Liquid crystal display using organic insulating film and manufacturing method thereof | |
| KR100190035B1 (en) | Fabrication method of liquid crystal display device | |
| KR20010091686A (en) | a manufacturing method of a thin film transistor array panel for a liquid crystal display | |
| JPH1138437A (en) | Liquid crystal display device and its manufacture | |
| KR20020028014A (en) | Method for fabricating tft-lcd | |
| KR100483525B1 (en) | Manufacturing method of liquid crystal display device using organic insulating film | |
| KR19990050745A (en) | Liquid crystal display substrate and its manufacturing method | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| KR100205519B1 (en) | Thin film transistor array substrate and fabrication thereof | |
| KR100560639B1 (en) | The structure of thin film transistor in reflection type LCD and method of forming it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120416 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |