KR100484891B1 - One step flip chip mounting method - Google Patents
One step flip chip mounting method Download PDFInfo
- Publication number
- KR100484891B1 KR100484891B1 KR10-2002-0056807A KR20020056807A KR100484891B1 KR 100484891 B1 KR100484891 B1 KR 100484891B1 KR 20020056807 A KR20020056807 A KR 20020056807A KR 100484891 B1 KR100484891 B1 KR 100484891B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- printed circuit
- circuit board
- flip chip
- semiconductor chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
간단한 공정을 이용한 플립 칩 탑재방법에 관해 개시한다. 이를 위해 본 발명은, 플립 칩(flip chip)이 탑재될 수 있는 인쇄회로기판(PCB)을 준비하는 단계와, 인쇄회로기판에서 플립 칩이 탑재되는 위치에 솔더필(solderfill)을 위치시키는 단계와, 솔더필 위에 반도체 칩을 위치시키는 단계와, 솔더필 및 반도체 칩이 탑재된 상기 인쇄회로기판을 리플로우(reflow)시키는 단계를 구비하는 것을 특징으로 하는 플립 칩 탑재 방법을 제공한다. 여기서 솔더필은 솔더 범프 소재와 언더필 소재가 인쇄회로기판 및 반도체 칩의 연결부와 조화되도록 만들어진 박편(slice)이다. 따라서, 반도체 패키지의 제조공정을 단순화시키고 신뢰성을 향상시킬 수 있다.A flip chip mounting method using a simple process is disclosed. To this end, the present invention comprises the steps of preparing a printed circuit board (PCB) on which the flip chip (mount flip chip) can be mounted, and the step of placing a solderfill (solderfill) in the position where the flip chip is mounted on the printed circuit board; And placing the semiconductor chip on the solder fill and reflowing the printed circuit board on which the solder fill and the semiconductor chip are mounted. Here, the solder fill is a slice in which the solder bump material and the underfill material are made to match the connection portions of the printed circuit board and semiconductor chip. Therefore, the manufacturing process of the semiconductor package can be simplified and the reliability can be improved.
Description
본 발명은 반도체 패키지 제조방법에 관한 것으로, 더욱 상세하게는 인쇄회로기판(PCB: Printed Circuit Board)에 플립 칩(Flip chip)을 탑재(mounting)하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor package, and more particularly, to a method of mounting a flip chip on a printed circuit board (PCB).
반도체 패키지는 칩을 외부 환경으로부터 안전하게 보호해 주는 기능이 있을 뿐 아니라 칩이 인쇄회로기판(PCB: Printed Circuit Board)과 전기적으로 원활히 연결되도록 해주는 연결(interconnection)기능이 있다.The semiconductor package not only protects the chip from the external environment, but also has an interconnect function that allows the chip to be electrically connected to a printed circuit board (PCB).
저가격화, 소형화, 고성능화, 고신뢰성의 추세에 따라, 반도체 패키지는 플립 칩(Flip Chip), CSP(Chip Scale Package), BGA(Ball Grid Array) 등과 같은 면배열(area array) 접속기술을 이용한 진보된 형태의 반도체 패키지가 주류를 형성하게 되었다.With the trend of low cost, small size, high performance, and high reliability, semiconductor packages have advanced using array array connection technologies such as flip chip, chip scale package (CSP), and ball grid array (BGA). The semiconductor package in the old form has become a mainstream.
상기 면배열 접속기술을 이용한 반도체 패키지 중에서, 플립 칩 제조기술은 플라스틱 재질의 인쇄회로기판에서 인쇄회로가 있는 면과, 반도체 칩에서 미세 회로가 형성되어 있는 면을 서로 마주보도록 부착하는 기술(face-down attach)이다.Among the semiconductor packages using the surface array connection technology, a flip chip manufacturing technology is a technology for attaching a surface on which a printed circuit is formed on a printed circuit board made of plastic and a surface on which a fine circuit is formed on a semiconductor chip to face each other. down attach).
플립 칩 기술에서 가장 큰 관심은 반도체 칩과 인쇄회로기판 사이의 솔더 접합부의 열 기계적(Thermo-mechanical) 피로(fatigue) 수명이다. 1980년대 후반까지 플립 칩은 실리콘이나 세라믹 기판에 실장되었고, 반도체 칩의 크기 또한 작았기 때문에 열 기계적 피로는 큰 문제가 되지 않았다. 그러나 1980년대 후반 이후, 반도체 칩의 크기가 비약적으로 증가하고, 동시에 반도체 칩의 열팽창 계수인 2.5 ppm/℃와는 큰 차이를 보이는 유기 기판(FR4) 재질의 인쇄회로기판(열팽창 계수: 16 ppm/℃) 및 폴리이미드(열팽창 계수: 45 ppm/℃) 재질의 기판이 사용되면서 솔더 접합부의 열 기계적 피로 수명은 중요한 문제로 대두되었다.The biggest concern in flip chip technology is the thermo-mechanical fatigue life of the solder joint between the semiconductor chip and the printed circuit board. Until the late 1980s, flip chips were mounted on silicon or ceramic substrates, and because of the small size of the semiconductor chips, thermal mechanical fatigue was not a big problem. However, since the late 1980s, printed circuit boards made of organic substrate (FR4) material (coefficient of thermal expansion: 16 ppm / ° C), which has dramatically increased the size of the semiconductor chip and has a large difference from the thermal expansion coefficient of 2.5 ppm / ° C of the semiconductor chip. ) And polyimide (coefficient of thermal expansion: 45 ppm / ° C.), the thermal mechanical fatigue life of solder joints has become an important issue.
이러한 솔더 접합부의 열 기계적 피로 수명을 해결하기 위해 나타난 기술이 언더필(underfill) 삽입 기술이다. 이는 에폭시(epoxy)와 같은 접착력이 우수한 고분자 재료에 SiO2 입자를 충진시켜 솔더의 열팽창 계수에 근접한 값을 갖도록 한 후, 이를 반도체 칩과 인쇄회로기판 사이의 틈(gap)에 채워 넣는 기술이다. 이때 SiO2가 충진된 에폭시계 고분자 복합재료를 언더필(underfill)이라 부른다. 이러한 언더필 기술을 플립 칩에 사용하면 솔더 접합부의 열 기계적 피로 수명은 10~100 배 정도 향상되고, 솔더의 변형이 약 0.10~0.25 % 정도 감소되는 효과가 있다고 소개된다.The technique shown to solve the thermomechanical fatigue life of such solder joints is an underfill insertion technique. This is a technique of filling a gap between the semiconductor chip and the printed circuit board by filling SiO 2 particles in a high-molecular polymer material such as epoxy to have a value close to the thermal expansion coefficient of the solder. At this time, the epoxy-based polymer composite material filled with SiO 2 is called underfill. The use of this underfill technology in flip chips improves the thermal mechanical fatigue life of solder joints by 10 to 100 times and reduces the deformation of solder by about 0.10 to 0.25 percent.
도 1은 종래 기술에 의한 플립 칩 탑재 방법을 설명하기 위해 도시한 공정 흐름도(flowchart)이고, 도 2 내지 도 4는 종래 기술에 의한 플립 칩 탑재 방법 및 문제점들을 설명하기 위해 도시한 단면도들이다.1 is a flowchart illustrating a conventional flip chip mounting method, and FIGS. 2 to 4 are cross-sectional views illustrating a conventional flip chip mounting method and problems.
도 1 내지 도 4를 참조하면, 먼저 솔더 범프(solder bump, 12)가 형성된 반도체 칩(10)과 인쇄회로기판(PCB, 20)을 준비한다. 이때, 인쇄회로기판(20)에는 솔더 범프(12)를 부착하기 위한 플럭스(flux) 처리가 된 것이 적합하다. 이어서, 상기 반도체 칩(10)을 인쇄회로기판(20)에 정렬하여 탑재(A1)한다. 상기 탑재를 완료한 후, 상기 결과물을 솔더 범프(12)가 녹을 수 있는 온도를 갖는 리플로우(reflow) 오븐에 통과시켜 솔더 범프(12)를 통해 반도체 칩(10)과 인쇄회로기판(20)을 서로 연결(A2)한다(도2의 도면).1 to 4, first, a semiconductor chip 10 having a solder bump 12 and a printed circuit board PCB 20 are prepared. In this case, the printed circuit board 20 is suitably subjected to flux treatment for attaching the solder bumps 12. Subsequently, the semiconductor chip 10 is mounted on the printed circuit board 20 and mounted (A1). After the mounting is completed, the resultant is passed through a reflow oven having a temperature at which the solder bumps 12 are melted, and the semiconductor chip 10 and the printed circuit board 20 through the solder bumps 12. Are connected to each other (A2) (Fig. 2).
계속해서, 상기 솔더 범프가 연결된 결과물을 세정(cleaning, A3) 처리하여 리플로우 공정에서 발생된 유기 오염물을 제거한다. 이때, 도 3에서 볼 수 있는 바와 같이, 반도체 칩(10)과 유기물 재질(FR4)의 인쇄회로기판(20)은 열 팽창 계수가 서로 다르기 때문에 솔더 범프 결합부에서 열팽창계수의 차이에 의한 미세한 손상(30)이 발생될 수 있다. Subsequently, the resultant solder bumps are cleaned and A3 is removed to remove organic contaminants generated in the reflow process. In this case, as shown in FIG. 3, since the thermal expansion coefficients of the semiconductor chip 10 and the printed circuit board 20 of the organic material FR4 are different from each other, minute damage due to the difference in the thermal expansion coefficients in the solder bump joints is caused. 30 may be generated.
도 4는 상기 세정이 끝난 결과물에 언더필 재료(30), 예컨대 SiO2가 충진된 에폭시 계열의 접착재료를 디스팬싱(A4)하고, 상기 언더필 재료를 열로 경화시키기 위해 큐어링(A5)을 진행한 결과이다.FIG. 4 is a process for dispensing (A4) an epoxy-based adhesive material filled with an underfill material 30, for example, SiO 2 , in the finished product, and performing curing (A5) to cure the underfill material with heat. The result is.
그러나, 종래 기술에 의한 플립 칩 탑재 방법은 다음과 같은 문제점을 지니고 있다.However, the flip chip mounting method according to the prior art has the following problems.
첫째, 솔더 범프의 부착 및 언더필 재질의 큐어링을 위해 2회에 거친 열처리를 수행해야 하기 때문에 공정이 길고 복잡한 문제가 있다.First, the process is long and complicated because it needs to perform a rough heat treatment twice to attach the solder bumps and cure the underfill material.
둘째, 열처리 중간, 즉 세정공정 후에 반도체 칩과 인쇄회로기판의 열팽창계수 차이로 인한 손상이 솔더 범프 접합부(도3의 30)에서 발생할 수 있다. 따라서 이 부분에 대한 반도체 패키지의 신뢰성이 떨어질 수 있다.Second, damage due to the difference in thermal expansion coefficient between the semiconductor chip and the printed circuit board during the heat treatment, that is, after the cleaning process, may occur at the solder bump junction (30 in FIG. 3). Therefore, the reliability of the semiconductor package for this portion may be lowered.
셋째, 반도체 칩에 솔더 범프를 반드시 형성해야 하기 때문에 반도체 칩을 제조하는 과정에서 추가 공정이 필요하다.Third, since solder bumps must be formed on the semiconductor chip, an additional process is required in manufacturing the semiconductor chip.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결하고, 반도체 패키지에 대한 신뢰성을 높이며, 간단한 공정으로 제조가 가능한 플립 칩 탑재 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to solve the above-described problems, to improve reliability of a semiconductor package, and to provide a flip chip mounting method capable of manufacturing in a simple process.
상기 기술적 과제를 달성하기 위하여 본 발명은, 플립 칩(flip chip)이 탑재될 수 있는 인쇄회로기판(PCB)을 준비하는 단계와, 상기 인쇄회로기판에서 플립 칩이 탑재되는 위치에 솔더필(solderfill)을 위치시키는 단계와, 상기 솔더필 위에 반도체 칩을 위치시키는 단계와, 상기 솔더필 및 반도체 칩이 탑재된 상기 인쇄회로기판을 리플로우(reflow)시키는 단계를 구비하는 것을 특징으로 하는 플립 칩 탑재 방법을 제공한다.According to an aspect of the present invention, there is provided a printed circuit board (PCB) on which a flip chip may be mounted, and a solderfill on a position where the flip chip is mounted on the printed circuit board. Positioning the semiconductor chip on the solder fill; and reflowing the printed circuit board on which the solder fill and the semiconductor chip are mounted. Provide a method.
본 발명의 바람직한 실시예에 의하면, 상기 솔더필은 솔더 범프 소재와 언더필 소재가 상기 반도체 칩 및 인쇄회로기판의 구조에 조화되도록 만들어진 박편(slice)인 것이 적합하고, 상기 반도체 칩은 솔더 범프가 형성되지 않은 것이 적합하다.According to a preferred embodiment of the present invention, it is preferable that the solder fill is a slice made of a solder bump material and an underfill material to match the structure of the semiconductor chip and the printed circuit board, and the semiconductor chip is formed of solder bumps. Is not appropriate.
바람직하게는, 상기 솔더 범프 소재는 무연 솔더인 것이 적합하고, 상기 언더필 소재는 에폭시 계열인 것이 적합하다.Preferably, the solder bump material is preferably lead-free solder, and the underfill material is preferably epoxy based.
본 발명에 따르면, 기존 장비의 변경없이 단 한번의 열처리를 포함하는 간단한 공정으로 플립 칩 탑재를 구현할 수 있고, 단 한번의 열처리 공정을 통해 솔더 범프와 언더필을 사용하여 반도체 칩과 인쇄회로기판을 연결하기 때문에, 솔더 범프 결합부에서 발생할 수 있는 손상을 방지할 수 있어서 반도체 패키지의 신뢰성을 향상시킬 수 있다. 또한, 반도체 칩에 솔더 범프를 추가로 형성해야 할 필요가 없다.According to the present invention, flip chip mounting can be implemented in a simple process including a single heat treatment without changing the existing equipment, and the semiconductor chip and the printed circuit board are connected using solder bumps and underfills through a single heat treatment process. Therefore, damage that may occur in the solder bump coupling portion can be prevented, thereby improving the reliability of the semiconductor package. In addition, there is no need to further form solder bumps on the semiconductor chip.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
당 명세서에서 말하는 솔더필 가장 넓은 의미로 사용하고 있으며 아래의 실시예에 나타난 특정 재질만을 한정하는 것이 아니다. 본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 솔더필에서 솔더 와이어가 무연 솔더이지만, 이는 다른 재질의 솔더 와이어를 사용해도 무방하다. 또는 인쇄회로기판의 유기 재질(FR4)은 폴리이미드와 같은 유사한 다른 재질로 치환할 수 있는 것이다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.Solder peel used in the present specification is used in the broadest sense and is not limited to the specific materials shown in the following examples. The invention can be practiced in other ways without departing from its spirit and essential features. For example, in the above preferred embodiment, the solder wire in the solder fill is lead-free solder, but it may be used solder wire of other materials. Alternatively, the organic material FR4 of the printed circuit board may be replaced with another similar material such as polyimide. Therefore, the content described in the following preferred embodiments is exemplary and not intended to be limiting.
도 5는 본 발명에 의한 플립 칩 탑재 방법을 설명하기 위해 도시한 공정 흐름도(flow chart)이다.5 is a flowchart illustrating a flip chip mounting method according to the present invention.
도 5를 참조하면, 먼저 솔더 범프가 활성영역(active area)의 패드에 형성되지 않은 플립 칩용 반도체 칩을 준비한다. 상기 반도체 칩이 탑재될 수 있는 인쇄회로기판을 준비한다. 이어서, 상기 인쇄회로기판에서 플립 칩이 탑재되는 위치에 솔더필(solderfill) 정렬(B1)하여 위치시킨다. 계속해서 상기 솔더필 위에 반도체 칩을 정렬(B2)하여 위치시킨다. 여기서 정렬이란, 반도체 칩의 활성영역에 존재하는 패드(pad), 솔더필의 솔더 범프 및 인쇄회로기판의 연결부가 서로 조화(matching)되어 연결되도록 위치하는 것을 의미한다. 마지막으로 상기 솔더필의 솔더 범프 및 언더필을 경화시키기 위한 리플로우(reflow) 공정을 진행(B3)한다. 상기 솔더필의 구조 및 플립 칩 탑재 방법에 관한 상세한 설명은 후속되는 도면을 참조하여 설명하기로 한다.Referring to FIG. 5, first, a semiconductor chip for a flip chip in which solder bumps are not formed in a pad of an active area is prepared. A printed circuit board on which the semiconductor chip is mounted is prepared. Subsequently, a solderfill alignment B1 is positioned at a position where the flip chip is mounted on the printed circuit board. Subsequently, the semiconductor chip is aligned and placed on the solder fill. In this case, the alignment means that the pads, the solder bumps of the solder pill, and the connection parts of the printed circuit board, which are present in the active region of the semiconductor chip, are positioned to match each other. Finally, a reflow process for curing the solder bumps and the underfill of the solder fill is performed (B3). A detailed description of the structure of the solder fill and the flip chip mounting method will be described with reference to the accompanying drawings.
도 6 내지 도 8은 본 발명에 의한 플립 칩 탑재 방법 중에서 솔더필(solderfill)의 구조 및 제조 방법을 설명하기 위해 도시한 사시도이다.6 through 8 are perspective views illustrating a structure and a manufacturing method of a solderfill in a flip chip mounting method according to the present invention.
도 6 내지 도 8을 참조하면, 솔더 범프로 사용될 솔더 와이어(132)를 일정한 간격으로 정렬(도6)시킨다. 이때 솔더 와이어의 재질은 솔더 범프의 재질과 동일한 것이 적합하고, 솔더 와이어를 정렬시키는 방법은 반도체 칩의 패드 위치 및 인쇄회로기판의 연결부 위치와 서로 조화(matching)되도록 하는 것을 의미한다. 계속해서 상기 정렬된 상태에 있는 솔더 와이어에 액체상태의 언더필 재질(134)을 충진시킨 후, 약간 경화시켜 언더필 재질(134)을 무른상태(B-stage)로 만든다. 상기 언더필 재질(134)은 처음에는 액체상태이나, 약간의 경화과정을 거치면 무른상태(B-stage)로 되고, 다시 무른상태(B-stage)에서 온도를 올리면 녹아서 다시 액체 상태로 될 수 있다. 그리고 이 액체상태에서 다시 경화되면 고체상태로 비가역적인 변태를 하는 물질로서 에폭시 계열의 재질인 것이 적합하다. 6 to 8, the solder wires 132 to be used as solder bumps are aligned at regular intervals (FIG. 6). In this case, the material of the solder wire is preferably the same as the material of the solder bump, and the method of aligning the solder wire means matching the pad position of the semiconductor chip with the position of the connection portion of the printed circuit board. Subsequently, a liquid underfill material 134 is filled in the aligned solder wires, and then slightly cured to make the underfill material 134 soft (B-stage). The underfill material 134 is initially in a liquid state, but after a slight curing process, the underfill material 134 is melted (B-stage), and when the temperature is raised again in the soft state (B-stage), the underfill material 134 may be melted again. When the material is cured again in the liquid state, an irreversible transformation into a solid state is preferable.
따라서 솔더필 벌크(solderfill bulk, 136)에서 언더필 재질(134)은 무른상태(B-stage)를 유지한다. 이어서 상기 솔더필 벌크(136)를 블레이드(blade, 138)를 사용하여 이를 일정한 크기로 박편화(slicing)시켜 박편 상태의 단위 솔더필(solderfill, 130)을 제조한다.Therefore, in the solderfill bulk 136, the underfill material 134 remains soft (B-stage). Subsequently, the solder fill bulk 136 is sliced to a predetermined size using a blade 138 to prepare a unit solder fill 130 in a flake state.
따라서, 솔더필(130)이란, 솔더 와이어(132)를 잘라서 형성한 솔더 범프와, 잘려진 상태의 언더필 재질(134)이 반도체 칩 및 인쇄회로기판의 연결부와 서로 조화(matching)되도록 만들어진 박편(slice)을 의미한다.Accordingly, the solder fill 130 is a slice formed by matching the solder bump formed by cutting the solder wire 132 and the underfill material 134 in the cut state with the connection portions of the semiconductor chip and the printed circuit board. ).
도 9 내지 도 12는 본 발명에 의한 플립 칩 탑재 방법을 설명하기 위해 도시한 단면도들이다.9 to 12 are cross-sectional views illustrating a flip chip mounting method according to the present invention.
도 9 내지 도 12를 참조하면, 유기 재질(FR4)의 기판(142)에 회로패턴의 연결부(144)가 있는 인쇄회로기판(140)을 준비한다. 이어서 상기 인쇄회로기판(140) 위에 도 8에서 설명된 솔더필(130)을 정렬시켜 위치시킨다. 그 후, 상기 솔더필(130) 위에 반도체 칩(100)을 정렬하여 위치시킨다. 상기 반도체 칩(100)을 정렬하는 방법은 반도체 칩(100)의 활성영역이 아래로 향하게 하고, 활성영역의 패드(미도시)가 상기 솔더필(130)의 솔더 와이어가 잘려 형성된 솔더 범프(132)와 연결되도록 한다. 마지막으로 상기 정렬이 완료된 결과물에 리플로우 공정(reflow process)을 진행한다. 상기 리플로우 공정에 의하여 솔더 와이어가 잘려진 솔더 범프(132A)는 녹아서 반도체 칩(100)의 패드와 인쇄회로기판(140)의 연결부(144)를 접속시키고, 언더필(134A)은 상기 솔더 범프(132)가 녹는 온도에서 녹았다가 다시 경화되어 반도체 칩(100)과 인쇄회로기판(140) 사이의 틈새(gap)를 채우게 된다.9 to 12, a printed circuit board 140 having a connection portion 144 of a circuit pattern is prepared on a substrate 142 of an organic material FR4. Subsequently, the solder fill 130 described in FIG. 8 is aligned and positioned on the printed circuit board 140. Thereafter, the semiconductor chip 100 is aligned and positioned on the solder fill 130. In the method of aligning the semiconductor chip 100, the active region of the semiconductor chip 100 faces downward, and a pad (not shown) of the active region has a solder bump 132 formed by cutting the solder wire of the solder fill 130. )). Finally, a reflow process is performed on the result of the alignment. The solder bumps 132A, from which the solder wires are cut by the reflow process, are melted to connect the pads of the semiconductor chip 100 and the connection portions 144 of the printed circuit board 140, and the underfill 134A is connected to the solder bumps 132. ) Is melted at a melting temperature and then cured again to fill a gap between the semiconductor chip 100 and the printed circuit board 140.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.
따라서, 상술한 본 발명에 따르면, 첫째, 기존 장비의 변경없이 단 한번의 열처리 공정을 통한 간단한 공정으로 플립 칩 탑재를 구현할 수 있기 때문에 플립 칩 탑재 공정을 단순화시킬 수 있다. Therefore, according to the present invention described above, first, since the flip chip mounting can be implemented in a simple process through a single heat treatment process without changing the existing equipment, the flip chip mounting process can be simplified.
둘째, 단 한번의 열처리 공정을 통해 솔더 범프와 언더필을 사용하여 반도체 칩과 인쇄회로기판을 연결하기 때문에, 플립 칩을 탑재하는 과정에서 솔더 범프 결합부에서 발생할 수 있는 손상을 방지할 수 있다. 따라서 솔더 범프 결합부에 대한 신뢰성을 향상시킬 수 있다.Second, since the semiconductor chip and the printed circuit board are connected using solder bumps and underfills through a single heat treatment process, damages that may occur in the solder bump joints during the flip chip mounting may be prevented. Therefore, the reliability of the solder bump joints can be improved.
셋째, 반도체 칩에 솔더 범프를 추가로 형성해야 할 필요가 없다. 이에 따라 반도체 칩 제조공정을 줄일 수 있다.Third, there is no need to further form solder bumps on the semiconductor chip. Accordingly, the semiconductor chip manufacturing process can be reduced.
도 1은 종래 기술에 의한 플립 칩 탑재 방법을 설명하기 위해 도시한 공정 흐름도(flowchart)이다.1 is a flowchart illustrating a prior art flip chip mounting method.
도 2 내지 도 4는 종래 기술에 의한 플립 칩 탑재 방법 및 문제점들을 설명하기 위해 도시한 단면도들이다.2 to 4 are cross-sectional views illustrating a flip chip mounting method and problems according to the prior art.
도 5는 본 발명에 의한 플립 칩 탑재 방법을 설명하기 위해 도시한 공정 흐름도이다.5 is a flowchart illustrating a flip chip mounting method according to the present invention.
도 6 내지 도 8은 본 발명에 의한 플립 칩 탑재 방법 중에서 솔더필(solderfill)의 구조 및 제조 방법을 설명하기 위해 도시한 사시도이다.6 through 8 are perspective views illustrating a structure and a manufacturing method of a solderfill in a flip chip mounting method according to the present invention.
도 9 내지 도 12는 본 발명에 의한 플립 칩 탑재 방법을 설명하기 위해 도시한 단면도들이다.9 to 12 are cross-sectional views illustrating a flip chip mounting method according to the present invention.
Claims (5)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0056807A KR100484891B1 (en) | 2002-09-18 | 2002-09-18 | One step flip chip mounting method |
| US10/351,855 US20040050911A1 (en) | 2002-09-18 | 2003-01-27 | Solder-fill and its manufacturing method for using semiconductor package and its application for mounting semiconductor chip on PCB |
| US10/959,100 US20050051605A1 (en) | 2002-09-18 | 2004-10-07 | Process of manufacturing a solder-fill for applying to semiconductor package |
| US10/959,098 US20050045698A1 (en) | 2002-09-18 | 2004-10-07 | Solder-fill application for mounting semiconductor chip on PCB |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0056807A KR100484891B1 (en) | 2002-09-18 | 2002-09-18 | One step flip chip mounting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040025019A KR20040025019A (en) | 2004-03-24 |
| KR100484891B1 true KR100484891B1 (en) | 2005-04-28 |
Family
ID=37327993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0056807A KR100484891B1 (en) | 2002-09-18 | 2002-09-18 | One step flip chip mounting method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100484891B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018433A (en) * | 1995-09-22 | 1997-04-30 | 문정환 | Connection structure for attaching semiconductor device to substrate |
| JP2000049192A (en) * | 1998-07-30 | 2000-02-18 | Oki Electric Ind Co Ltd | Flip-chip element mounting method |
| KR20000073632A (en) * | 1999-05-13 | 2000-12-05 | 권명택 | Solder ball or solder bump, solder bar of semiconductor package and semiconductor package utilizing thereof |
| KR20010063682A (en) * | 1999-12-24 | 2001-07-09 | 윤종용 | Method for attaching semiconductor chip using flip chip bonding technic |
-
2002
- 2002-09-18 KR KR10-2002-0056807A patent/KR100484891B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018433A (en) * | 1995-09-22 | 1997-04-30 | 문정환 | Connection structure for attaching semiconductor device to substrate |
| JP2000049192A (en) * | 1998-07-30 | 2000-02-18 | Oki Electric Ind Co Ltd | Flip-chip element mounting method |
| KR20000073632A (en) * | 1999-05-13 | 2000-12-05 | 권명택 | Solder ball or solder bump, solder bar of semiconductor package and semiconductor package utilizing thereof |
| KR20010063682A (en) * | 1999-12-24 | 2001-07-09 | 윤종용 | Method for attaching semiconductor chip using flip chip bonding technic |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040025019A (en) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8642393B1 (en) | Package on package devices and methods of forming same | |
| US6458623B1 (en) | Conductive adhesive interconnection with insulating polymer carrier | |
| US6689678B2 (en) | Process for fabricating ball grid array package for enhanced stress tolerance | |
| US7348218B2 (en) | Semiconductor packages and methods of manufacturing thereof | |
| JP2004072116A (en) | Polymer-buried solder bump used for reliable plastic package attachment | |
| TW200905755A (en) | Wafer level package structure and fabrication methods | |
| JP2009212315A (en) | Semiconductor device and manufacturing method thereof | |
| US6979600B2 (en) | Apparatus and methods for an underfilled integrated circuit package | |
| KR20080017162A (en) | Mounting structure of semiconductor device having soldering flux and under fill resin layer and method of mounting method of semiconductor device | |
| US6956165B1 (en) | Underfill for maximum flip chip package reliability | |
| KR100674501B1 (en) | Method for attaching semiconductor chip using flip chip bonding technic | |
| KR100484888B1 (en) | Flip chip mounting method using a solderfill | |
| KR100484891B1 (en) | One step flip chip mounting method | |
| US7105920B2 (en) | Substrate design to improve chip package reliability | |
| US7423337B1 (en) | Integrated circuit device package having a support coating for improved reliability during temperature cycling | |
| US20080048303A1 (en) | Semiconductive Device Having Improved Copper Density for Package-on-Package Applications | |
| KR100884295B1 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| US20050196907A1 (en) | Underfill system for die-over-die arrangements | |
| KR100484889B1 (en) | Solderfill for semiconductor package assembly and manufacturing method the same | |
| JP3629345B2 (en) | Flip chip mounting method | |
| US20050051605A1 (en) | Process of manufacturing a solder-fill for applying to semiconductor package | |
| JP3827237B2 (en) | Flip chip mounting method using solder fill | |
| Wang et al. | Recent advances in underfill technology for flip-chip, ball grid array, and chip scale package applications | |
| EP1714319A2 (en) | Semiconductor chip package | |
| CN1627885A (en) | Semiconductor packing and solder filler for printed circuit board, and its mfg. method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| N231 | Notification of change of applicant | ||
| FPAY | Annual fee payment |
Payment date: 20120405 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130415 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |