[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100477602B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100477602B1
KR100477602B1 KR10-2002-0021871A KR20020021871A KR100477602B1 KR 100477602 B1 KR100477602 B1 KR 100477602B1 KR 20020021871 A KR20020021871 A KR 20020021871A KR 100477602 B1 KR100477602 B1 KR 100477602B1
Authority
KR
South Korea
Prior art keywords
scan
electrodes
address
sustain
applying
Prior art date
Application number
KR10-2002-0021871A
Other languages
English (en)
Other versions
KR20030083363A (ko
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0021871A priority Critical patent/KR100477602B1/ko
Priority to US10/419,110 priority patent/US7612739B2/en
Priority to JP2003117020A priority patent/JP2003345300A/ja
Publication of KR20030083363A publication Critical patent/KR20030083363A/ko
Application granted granted Critical
Publication of KR100477602B1 publication Critical patent/KR100477602B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 고온 구동시 오방전을 방지하기 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 다수의 스캔전극들, 다수의 서스테인전극들 및 다수의 어드레스전극들을 가지는 플라즈마 디스플레이 패널을 한 프레임기간 동안 다수의 서브필드들로 시분할 구동하는 방법에 있어서, 상기 스캔전극들을 상부 스캔전극들과 하부 스캔전극들로 2 분할하는 단계와, 상기 상부 및 하부 스캔전극들과 각각 어드레스방전을 일으키기 위해 상기 어드레스전극들을 상부 어드레스전극들과 하부 어드레스전극들로 2 분할하는 단계와, 제1 서브필드의 어드레스기간에서 제1 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향과 다른 제2 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계와, 제2 서브필드의 어드레스기간에서 상기 제2 스캔방향으로 상기 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향으로 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD FOR DRIVING OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 플라즈마 디스플레이 패널의 고온 구동시 오방전을 방지하기 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y) 및 서스테인전극(Z)과, 스캔전극(Y) 및 서스테인전극(Z)과 직교하는 어드레스전극(X)을 구비한다.
스캔전극(Y), 서스테인전극(Z) 및 어드레스전극(X)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선(UV)에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면의 방전셀들을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 1에 도시된 PDP는 싱클 스캔방식으로 구동되어 어드레스 기간이 길게 된다. 이에 따라 어드레스 기간 후에 오는 서스테인 기간의 할당되는 시간이 줄어들게 되어 높은 휘도를 얻을 수 없다. 이를 해결하기 위해 표시패널의 상/하를 이등분하여 각각을 독립적으로 구동함과 아울러 두 라인을 선택하여 어드레스할 수 있는 듀얼 스캔방식이 대두되었다.
도 3은 3전극 교류 면방전형 플라즈마 디스플레이 패널의 듀얼 스캔방법에 따른 전극배치 및 구동장치를 개략적으로 나타내는 도면이다.
도 3을 참조하면, PDP의 구동장치는 m개의 스캔전극라인(Y1 내지 Ym) 중 m/2 개의 상부 스캔전극라인들(Y1 내지 Ym/2)을 구동하기 위한 제1 Y 구동부(12a)와, m개의 스캔전극라인(Y1 내지 Ym) 중 m/2 개의 하부 스캔전극라인들(Ym/2+1 내지 Ym)을 구동하기 위한 제2 Y 구동부(12b)와, m 개의 공통 서스테인 전극라인들(Z1 내지 Zm)을 구동하기 위한 Z 구동부(14)와, n 개의 상부 어드레스전극라인들(X1 내지 Xn)을 구동하기 위한 제1 X 구동부(16a)와, n 개의 하부 어드레스전극라인들(X1' 내지 Xn')을 구동하기 위한 제2 X 구동부(16b)를 구비한다.
제1 Y 구동부(12a)는 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 상부 스캔전극라인들(Y1 내지 Ym/2)에 순차적으로 공급하게 된다. 또한, 제1 Y 구동부(12a)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.
제2 Y 구동부(12b)는 제1 Y 구동부(12a)와 동기되도록 구동되며, m번재 스캔전극라인(Ym)부터 m/2+ 1번째 스캔전극라인(Ym/2+1)으로 역순하며 스캔한다. 이러한 제2 Y 구동부(12b)도 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 하부 스캔전극라인들(Ym/2 +1 내지 Ym)에 역순차적으로 공급하게 된다. 또한, 제2 Y 구동부(12b)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.
Z 구동부(14)는 서스테인 전극라인들(Z1 내지 Zm)에 공통으로 접속되어 서스테인 전극라인들(Z1 내지 Zm)에 셋다운파형(-RP), 주사직류전압(DCSC) 및 서스테인펄스(SUSPz)를 순차적으로 공급하는 역할을 한다.
제1 X 구동부(16a)는 스캔펄스(SP)에 동기되도록 상부 어드레스전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.
제2 X 구동부(16b)는 스캔펄스(SP)에 동기되도록 하부 어드레스전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.
도 4a 및 도 4b는 종래기술에 따른 PDP의 구동방법에서의 구동파형을 나타내는 도면이다.
도 4a 및 도 4b를 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 스캔전극들(Y)에 램프-업 파형(-RP)이 동시에 인가된다. 이 램프-업 파형(RP)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간에는 램프-업 파형(RP)이 공급된 후 램프-업 파형(RP)의 피크전압보다 낮은 정극성 전압에서 떨어지는 램프다운 파형(-RP)이 스캔전극들(Y)에 동시에 인가된다. 램프다운 파형(-RP)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. 이 때 램프다운 파형(-RP)은 기저전압(GND)가지 하강된다. 또한, 셋다운기간에서 스캔전극(Y)에 램프다운 파형(-RP)이 공급되는 동안 서스테인전극(Z)에 정극성(+)의 직류전압(Zdc)이 인가된다.
어드레스기간에는 부극성 스캔펄스(SP)가 상부 및 하부 스캔전극라인들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)에 순차 및 역순차적으로 인가됨과 동시에 스캔펄스(SP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SP)와 데이터펄스(DP)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 또한 서스테인전극(Z)에는 어드레스기간 동안 직류전압(Zdc)이 공급된다.
서스테인기간에는 상부 및 하부 스캔전극라인들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSPy,SUSPz)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSPy,SUSPz)가 더해지면서 매 서스테인펄스(SUSPy,SUSPz)가 인가될 때 마다 상부 및 하부 스캔전극라인들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(SUSPy,SUSPz)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(SUSPy,SUSPz)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(SUSPy,SUSPz)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.
서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(도시하지 않음)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다. 이 램프파형이 서스테인전극(Z)에 공급되면, 서스테인전극(Z)과 스캔전극(Y) 사이의 전위차가 점진적으로 커지면서 서스테인전극(Z)과 상부 및 하부 스캔전극라인들(Y1 내지 Ym/2, Ym/2+1 내지 Ym) 사이에 약방전이 연속적으로 일어나게 된다. 이 때 발생되는 약방전에 의해 서스테인방전이 일어난 셀들 내에 존재하는 벽전하가 소거된다.
그러나, 종래기술에 따른 PDP는 고온상태에서 구동될 때 도 5에서와 같이 고온 오방전이 발생하게 된다. 고온 오방전은 PDP를 약 50∼70℃ 정도의 높은 주위온도에서 구동할 경우 표시화면의 중앙부(A)에서 꺼지는 셀이 발생하는 것을 말한다.
듀얼 스캔방식에 의해 중앙방향으로 스캔할 경우 셀이 꺼지는 셀은 표시화면의 중앙부에서 주로 발생하므로, 고온 오방전은 셋업방전 후 시간이 지남에 따라 나타남을 알 수 있다. 이러한 고온 오방전의 주요 발생요인은 어드레스기간 동안 벽전하 손실이 있는 데, 이는 다음의 추론을 통해서 알 수 있다. 먼저 종래 PDP의 구동방법은 MgO 및 유전체의 온도 특성 변화에 의해 누설전류가 발생한다. 즉, 방전셀의 내·외부 온도 상승에 따라 유전체의 절연 특성이 약해지면서 특히 스캔전극(Y) 및 서스테인전극(Z)의 벽전하 누설이 발생하므로 어드레스방전을 실패를 초래하게 된다. 다음으로 고온 상태의 PDP는 방전셀 내의 공간 전하의 운동이 활발해지면서 벽전하와 공간전하의 재결합이 쉽게 발생하므로 벽전하의 손실을 초래하게 된다.
이로 인하여 종래기술에 따른 PDP의 구동방법은 고온 구동시 셋업파형에서 시간적으로 멀어질수록 벽전하 손실이 커지게 되어 스캔 후반부 즉, 표시화면의 중앙부에서 셀이 꺼지는 고온 오방전 발생 빈도가 높게 되는 문제점이 있다.
따라서, 본 발명의 목적은 스캔방향을 서브필드 및 프레임마다 바꿔줌으로써 고화질 및 안정된 화질을 표시하도록 한 PDP의 구동방법을 제공하는 데 있다.
상기 목적들을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 다수의 스캔전극들, 다수의 서스테인전극들 및 다수의 어드레스전극들을 가지는 PDP를 한 프레임기간 동안 다수의 서브필드들로 시분할 구동하는 방법에 있어서, 상기 스캔전극들을 상부 스캔전극들과 하부 스캔전극들로 2 분할하는 단계와, 상기 상부 및 하부 스캔전극들과 각각 어드레스방전을 일으키기 위해 상기 어드레스전극들을 상부 어드레스전극들과 하부 어드레스전극들로 2 분할하는 단계와, 제1 서브필드의 어드레스기간에서 제1 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향과 다른 제2 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계와, 제2 서브필드의 어드레스기간에서 상기 제2 스캔방향으로 상기 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향으로 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계를 포함한다. 본 발명의 다른 실시예에 따른 PDP의 구동방법은 다수의 스캔전극들, 다수의 서스테인전극들 및 다수의 어드레스전극들을 가지는 PDP를 한 프레임기간 동안 다수의 서브필드들로 시분할 구동하는 방법에 있어서, 상기 스캔전극들을 상부 스캔전극들과 하부 스캔전극들로 2 분할하는 단계와, 상기 상부 및 하부 스캔전극들과 각각 어드레스방전을 일으키기 위해 상기 어드레스전극들을 상부 어드레스전극들과 하부 어드레스전극들로 2 분할하는 단계와, 제1 프레임기간 동안 매 서브필드의 어드레스기간에서 제1 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향과 다른 제2 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계와, 제2 프레임기간 동안 매 서브필드의 어드레스기간에서 상기 제2 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계를 포함한다. 본 발명의 또 다른 실시예에 따른 PDP의 구동방법은 다수의 스캔전극들, 다수의 서스테인전극들 및 다수의 어드레스전극들을 가지는 PDP를 한 프레임기간 동안 다수의 서브필드들로 시분할 구동하는 방법에 있어서, 상기 스캔전극들을 상부 스캔전극들과 하부 스캔전극들로 2 분할하는 단계와, 상기 상부 및 하부 스캔전극들과 각각 어드레스방전을 일으키기 위해 상기 어드레스전극들을 상부 어드레스전극들과 하부 어드레스전극들로 2 분할하는 단계와, 상기 다수의 서브필드를 소정의 개수로 그룹화하는 단계와, 제1 그룹에 포함된 서브필드들 각각의 어드레스기간에서 제1 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향과 다른 제2 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계와, 제2 그룹에 포함된 서브필드들 각각의 어드레스기간에서 제2 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계를 포함한다. 상기 PDP의 구동방법 각각은 상기 서브필드들 각각의 어드레스기간에 앞선 초기화 기간에 램프신호를 상기 스캔전극들에 인가하여 셀들을 초기화시키는 단계와, 상기 서브필드들 각각의 어드레스기간 각각에서 상기 상부 및 하부 어드레스전극들에 데이터펄스를 인가하여 상기 셀들을 선택하는 단계와, 상기 서브필드들 각각의 서스테인기간에 서스테인펄스를 상기 스캔전극들과 상기 서스테인전극들에 교대로 각각 인가하여 상기 셀들 내에 표시방전을 일으키는 단계를 더 포함한다. 상기 제1 스캔방향은 위에서부터 아래로 향하는 순차방향이다. 상기 제2 스캔방향은 아래에서부터 위로 향하는 역순차방향이다.
삭제
삭제
삭제
삭제
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 9b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6은 본 발명의 실시예에 따른 3전극 교류 면방전형 PDP의 듀얼 스캔방법에 따른 전극배치 및 구동장치를 개략적으로 나타내는 도면이다.
도 6을 참조하면, PDP의 구동장치는 m개의 스캔전극라인(Y1 내지 Ym) 중 m/2 개의 상부 스캔전극라인들(Y1 내지 Ym/2)을 구동하기 위한 제1 Y 구동부(32a)와, m개의 스캔전극라인(Y1 내지 Ym) 중 m/2 개의 하부 스캔전극라인들(Ym/2 내지 Ym)을 구동하기 위한 제2 Y 구동부(32b)와, m 개의 공통 서스테인 전극라인들(Z1 내지 Zm)을 구동하기 위한 Z 구동부(34)와, n 개의 상부 어드레스전극라인들(X1 내지 Xn)을 구동하기 위한 제1 X 구동부(36a)와, n 개의 하부 어드레스전극라인들(X1' 내지 Xn')을 구동하기 위한 제2 X 구동부(36b)를 구비한다.
제1 Y 구동부(32a)는 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 상부 스캔전극라인들(Y1 내지 Ym/2)에 공급하게 된다. 이 때 스캔펄스(SP)는 매 서브필드 또는 매 프레임을 주기로 순차와 역순차를 교번하여 상부 스캔전극라인들(Y1 내지 Ym/2)에 공급되어진다. 또한, 제1 Y 구동부(32a)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.
제2 Y 구동부(32b)는 제1 Y 구동부(32a)와 동기되도록 구동되며, 각 서브필드에서 초기화기간에 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 어드레스기간에 스캔펄스(SP)를 공급하게 된다. 이 때 스캔펄스(SP)는 매 서브필드를 주기로 역순차와 순차를 교번하며 하부 스캔전극라인들(Ym/2+1 내지 Ym)에 공급되어진다. 또한, 제2 Y 구동부(32b)는 서브필드에서 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.
Z 구동부(34)는 서스테인 전극라인들(Z1 내지 Zm)에 공통으로 접속되어 서스테인 전극라인들(Z1 내지 Zm)에 셋다운파형(-RP), 주사직류전압(Zdc) 및 서스테인펄스(SUSPz)를 순차적으로 공급하는 역할을 한다.
제1 X 구동부(36a)는 스캔펄스(SP)에 동기되도록 상부 어드레스전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.
제2 X 구동부(36b)는 스캔펄스(SP)에 동기되도록 하부 어드레스전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.
이러한 구동장치에 의해 구동되는 PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 1 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 상술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 PDP의 구동방법에서의 구동파형을 나타내는 도면이다.
도 7a 및 도 7b를 참조하면, 본 발명의 실시예에 따른 PDP는 듀얼 스캔방식에 의해 구동되며 매 서브필드마다 스캔전극라인(Y)의 스캔방향을 교번적으로 변환시킨다. PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.
먼저 제n 서브필드에서의 초기화기간에 있어서, 셋업기간에는 상부 및 하부 스캔전극들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)에 램프-업 파형(-RP)이 동시에 인가된다. 이 램프-업 파형(RP)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간에는 램프-업 파형(RP)이 공급된 후 램프-업 파형(RP)의 피크전압보다 낮은 정극성 전압에서 떨어지는 램프다운 파형(-RP)이 상부 및 하부 스캔전극들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)에 동시에 인가된다. 램프다운 파형(-RP)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. 이 때 램프다운 파형(-RP)은 기저전압(GND)까지 하강된다. 또한, 셋다운기간에서 스캔전극(Y)에 램프다운 파형(-RP)이 공급되는 동안 서스테인전극들(Z1 내지 Zm)에 정극성(+)의 직류전압(Zdc)이 인가된다.
어드레스기간에는 부극성 스캔펄스(SP)가 상부 및 하부 스캔전극들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)에 순차/역순차적으로 인가됨과 동시에 스캔펄스(SP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 경우 스캔펄스(SP)는 도 7a에서와 같이 상부 스캔전극들(Y1 내지 Ym/2)에 순차 또는 역순차적으로 인가됨과 동시에 하부 스캔전극들(Ym/2+1 내지 Ym)에는 도 7b에서와 같이 역순차 또는 순차적으로 인가된다. 여기서 도 7a 및 도 7b는 상부 스캔전극들(Y1 내지 Ym/2)에 순차적으로 스캔펄스(SP)를 인가함과 동시에 하부 스캔전극들(Ym/2+1 내지 Ym)에 역순차적으로 스캔펄스(SP)를 인가한 경우를 나타낸 것이다. 이 스캔펄스(SP)와 데이터펄스(DP)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 또한 서스테인전극들(Z1 내지 Zm)에는 어드레스기간 동안 직류전압(Zdc)이 공급된다.
서스테인기간에는 상부 및 하부 스캔전극들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSPy,SUSPz)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSPy,SUSPz)가 더해지면서 매 서스테인펄스(SUSPy,SUSPz)가 인가될 때 마다 상부 및 하부 스캔전극들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(SUSPy,SUSPz)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(SUSPy,SUSPz)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(SUSPy,SUSPz)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.
서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(도시하지 않음)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다. 이 램프파형이 서스테인전극(Z)에 공급되면, 서스테인전극(Z)과 스캔전극(Y) 사이의 전위차가 점진적으로 커지면서 서스테인전극(Z)과 스캔전극(Y) 사이에 약방전이 연속적으로 일어나게 된다. 이 때 발생되는 약방전에 의해 서스테인방전이 일어난 셀들 내에 존재하는 벽전하가 소거된다.
다음 서브필드인 제n+1 번째 서브필드에서의 초기화기간에 있어서, 셋업기간에는 상부 및 하부 스캔전극들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)에 램프-업 파형(-RP)이 동시에 인가된다. 이 램프-업 파형(RP)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간에는 램프-업 파형(RP)이 공급된 후 램프-업 파형(RP)의 피크전압보다 낮은 정극성 전압에서 떨어지는 램프다운 파형(-RP)이 상부 및 하부 스캔전극들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)에 동시에 인가된다. 램프다운 파형(-RP)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. 이 때 램프다운 파형(-RP)은 기저전압(GND)까지 하강된다. 또한, 셋다운기간에서 스캔전극(Y)에 램프다운 파형(-RP)이 공급되는 동안 서스테인전극들(Z1 내지 Zm)에 정극성(+)의 직류전압(Zdc)이 인가된다.
어드레스기간에는 제n 서브필드에서의 상부 및 하부 스캔전극들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)에 인가된 부극성 스캔펄스(SP)와 상반된 순서로 순차적으로 인가됨과 동시에 스캔펄스(SP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 경우 스캔펄스(SP)는 도 7a에서와 같이 상부 스캔전극들(Y1 내지 Ym/2)에 역순차 또는 순차적으로 인가됨과 동시에 하부 스캔전극들(Ym/2+1 내지 Ym)에는 도 7b에서와 같이 순차 또는 역순차적으로 인가된다. 여기서 도 7a 및 도 7b는 상부 스캔전극들(Y1 내지 Ym/2)에 순차적으로 스캔펄스(SP)를 인가함과 동시에 하부 스캔전극들(Ym/2+1 내지 Ym)에 역순차적으로 스캔펄스(SP)를 인가한 경우를 나타낸 것이다. 이 스캔펄스(SP)와 데이터펄스(DP)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 또한 서스테인전극들(Z1 내지 Zm)에는 어드레스기간 동안 직류전압(Zdc)이 공급된다.
서스테인기간에는 상부 및 하부 스캔전극들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSPy,SUSPz)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSPy,SUSPz)가 더해지면서 매 서스테인펄스(SUSPy,SUSPz)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다. 서스테인펄스(SUSPy,SUSPz)는 방전이 안정화될 수 있도록 그 펄스폭이 2∼3㎲ 정도이다. 이는 서스테인펄스(SUSPy,SUSPz)가 발생되는 시점 이후로 대략 0.5∼1㎲ 내에서 방전이 일어나지만, 서스테인펄스(SUSPy,SUSPz)는 다음 방전을 일으킬 수 있는 정도의 벽전하를 형성시키기 위하여 방전이 일어난 이 후, 대략 2∼3㎲ 정도 서스테인전압(Vs)을 유지하여야 하기 때문이다.
서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(도시하지 않음)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다. 이 램프파형이 서스테인전극(Z)에 공급되면, 서스테인전극(Z)과 스캔전극(Y) 사이의 전위차가 점진적으로 커지면서 서스테인전극(Z)과 스캔전극(Y) 사이에 약방전이 연속적으로 일어나게 된다. 이 때 발생되는 약방전에 의해 서스테인방전이 일어난 셀들 내에 존재하는 벽전하가 소거된다.
상기에서와 같은 본 발명의 실시예에 따른 PDP의 구동방법은 패널에 방전셀이 고정되어 있더라도 매 서브필드마다 리셋펄스(RP) 인가 후 상부 및 하부 스캔전극들(Y1 내지 Ym/2, Ym/2+1 내지 Ym)에 각각 입력되는 스캔펄스(SP)의 시간 간격이 좁혀졌다 넓혀지게 유동적으로 변화시킬 수 있다. 이로써, 본 발명의 실시예에 따른 PDP의 구동방법은 고온 상태에서 일방향으로 스캔구동에 따른 고온 오방전을 방지하여 균일한 표시화면을 구현할 수 있게 된다.
본 발명의 실시예에 따른 듀얼 스캔방식에 따른 PDP의 구동방법은 도 8a 및 도 8b에 도시된 바와 같이 매 프레임마다 스캔방향을 바꾸어 구동할 수도 있다. 이러한 프레임마다 스캔방향을 변환시키는 방법은 도 7a 및 도 7b에서의 각 서프필드를 프레임별로만 바꿜뿐 동일한 구동방법으로 수행되어진다.
또한 본 발명의 실시예에 따른 듀얼 스캔방식에 따른 PDP의 구동방법은 매 서브필드 및 매 프레임마다가 아닌 소정 개수의 서브필드를 한 그룹으로 구성하고 그룹별로 스캔방향을 변환하여 구동할 수도 있다. 이로 인하여 본 발명의 실시예에 따른 PDP의 구동방법은 도 9에 도시된 바와 같이 소정 주기마다 스캔방향을 변환함으로써 고온 상태에서도 균일한 표시화면을 구현할 수 있다.
상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 스캔순서를 매 서브 필드별, 매 프레임별 및 소정의 서브필드 그룹별로 달리하여 어드레스 방전을 수행한 후 서스테인 방전을 일으키도록 한다. 따라서, 본 발명에 따른 PDP는 고온 구동시 셋업펄스 영향으로 인한 벽전하 손실을 줄임으로써 오방전 현상을 줄임과 동시에 균일한 표시 특성을 구현할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 싱글 스캔방법에 따른 전극배치 및 구동방법을 개략적으로 나타내는 평면도이다.
도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.
도 3은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 듀얼 스캔방법에 따른 전극배치 및 구동방법을 개략적으로 나타내는 평면도이다.
도 4a 및 도 4b는 종래기술에 따른 플라즈마 디스플레이 패널의 구동방법에서의 구동파형을 나타내는 도면이다.
도 5는 종래기술에 따른 플라즈마 디스플레이 패널 구동방법에서 고온 구동시 고온 오방전을 개략적으로 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 3전극 교류 면방전형 플라즈마 디스플레이 패널의 듀얼 스캔방법에 따른 전극배치 및 구동장치를 개략적으로 나타내는 도면이다.
도 7a 및 도 7b는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에서의 구동파형을 나타내는 도면이다.
도 8a 및 도 8b는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에서의 구동파형을 나타내는 도면이다.
도 9는 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법을 개략적으로 나타내는 도면이다.

Claims (9)

  1. 다수의 스캔전극들, 다수의 서스테인전극들 및 다수의 어드레스전극들을 가지는 플라즈마 디스플레이 패널을 한 프레임기간 동안 다수의 서브필드로 시분할 구동하는 방법에 있어서,
    상기 스캔전극들을 상부 스캔전극들과 하부 스캔전극들로 2 분할하는 단계와,
    상기 상부 및 하부 스캔전극들과 각각 어드레스방전을 일으키기 위해 상기 어드레스전극들을 상부 어드레스전극들과 하부 어드레스전극들로 2 분할하는 단계와,
    제1 서브필드의 어드레스기간에서 제1 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향과 다른 제2 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계와,
    제2 서브필드의 어드레스기간에서 상기 제2 스캔방향으로 상기 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향으로 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 서브필드들 각각의 어드레스기간에 앞선 초기화 기간에 램프신호를 상기 스캔전극들에 인가하여 셀들을 초기화시키는 단계와,
    상기 서브필드들 각각의 어드레스기간 각각에서 상기 상부 및 하부 어드레스전극들에 데이터펄스를 인가하여 상기 셀들을 선택하는 단계와,
    상기 서브필드들 각각의 서스테인기간에 서스테인펄스를 상기 스캔전극들과 상기 서스테인전극들에 교대로 각각 인가하여 상기 셀들 내에 표시방전을 일으키는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 제1 스캔방향은 위에서부터 아래로 향하는 순차방향이고,
    상기 제2 스캔방향은 아래에서부터 위로 향하는 역순차방향인 것 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 다수의 스캔전극들, 다수의 서스테인전극들 및 다수의 어드레스전극들을 가지는 플라즈마 디스플레이 패널을 한 프레임기간 동안 다수의 서브필드로 시분할 구동하는 방법에 있어서,
    상기 스캔전극들을 상부 스캔전극들과 하부 스캔전극들로 2 분할하는 단계와,
    상기 상부 및 하부 스캔전극들과 각각 어드레스방전을 일으키기 위해 상기 어드레스전극들을 상부 어드레스전극들과 하부 어드레스전극들로 2 분할하는 단계와,
    제1 프레임기간 동안 매 서브필드의 어드레스기간에서 제1 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향과 다른 제2 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계와,
    제2 프레임기간 동안 매 서브필드의 어드레스기간에서 상기 제2 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 다수의 스캔전극들, 다수의 서스테인전극들 및 다수의 어드레스전극들을 가지는 플라즈마 디스플레이 패널을 한 프레임기간 동안 다수의 서브필드로 시분할 구동하는 방법에 있어서,
    상기 스캔전극들을 상부 스캔전극들과 하부 스캔전극들로 2 분할하는 단계와,
    상기 상부 및 하부 스캔전극들과 각각 어드레스방전을 일으키기 위해 상기 어드레스전극들을 상부 어드레스전극들과 하부 어드레스전극들로 2 분할하는 단계와,
    상기 다수의 서브필드를 소정의 개수로 그룹화하는 단계와,
    제1 그룹에 포함된 서브필드들 각각의 어드레스기간에서 제1 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향과 다른 제2 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계와,
    제2 그룹에 포함된 서브필드들 각각의 어드레스기간에서 제2 스캔방향으로 스캔펄스들을 상기 상부 스캔전극들에 인가하고 상기 제1 스캔방향으로 상기 스캔펄스들을 상기 하부 스캔전극들에 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 서브필드들 각각의 어드레스기간에 앞선 초기화 기간에 램프신호를 상기 스캔전극들에 인가하여 셀들을 초기화시키는 단계와,
    상기 서브필드들 각각의 어드레스기간 각각에서 상기 상부 및 하부 어드레스전극들에 데이터펄스를 인가하여 상기 셀들을 선택하는 단계와,
    상기 서브필드들 각각의 서스테인기간에 서스테인펄스를 상기 스캔전극들과 상기 서스테인전극들에 교대로 각각 인가하여 상기 셀들 내에 표시방전을 일으키는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 삭제
  9. 제 5 항 또는 제 6 항에 있어서,
    상기 제1 스캔방향은 위에서부터 아래로 향하는 순차방향이고,
    상기 제2 스캔방향은 아래에서부터 위로 향하는 역순차방향인 것 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2002-0021871A 2002-04-22 2002-04-22 플라즈마 디스플레이 패널의 구동방법 KR100477602B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0021871A KR100477602B1 (ko) 2002-04-22 2002-04-22 플라즈마 디스플레이 패널의 구동방법
US10/419,110 US7612739B2 (en) 2002-04-22 2003-04-21 Device and method for operating plasma display panel
JP2003117020A JP2003345300A (ja) 2002-04-22 2003-04-22 プラズマディスプレイパネルの駆動装置及び駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0021871A KR100477602B1 (ko) 2002-04-22 2002-04-22 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20030083363A KR20030083363A (ko) 2003-10-30
KR100477602B1 true KR100477602B1 (ko) 2005-03-18

Family

ID=29208751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0021871A KR100477602B1 (ko) 2002-04-22 2002-04-22 플라즈마 디스플레이 패널의 구동방법

Country Status (3)

Country Link
US (1) US7612739B2 (ko)
JP (1) JP2003345300A (ko)
KR (1) KR100477602B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383044B1 (ko) * 2001-01-19 2003-05-09 엘지전자 주식회사 플라즈마 표시 패널의 구동방법
JP4434639B2 (ja) * 2003-04-18 2010-03-17 パナソニック株式会社 表示パネルの駆動方法
KR100515360B1 (ko) * 2003-09-02 2005-09-15 삼성에스디아이 주식회사 플라즈마 표시 패널 및 그의 구동 방법
KR20060014808A (ko) * 2004-08-12 2006-02-16 삼성에스디아이 주식회사 방전 표시 장치의 어드레싱 동작 방법
JP4831988B2 (ja) * 2005-03-31 2011-12-07 パナソニック株式会社 表示装置
US20060273986A1 (en) * 2005-06-01 2006-12-07 Chunghwa Picture Tubes, Ltd. Method for driving plasma display panels
KR100784567B1 (ko) * 2006-03-21 2007-12-11 엘지전자 주식회사 플라즈마 디스플레이 장치
US20130021318A1 (en) * 2010-05-27 2013-01-24 Panasonic Corporation Method for driving plasma display panel and plasma display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195717A (ja) * 1997-09-22 1999-04-09 Nec Corp プラズマディスプレイの駆動方法
JP2000047636A (ja) * 1998-07-30 2000-02-18 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイ装置
JP2000293136A (ja) * 1999-04-07 2000-10-20 Nec Corp プラズマディスプレイパネルの駆動方法及び駆動装置
JP2001142429A (ja) * 1999-11-11 2001-05-25 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20010097050A (ko) * 2000-04-19 2001-11-08 구자홍 플라즈마 디스플레이 패널의 구동방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997570A (ja) 1995-10-02 1997-04-08 Fujitsu Ltd プラズマディスプレイパネル及びその駆動方法並びにプラズマディスプレイ装置
JP3417246B2 (ja) * 1996-09-25 2003-06-16 日本電気株式会社 階調表示方法
JP3596846B2 (ja) * 1997-07-22 2004-12-02 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JPH1165486A (ja) 1997-08-18 1999-03-05 Nec Corp プラズマディスプレイパネルおよびその駆動方法
EP0938073A3 (en) * 1998-02-24 2000-08-02 Lg Electronics Inc. Circuit and method for driving plasma display panel
JP4331359B2 (ja) * 1999-11-18 2009-09-16 三菱電機株式会社 交流型プラズマディスプレイパネルの駆動方法
JP3741416B2 (ja) * 2000-04-11 2006-02-01 パイオニア株式会社 ディスプレイパネルの駆動方法
KR100383044B1 (ko) 2001-01-19 2003-05-09 엘지전자 주식회사 플라즈마 표시 패널의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195717A (ja) * 1997-09-22 1999-04-09 Nec Corp プラズマディスプレイの駆動方法
JP2000047636A (ja) * 1998-07-30 2000-02-18 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイ装置
JP2000293136A (ja) * 1999-04-07 2000-10-20 Nec Corp プラズマディスプレイパネルの駆動方法及び駆動装置
JP2001142429A (ja) * 1999-11-11 2001-05-25 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20010097050A (ko) * 2000-04-19 2001-11-08 구자홍 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
US20030197661A1 (en) 2003-10-23
KR20030083363A (ko) 2003-10-30
US7612739B2 (en) 2009-11-03
JP2003345300A (ja) 2003-12-03

Similar Documents

Publication Publication Date Title
KR100475161B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100807488B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
KR100480172B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100447120B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100488449B1 (ko) 플라즈마 디스플레이 패널
KR100477602B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20080316147A1 (en) Methods for resetting and driving plasma display panels in which address electrode lines are electrically floated
KR100573163B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100468412B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100472373B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100468416B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100468414B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100577765B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100564300B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100472371B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100481215B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100634689B1 (ko) 플라즈마 디스플레이 패널 및 구동방법
KR100482341B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100482333B1 (ko) 플라즈마 디스플레이 패널의 계조 제어장치 및 방법
KR100468415B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100505976B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100336609B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488151B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100800435B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee