KR100467002B1

KR100467002B1 - 액티브필터회로

Info

Publication number: KR100467002B1
Application number: KR1019950004118A
Authority: KR
Inventors: 요꼬야사또시; 오까노부다이와; 가와무라유끼노부
Original assignee: 소니 가부시끼 가이샤
Priority date: 1994-03-01
Filing date: 1995-02-28
Publication date: 2005-04-19
Also published as: KR950035121A; JPH07240663A; CN1115166A; CN1071980C; US5566365A

Abstract

본 발명의 목적은 액티브 필터에서, 소자의 변이에 기인하는 컷 오프 주파수의 오차를 보정하는 것이다.

입력된 신호 전압을 신호 전류 I_SIG로 변환하는 전압/전류 변환 회로(21)과, 적분 회로(23)을 설치한다. 전압/전류 변환 회로(21)로부터 출력되는 신호 전류 I_SIG를 적분 회로(23)과, 접지로 분배하는 전류 분배 회로(22)를 설치한다. 적분 회로(23)으로부터 입력된 신호 전압의 저역 성분을 취출한다. 신호 전류 I_SIG를 적분 회로(23)과, 접지로 분배하는 비율을 변경함으로써, 취출되는 저역 성분에 대한 컷 오프 주파수를 변경한다.

Description

액티브 필터 회로

본 발명은 수퍼 헤테로다인 수신기의 중간 주파 필터 등으로서 사용할 수 있는 액티브 필터 회로에 관한 것이다.

아날로그 셀룰러 방식의 이동 전화기, 예를 들면 E-TACS 방식에서는

하강 채널의 주파수 대역 : 917.0125 내지 950.0125 MHz

채널의 주파수 간격 : 12.5 kHz

로 되어 있다.

이 때문에, E-TACS 방식의 휴대 전화기의 수신 회로는, 예를 들면 제6도에 도시한 바와 같이 더블 수퍼 혜테로다인 방식으로 구성되어 있다. 즉, 제6도에서 기지국으로부터의 하강 채널의 FM 신호 S₁(주파수 f₁)이 안테나(1)에 의해 수신되고, 이 수신 신호 S₁이 고주파 증폭기(2) 및 모든 하강 채널을 통과 대역으로 하는 밴드 패스 필터(3)를 통해 제1 믹서 회로(4)에 공급된다. 또, PLL(11)로부터 통화에 사용되는 채널에 대응한 주파수 f₁₁의 발진 신호 S₁₁이 취출되고, 이 발진 신호 S₁₁이 믹서 회로(4)에 제1 국부 발진 신호로서 공급된다.

이렇게 해서, 수신 신호 S₁은 믹서 회로(4)에서 주파수 f₄가,

f₄= f₁₁ - f₁

= 55 MHz

의 제1 중간 주파 신호 S₄로 주파수 변화된다.

그리고, 상기 제1 중간 주파 신호 S₄가 제1 중간 주파 회로(5)를 통해 제2 믹서 회로(6)에 공급됨과 동시에, PLL(12)로부터 주파수 f₁₂가,

f₁₂ = 54.95 MHz

의 발진 신호 S₁₂가 취출되고, 이 발진 신호 S₁₂가 믹서 회로(6)에 제2 국부 발진 신호로서 공급된다.

이렇게 해서, 제1 중간 주파 신호 S₄는 믹서 회로(6)에서 주파수 f₆이,

f₆ = f₄ - f₁₂

= 55 - 54.95 MHz

= 50 kHz

의 제2 중간 주파 신호 S₆으로 주파수 변환된다. 그리고, 상기 제2 중간 주파 신호 S₆이 제2 중간 주파 회로(7)를 통해 FM 복조 회로(8)에 공급되고, 단자(9)에 통화 상대의 음성 신호 및 기지국으로부터웨 데이타 신호 등이 취출된다.

이상이 아날로그 셀룰러 방식의 휴대 전화기에서의 수신 회로의 일반적인 구성 및 동작이다.

그런데, 제1 중간 주파 회로(5)도 동일하지만, 제2 중간 주파 회로(7)는 제6도에 도시한 바와 같이 제2 중간 주파 신호 S₆을 통과시키는 밴드 패스 필터(7A)와, 상기 제2 중간 주파 신호 S₆을 증폭하는 증폭기(7B)로 구성된다. 그리고, 일반적으로는 밴드 패스 필터(7A)는 세라믹 필터 소자로 구성된다.

그런데, 이와 같이 밴드 패스 필터(7A)를 세라믹 필터 소자로 구성하면, 제2 중간 주파 회로(7) 및 그 전후의 회로를 IC화하고자 해도 IC화할 수 없다. 또는 IC화하는 경우에는 그 세라믹 필터 소자를 IC에 외부에 부착하게 되고, IC화의 효과가 감소해 버린다.

그래서, 밴드 패스 필터(7A)를 액티브 필터 회로로 구성하고, IC화를 가능하게 하는 것이 고려되고 있다.

그런데, 아날로그 셀룰러 방식의 이동 전화기의 경우, 협대역 FM 방식이 채용되고 있으므로, 밴드 패스 필터(7A)의 중심 주파수의 변이는 ±2 kHz 정도밖에 허용되지 않는다. 그리고, 이 때의 제2 중간 주파수 f₆은 f₆=50 kHz이다. 즉, 밴드패스 필터(7A)의 중심 주파수의 변이는 ±4 % 정도밖에 허용되지 않는다.

그러나, IC에서 저항기나 콘덴서의 절대치를 ±4 %의 오차 내로 억제하는 것은 곤란하고, 게다가 온도 특성에 대처할 필요도 있다. 이 결과, 밴드 패스 필터(7A)를 액티브 필터 회로에 의해 IC화하는 경우에는 그 중심 주파수를 조정 또는 제어할 수 있도록 할 필요가 있다.

그래서, 밴드 패스 필터(7A)를 액티브 필터 회로로 구성할 때, 그 로우 패스필터 부분을 예를 들면 제7도에 도시한 바와 같이 구성하는 것이 고려된다.

즉, 제2 믹서 회로(6)로부터의 제2 중간 주파 신호 S₆이 트랜지스터 Q₁, Q₂및 에미터 저항기 R₁, R₂를 갖는 차동 증폭기 A₁에 공급되어 전압/전류 변환된다. 그리고, 이 전류 변환된 신호 S₆이 트랜지스터 Q₃, Q₄를 갖는 차동 증폭기 A₂에 공급됨과 동시에, 이 차동 증폭기 A₂의 입력부에는 다이오드 D₁, D₂ 및 정전류원 Q₅가 접속된다. 그리고, 차동 증폭기 A₂의 출력이 연산 증폭기 A₃에 공급된다. 또, 연산 증폭기 A₃에는 적분용 콘덴서 C₁이 접속된다.

따라서, 상기 회로에 따르면 증폭기 A₂의 출력 임피던스와, 연산 증폭기 A₃의 입력 용량에 의해 로우 패스 필터(7C)가 구성되게 되고, 연산 증폭기 A₃으로부터는 고역이 제거된 신호 S₆이 출력된다. 따라서, 이 연산 증폭기 A3의 후단에 하이 패스 필터를 설치하면, 전체로서 밴드 패스 필터(7A)를 구성할 수 있다.

즉,

gm ; 증폭기 A₂의 상호 콘덕턴스

fc : 로우 패스 필터(7C)의 컷 오프 주파수

로 하면,

fc = 1/(2πC₁/gm)

이 된다.

그리고, 이 경우,

I₁ : 정전류원 Q₅의 정전류

I₂ : 증폭기 A₂의 정전류원 Q₆의 정전류

로 하면,

gm = 1/(2R₁) · I₂/I₁

이다.

따라서, 로우 패스 필터(7C)에 의해 고역이 컷됨과 동시에, 전류 I₁ 내지 I₂의 크기를 제어하면,그 컷 오프 주파수 fc를 조정 또는 제어할 수 있다.

그런데, 제7도의 로우 패스 필터(7C)에서는 트랜지스터 Q₁, Q₂와, 트랜지스터Q₃, Q₄가 직류 전압적으로 종속 접속되어 있으므로, 충분한 다이나믹 레인지를 얻기 위해서는 전원 전압 Vcc를 높게 할 필요가 있다.

또, 다이오드 D₁, D₂ 및 트랜지스터 Q₃, Q₄의 베이스 저항에 의해 발생하는 노이즈 신호가 차동 증폭기 A₂에 의해 증폭되어 제2 중간 주파 신호 S₆에 혼입하므로, 노이즈 레벨이 커진다. 이 결과, 등가적인 수신 감도가 저하하므로, 상기 로우 패스 필터(7C)는 중간 주파 필터에는 적합하지 않다.

본 발명은 이상과 같은 문제점을 해결하고, 저전압으로 동작할 수 있으며, 게다가 노이즈 레벨이 작은 액티브 필터 회로를 제공하고자 하는 것이다.

이 때문에, 본 발명에서는 각부의 참조 부호를 후술하는 실시예에 대응시키면,

입력된 신호 전압을 신호 전류 I_SIG로 변환시키는 전압/전류 변환 회로(21)와, 적분 회로(23)와, 전압/전류 변환 회로(21)로부터 출력되는 신호 전류 I_SIG를 적분 회로(23)와, 접지로 분배하는 전류 분배 회로(22)를 설치한다. 그리고,

적분 회로(23)로부터 입력된 신호 전압의 저역 성분을 취출함과 동시에, 신호 전류 I_SIG를 적분 회로(23)와, 접지로 분배하는 비율을 변경함으로써, 취출된 저역 성분에 대한 컷 오프 주파수 fc를 변경하도록 한 것이다.

제어 전압 V₂₁ 내지 V₂₂에 따라 전류 분배 회로(22)에서의 신호 전류의 분배의 비율이 변경되고, 이에 따라 소자의 변이에 기인하는 것 오프 주파수의 오차가 보정된다.

제1도에서, T₂₁은 입력 단자, 참조 번호 21은 전압/전류 변환 회로를 도시하고, 예를 들면 상술한 제2 믹서 회로(6)의 출력 신호 전압이 단자 T₂₁을 통해 변환 회로(21)에 공급된다. 본 예에서는 변환 회로(21)는 연산 증폭기로 구성되는 것이므로, Q₂₀은 그 출력부를 토출형의 정전류원에 의해 등가적으로 도시한 것이다. 그리고, 연산 증폭기(21)에 공급된 신호 전압은 정전류의 신호 전류 I_SIG에 전압/전류 변환되고, 그 신호 전류 I_SIG가 신호원 Q₂₀으로부터 출력된다.

그리고, 상기 연산 증폭기(21)의 출력단이 전류 분배 회로(22)를 구성하는 트랜지스터 Q₂₁, Q₂₂의 에미터에 접속됨과 동시에, 그 베이스에 제어 전압 V₂₁, V₂₂가 공급된다.

또, 트랜지스터 Q₂₁의 콜렉터가 연산 증폭기(23)의 반전 입력단에 접속되고, 트랜지스터 Q₂₂의 콜렉터가 접속된다. 또한, 연산 증폭기(23)의 반전 입력단과 출력단 사이에, 적분용 콘덴서 C₂₁이 접속되고, 연산 증폭기(23)의 비반전 입력단이 접지되어 적분 회로가 구성되며, 그 출력단이 출력 단자 T₂₂에 접속된다.

또한, 제어 전압 V₂₁, V₂₂는 연동해서 서로 역방향으로 변화하는 것이지만, 어느 한쪽만이 변화해서 다른쪽이 고정되어 있어도 된다.

이와 같은 구성에 따르면, 단자 T₂₁에 공급된 신호 전압은 연산 증폭기(21)에서 신호 전류 I_SIG로 변환된 후에, 트랜지스터 Q₂₁을 통해 연산 증폭기(23)에 공급된다. 그리고, 이 경우 연산 증폭기(23)의 반전 입력단으로부터 트랜지스터 Q₂₁측을 보았을 때의 임피던스와, 연산 증폭기(23)의 반전 입력단으로부터 출력단 T₂₂측을 보았을 때의 용량에 의해 로우 패스 필터가 구성되므로, 단자 T₂₂는 단자 T₂₁의 입력 신호 전압의 저역 성분이 출력된다. 즉, 상기 제1도의 회로(20)는 액티브 타입의 로우 패스 필터 회로로서 동작한다.

그리고, 이 경우

I₂₁ : 트랜지스터 Q₂₁의 콜렉터 전류

I₂₂ : 트랜지스터 Q₂₂의 콜렉터 전류

로 하면, 연산 증폭기(21)로부터의 신호 전류 I_SIG는 콜렉터 전류 I₂₁과, 콜렉터 전류 I₂₂로 분배된다.

그리고, 이 때

α = I₂₁/(I₂₁ +I₂₂) (1)

= I₂₁/I_SIG

로 하면, 이 값 α는 제어 전압 V₂₁, V₂₂의 전압차에 의해 변화한다.

그리고,

gm : 연산 증폭기(21)의 상호 콘덕턴스

fc : 로우 패스 필터 회로(20)의 컷 오프 주파수

로 하면,

fc = 1/(2πC₂₁/gm · α) (2)

로 된다.

따라서, 제1도의 회로(20)는 로우 패스 필터로서 작용함과 동시에, 제어 전압 V₂₁ 내지 V₂₂에 의해 그 컷 오프 주파수 fc를 조정 또는 제어할 수 있게 된다.

이렇게 해서, 제1도의 회로(20)에 따르면, 컷 오프 주파수 fc를 조정 또는 제어할 수 있는 로우 패스 필터로서 작동한다. 따라서, IC화된 경우, 소자의 변이나 온도 특성에 의해 컷 오프 주파수에 오차가 발생할 때에도, 그 오차를 보정할 수 있다. 또, 제어 전압 V₂₁, V₂₂를 온도를 검출한 전압에 연동시킴으로써, 저항기 R₂₁에 온도 특성이 있어도, 그 보정을 할 수 있다.

또, 연산 증폭기(21, 23)는 특별한 것일 필요는 없고, 직류 전압적으로 종속 접속되는 경우가 없으므로, 전원 전압을 높게 하지 않아도 예를 들면 2내지 3V의 전원 전압에서도 충분한 다이나믹 레인지를 얻을 수 있다.

게다가, 신호 전류 I_SIG는 트랜지스터 Q₂₁, Q₂₂에 의해 분배될뿐만 아니라, 노이즈의 발생을 작게 할 수 있고, 수신기의 중간 주파 회로에 사용하는 경우에는 수신기의 감도를 높일 수 있다.

제2도에 도시한 예에서는, 입력 신호의 전압/전류 변환을 저항기 R₂₁에 의해 행하도록 한 경우이다. 따라서, 이 경우에는

fc = 1/(2πC₂₁R₂₁/α)(3)

α = I₂₁/(I₂₁ + I₂₂) (1)

로 되고, 컷 오프 주파수 fc가 가변 로우 패스 필터로 된다.

또, 제3도에 도시한 예에서는 전류 분배 회로(22)를 푸시풀 회로의 구성으로 한 경우이다. 즉, 입력 단자 T₂₁이 저항기 R₂₁을 통해 트랜지스터 Q₃₁, Q₃₂의 에미터에 접속되고, 트랜지스터 Q₃₁의 콜렉터가 연산 증폭기(23)의 반전 입력단에 접속되며, 트랜지스터 Q₃₂의 콜렉터가 접지된다. 그리고, 트랜지스터 Q₃₁의 베이스에 제어 전압 V₂₁이 공급되고, 트랜지스터 Q₃₂의 베이스에 제어 전압 V₂₂가 공급된다.

또한, 트랜지스터 Q₃₁, Q₃₂의 에미터가 트랜지스터 Q₃₃의 에미터에 접속됨과 동시에, 그 콜렉터가 저항기 R₃₁을 통해 전원 단자 T₂₃에 접속된다. 또, 트랜지스터 Q₄₁이 설치되고, 그 베이스에 제어 전압 V₂₁이 공급되며, 그 콜렉터는 접지되어 그 에미터와 단자 T₂₃과의 사이에 토출형의 정전류원 Q₄₂가 접속된다. 그리고, 트랜지스터 Q₄₁의 에미터가 트랜지스터 Q₃₃의 베이스에 접속된다.

또, 트랜지스터 Q₃₄, Q₃₅가 설치되고, 트랜지스터 Q₃₄의 에미터가 트랜지스터 Q₃₃의 에미터에 접속되고, 트랜지스터 Q₃₄, Q₃₅의 베이스가 서로 접속됨과 동시에, 트랜지스터 Q₃₄의 콜렉터에 접속되고, 상기 콜렉터와 접지 사이에 흡입형의 정전류원 Q₄₃이 접속된다. 또한, 트랜지스터 Q₃₅의 에미터가 저항기 R₃₂를 통해 단자 T23에 접속됨과 동시에, 상기 콜렉터와 접지 사이에 흡입형의 정전류원 Q44가 접속된다. 따라서, 트랜지스터 Q₃₄, Q₃₅는 단자 T₂₃을 기준 전위점으로 해서 커런트 미러 회로(31)를 구성하게 된다.

또한, 트랜지스터 Q₃₆, Q₃₇이 설치되고, 그 에미터가 트랜지스터 Q₃₅의 콜렉터에 공통으로 접속되며, 트랜지스터 Q₃₆의 베이스에 제어 전압 V₂₂가 공급되고, 트랜지스터 Q₃₇의 베이스에 제어 전압 V₂₁이 공급된다.

또, 트랜지스터 Q₃₈, Q₃₉가 설치되고, 그들 베이스가 서로 접속됨과 동시에, 트랜지스터 Q₃₈의 콜렉터에 접속되며, 그들 에미터가 접지되며, 트랜지스터 Q₃₈의 콜렉터가 트랜지스터 Q₃₇의 콜렉터에 접속되고, 트랜지스터 Q₃₉의 콜렉터가 연산 증폭기(23)의 반전 입력단에 접속된다. 따라서, 트랜지스터 Q₃₈, Q₃₉는 접지를 기준 전위점으로 해서 커런트 미러 회로(32)를 구성하게 된다.

또한, 연산 증폭기(23)에는 콘덴서 C₂₁이 접속되어 적분 회로가 구성됨과 동시에, 출력 단자 T₂₂가 접속된다.

이와 같은 구성에 따르면, 트랜지스터 Q₄₁이 에미터 폴로워로서 작용하고 있으므로, 트랜지스터 Q₃₁, Q₃₃의 베이스는 교류적으로 접지되게 되고, 트랜지스터 Q₃₁, Q₃₃은 베이스 접지에서 동작한다. 또, 이 때 그 동작을 AB급으로 할 수 있다.

따라서, 저항기 R₂₁로부터의 신호 전류 I_SIG 중 정의 반 사이클 부분이 저항기 R₂₁→트랜지스터 Q₃₁의 신호 라인을 통해 연산 증폭기(23)의 반전 입력단에 나타난다. 또, 저항기 R₂₁로부터의 신호 전류 I_SIG중, 부의 반 사이클 부분은 저항기 R₂₁→트랜지스터 Q₃₃→트랜지스터 Q₃₄→트랜지스터 Q₃₅→트랜지스터 Q₃₇→트랜지스터 Q₃₈→트랜지스터 Q₃₉의 신호 라인을 통해 연산 증폭기(23)의 반전 입력단에 나타난다.

따라서, 연산 증폭기(23)에는 신호 전류 I_SIG가 공급되게 되고, 이 회로는 로우 패스 필터로서 동작하게 된다.

그리고, 이 경우 저항기 R₂₁로부터 트랜지스터 Q₃₂에 공급되는 신호 전류 I_SIG의 일부는 트랜지스터 Q₃₂를 통해 접지에 분류(分流)된다. 또, 트랜지스터 Q₃₅로부터 트랜지스터 Q₃₇에 공급되는 신호 전류 I_SIG의 일부는 트랜지스터 Q₃₆을 통해 접지에 분류된다. 따라서, 신호 전류 I_SIG가 저항기 R₂₁로부터 연산 증폭기(23)에 공급될 때, 그 일부는 분류되게 된다.

그리고, 제어 전압 V₂₁의 레벨이 높아지거나 또는 제어 전압 V₂₂의 레벨이 낮아지면, 연산 증폭기(23)에 공급되는 신호 전류 I_SIG의 레벨은 커짐과 동시에, 접지에 분류되는 전류의 레벨은 작아진다. 역으로, 제어 전압 V₂₁의 레벨이 낮아지거나 또는 제어 전압 V₂₂의 레벨이 높아지면, 연산 증폭기(23)에 공급되는 신호 전류 I_SIG의 레벨은 작아짐과 동시에, 접지에 분류되는 전류의 레벨은 커진다.

따라서, 제어 전압 V₂₁ 내지 V₂₂에 의해 연산 증폭기(23)에 공급되는 신호 전류 I_SIG와, 분류되는 신호 전류 I_SIG의 비율이 변화하므로, 컷 오프 주파수 fc를 조정 또는 제어할 수 있다.

그리고, 상기 제3도의 로우 패스 필터 회로(20)에 따르면, AB급에서 동작하므로, 노이즈 레벨을 낮게 할 수 있음과 동시에 소비 전력을 작게 할 수 있다.

또, 제4도에 도시한 예에서는 전류 분배 회로(22)를 컴플리멘터리 구성으로 한 경우이다. 즉, 입력 단자 T₂₁이 저항기 R₂₁을 통해 트랜지스터 Q₅₁, Q₆₁의 에미터에 접속되고, 그들 베이스에 소정의 바이어스 전압 V₅₁, V₅₂가 공급되고, 트랜지스터 Q₅₁, Q₆₁은 AB급의 동작으로 된다.

또, 트랜지스터 Q₆₁의 콜렉터가 트랜지스터 Q₅₂의 콜렉터에 접속된다. 이 트랜지스터 Q₅₂는 트랜지스터 Q₅₃과 함께 전원 단자 T₂₃을 기준 전위점으로 해서 커런트 미러 회로(51)를 구성하고 있으므로, 그들 베이스가 서로 접속됨과 동시에, 트랜지스터 Q₅₂의 콜렉터에 접속되고, 그들 에미터가 단자 T₂₃에 접속된다.

그리고, 트랜지스터 Q₂₃의 콜렉터가 차동 증폭기(52)를 구성하는 트랜지스터 Q₅₄, Q₅₅의 에미터에 접속되고, 트랜지스터 Q₅₄의 베이스에 제어 전압 V₂₁이 공급되며, 트랜지스터 Q₅₅의 베이스에 제어 전압 V₂₂가 공급된다. 또, 트랜지스터 Q₅₄의 콜렉터가 접지되고, 트랜지스터 Q₅₅의 콜렉터가 연산 증폭기(23)의 반전 입력단에 접속된다.

또한, 트랜지스터 Q₆₁의 콜렉터가 트랜지스터 Q₆₂의 콜렉터에 접속된다. 이 트랜지스터 Q₆₂는 트랜지스터 Q₆₃과 함께, 접지를 기준 전위점으로 해서 커런트 미러 회로(53)를 구성하고 있으므로, 그들 베이스가 서로 접속됨과 동시에 트랜지스터 Q₆₂의 콜렉터에 접속되고, 그들 에미터가 접지된다.

그리고, 트랜지스터 Q₆₃의 콜렉터가 차동 증폭기(54)를 구성하는 트랜지스터 Q₆₄, Q₆₅의 에미터에 접속되고, 트랜지스터 Q₆₄의 베이스에 제어 전압 V₂₁이 공급되고, 트랜지스터 Q₆₅의 베이스에 제어 전압 V₂₂가 공급된다. 또, 트랜지스터 Q₆₄의 콜렉터가 단자 T₂₃에 접속되고, 트랜지스터 Q₆₅의 콜렉터가 연산 증폭기(23)의 반전 입력단에 접속된다.

이와 같은 구성에 따르면, 트랜지스터 Q₅₁, Q₆₁의 베이스는 교류적으로 접지되게 되고, 트랜지스터 Q₅₁, Q₆₁은 베이스 접지에서 동작한다.

따라서, 저항기 R₂₁로부터의 신호 전류 I_SIG 중 정의 반 사이클 부분이 저항기 R₂₁→트랜지스터 Q₆₁→트랜지스터 Q₆₂→트랜지스터 Q₆₃→트랜지스터 Q₆₅의 신호 라인을 통해 연산 증폭기(23)의 반전 입력단에 나타난다. 또, 저항기 R₂₁로부터의 신호 전류 I_SIG 중, 부의 반 사이클 부분이 저항기 R₂₁→트랜지스터 Q₅₁→트랜지스터 Q₅₂→트랜지스터 Q₅₃→트랜지스터 Q₅₅의 신호 라인을 통해 연산 증폭기(23)의 반전 입력단에 나타난다.

따라서, 연산 증폭기(23)에는 신호 전류 I_SIG가 공급되게 되고, 이 회로(20)는 로우 패스 필터로서 동작하게 된다.

그리고, 이 경우 트랜지스터 Q₆₃에서 트랜지스터 Q₆₅에 공급되는 신호 전류I_SIG의 일부는 트랜지스터 Q₆₄를 통해 단자 T₂₃에 분류된다. 또, 트랜지스터 Q₅₃에서 트랜지스터 Q₅₅에 공급되는 신호 전류 I_SIG의 일부는 트랜지스터 Q₅₄를 통해 접지에 분류된다. 따라서, 저항기 R₂₁에서 연산 증폭기(23)에 신호 전류 I_SIG가 공급되었을 때, 그 일부는 분류되게 된다.

그리고, 제어 전압 V₂₁의 레벨이 높아진 경우 또는 제어 전압 V₂₂의 레벨이 낮아지는 경우에는 연산 증폭기(23)에 공급되는 신호 전류 I_SIG가 증가함과 동시에, 접지 및 단자 T₂₃에의 분류 전류가 감소한다. 역으로, 제어 전압 V₂₁의 레벨이 낮아지는 경우, 또는 제어 전압 V₂₂의 레벨이 높아지는 경우에는 연산 증폭기(23)에 공급되는 신호 전류 I_SIG가 감소함과 동시에, 접지 및 단자 T₂₃으로의 분류 전류가 증가한다.

그리고, 상기 제4도의 로우 패스 필터 회로(20)에 따르면, 컴플리멘터리 접속으로 되어 있으므로, 2차 왜곡의 발생이 적다.

제5도에 도시한 예에서는 전압/전류 변환용 저항기에 온도 특성이 있는 경우에도, 컷 오프 주파수에 온도 특성이 일어나지 않도록 한 예이다. 즉, 입력 단자 T₂₁이 저항기 R₂₁을 통해 다시 트랜지스터 Q₅₁의 에미터 · 콜렉터 간을 통해 연산 증폭기(23)의 반전 입력단에 접속됨과 동시에, 트랜지스터 Q₅₁의 에미터와 접지와의 사이에 트랜지스터 Q₂₂의 에미터 · 콜렉터 간이 접속된다. 또, 트랜지스터 Q₅₁의 베이스에 제어 전압 V₂₁이 공급되고, 연산 증폭기(23)에 적분용 콘덴서 C₂₁이 접속되어 적분 회로가 구성된다.

또한, 제어 전압 V₂₁이 저항기 R₇₁에 의해 전류 I₇₁로 변환되고, 이 전류 I₇₁이 트랜지스터 Q₇₁의 베이스에 공급된다. 이 트랜지스터 Q₇₁은 트랜지스터 Q₇₂와 함께 접지를 기준 전위점으로 해서 커런트 미러 회로(71)를 구성하고 있으므로, 그들 베이스가 서로 접속됨과 동시에, 트랜지스터 Q₇₁의 콜렉터에 접속되고 그들 에미터가 접지된다.

그리고, 트랜지스터 Q₇₂의 콜렉터가 연산 증폭기(75)의 반전 입력단에 접속되고, 연산 증폭기(75)의 비반적 입력단은 접지되며, 그 출력단이 트랜지스터 Q₂₂의 베이스에 접속된다.

또한, 제어 전압 V₂₁이 저항기 R₇₂에 의해 전류 I₇₂로 변환되고, 이 전류 I₇₂가 트랜지스터 Q₇₃의 베이스에 공급된다. 이 트랜지스터 Q₇₃은 트랜지스터 Q₇₄와 함께, 접지를 기준 전위점으로 해서 커런트 미러 회로(72)를 구성하고 있으므로, 그들 베이스가 서로 접속됨과 동시에 트랜지스터 Q₇₃의 콜렉터에 접속되고, 그들 에미터가 접지되며, 트랜지스터 Q₇₄의 콜랙터가 트랜지스터 Q₇₅의 베이스에 접속된다.

상기 트랜지스터 Q₇₅는 트랜지스터 Q₇₆과 함께, 전원 단자 T₂₃을 기준 전위점으로 해서 커런트 미러 회로(73)를 구성하고 있으므로, 그들 베이스가 서로 접속됨과 동시에, 트랜지스터 Q₇₅의 콜렉터에 접속되고 그들 에미터가 단자 T₂₃에 접속되며, 트랜지스터 Q₇₆의 콜렉터가 트랜지스터 Q₇₇, Q₇₈의 에미터에 접속된다.

이 경우, 트랜지스터 Q₇₇, Q₇₈은 트랜지스터 Q₇₆을 정전류원으로 해서 차동 증폭기(74)를 구성하고 있으므로, 트랜지스터 Q₇₇의 베이스에 제어 전압 V₂₁이 공급되고, 그 콜렉터가 트랜지스터 Q₇₂의 콜렉터에 접속되며, 트랜지스터 Q₇₈의 베이스가 연산 증폭기(65)의 출력단에 접속되어 그 콜렉터는 접지된다.

또한, 저항기 R₇₁은 온도 특성이 충분히 작은 것으로 됨과 동시에, 이 회로가 IC화되는 경우, 그 IC에 외부에 부착된다. 또, 저항기 R₂₁, R₇₂는 IC 내부에서 예를 들면 근접해서 형성되게 되고, 같은 온도 특성으로 된다. 또한, 제어 전압 V₂₁, V₂₂의 양쪽이 변화하는 경우에는 같은 방향으로 변화하는 것으로 된다.

이와 같은 구성에 따르면, 제2도의 회로와 같이 단자 T₂₁에 공급된 신호 전압은 저항기 R₂₁에 의해 신호 전류 I_SIG로 변환되고, 이 신호 전류 I_SIG가 트랜지스터 Q₅₁, Q₂₂에 의해 분배되어 연산 증폭기(23)에 공급된다. 따라서, 이 회로(20)도 로우 패스 필터로서 작동한다. 또, 그 컷 오프 주파수 fc는 (1), (3)에 의해 나타난다.

그리고, 이 경우 트랜지스터 Q₇₃, Q₇₄가 커런트 미러 회로(72)를 구성하고, 트랜지스터 Q₇₅, Q₇₆이 커런트 미러 회로(73)를 구성하고 있으므로, 저항기 R₇₂에 전류 I₇₂가 흐르면, 트랜지스터 Q₇₆의 콜렉터에도 전류 I₇₂가 흐른다.

그리고, 상기 전류 I₇₂가 차동 증폭기(74)의 정전류가 되므로,

I₇₇ : 트랜지스터 Q₇₇의 콜렉터 전류

I₇₈ : 트랜지스터 Q₇₈의 콜렉터 전류

로 하면,

I₇₂= I₇₇ + I₇₈ (4)

로 된다.

또, 트랜지스터 Q₇₁, Q₇₂가 커런트 미러 회로(71)를 구성하고 있으므로, 저항기 R₇₁에 전류 I₇₁이 흐르면, 트랜지스터 Q₇₂의 콜렉터에도 전류 I₇₁이 흐른다.

따라서,

△I : 연산 증폭기(75)의 반전 입력단에 흐르는 전류

로 하면,

△I : I₇₁- I₇₇ (5)

로 되지만, 이 때 연산 증폭기(75)의 출력이 트랜지스터 Q₇₈의 베이스에 피드백되어 있으므로, 정상 상태에서는,

△I = 0

으로 된다.

따라서, 식(5)는,

I₇₇ = I₇₁

이 되므로, 식(4)는,

I₇₂ = I₇₇ + I₇₈

= I₇₁ + I₇₈

∴ I₇₈= I₇₂- I₇₁ (6)

이 된다.

그리고, 이 때 트랜지스터 Q₂₂의 베이스에는 트랜지스터 Q₇₈의 베이스에 공급되고 있는 전압이 공급되고 있으므로, 트랜지스터 Q₂₂의 콜렉터 전류 I₂₂는 트랜지스터 Q₇₈의 콜렉터 전류 I₇₈과 같은 방향으로 변화한다. 즉,

I₂₂ = k · I₇₈ (7)

k : 정수

가 된다.

또, 상기 제5도의 로우 패스 필터 회로(20)에서도 식(1), (3)이 성립하고,

fc = 1/(2πC₂₁R₂₁/α)(3)

α = I₂₁/(I₂₁ + I₂₂) (1)

이므로, 이들 식(1), (3)에서

fc = 1/(2πC₂₁R₂₁/α)

= I₂₁/(2πC₂₁R₂₁(I₂₁ + I₂₂))

이 되고, 이에 식(7)을 대입해서

fc = 1/(2πC₂₁R₂₁(I₂₁ + k · I₇₈)) (8)

이 된다.

그리고, 온도 변화가 있으면 저항기 R₂₁의 값이 변화하지만, 이 때 저항기 R₇₂의 값도 같은 방향으로 변화한다. 따라서, 저항기 R₂₁의 값이 커질 때에는 저항기 R₇₂의 값도 커지고, 전류 I₇₂가 작아지고 전류 I₇₈은 작아지며, 저항기 R₂₁의 값이 작아질 때에는 저항기 R₇₂의 값도 작아지게 되고, 전류 I₇₂가 커져 전류 I₇₈은 커진다.

따라서, 온도 변화가 있어도 식(8)에서 저항기 R₂₁의 값과, 전류 I₇₈이 역방향으로 변화하므로, 컷 오프 주파수 fc는 거의 일정하게 유지된다.

즉, 저항기 R₂₁의 값에 온도 변화가 있어도 컷 오프 주파수 fc는 온도 보상되어 거의 일정해진다.

그리고, 제어 전압 V₂₂를 변경하면 전류 I₇₁의 크기가 변화하여 컷 오프 주파수 fc가 변화한다. 또는 제어 전압 V₂₁을 변경시키면, 전류 I₂₁이 변화하므로 컷 오프 주파수 fc가 변화한다.

또한, 상술한 로우 패스 필터를 별도의 연산 증폭기의 부귀환 라인에 설치하면 전체로서 하이 패스 필터를 구성할 수 있다.

본 발명에 따르면, 컷 오프 주파수를 조정 또는 제어할 수 있으므로, IC화된 경우에 소자의 변이나 온도 특성에 의해 컷 오프 주파수에 오차를 일으킬 때에도 그 오차를 보정할 수 있다. 또, 연산 증폭기(21, 23)는 특별한 것일 필요가 없고, 직류 전압적으로 종속 접속되는 경우가 없으므로, 전원 전압을 높게 하지 않아도, 예를 들면 2 내지 3V의 전원 전압에서도 충분한 다이나믹 레인지를 얻을 수 있다.

게다가, 신호 전류 I_SIG는 트랜지스터 Q₅₁, Q₂₂에 의해 분배될뿐만 아니라 노이즈의 발생을 작게 할 수 있고, 수신기의 중간 주파 회로에 사용하는 경우에는 수신기를 고감도로 할 수 있다.

또, AB급으로 동작시키고 있으므로 노이즈 레벨을 낮게 할 수 있음과 동시에, 소비 전력을 작게 할 수 있다. 또는 컴플리멘터리 접속으로 되어 있으므로 2차 왜곡의 발생이 적다. 또한, 온도 변화가 있어도 컷 오프 주파수 fc를 거의 일정하게 보상할 수도 있다.

제1도는 본 발명의 일예를 도시한 접속도.

제2도는 본 발명의 다른 예를 도시한 접속도.

제3도는 본 발명의 다른 예를 도시한 접속도.

제4도는 본 발명의 다른 예를 도시한 접속도.

제5도는 본 발명의 다른 예를 도시한 접속도.

제6도는 수신 회로의 일예를 도시한 계통도.

제7도는 로우 패스 필터의 종래예를 도시한 접속도.

<도면의 주요 부분에 대한 부호의 설명>

3 : 밴드 패스 필터

4 : 제1 믹서 회로

5 : 제1 중간 주파 회로

6 : 제2 믹서 회로

7 : 제2중간 주파 회로

7A : 밴드 패스 필터

8 : FM복조 회로

11 : 제1 국부 발진 회로용 PLL

12 : 제2국부 발진 회로용 PLL

20 : 로우 패스 필터 회로

21 : 전압/전류 변환 회로

22 : 전류 분배 회로

23 : 연산 증폭기

Claims

입력된 신호 전압을 신호 전류로 변환시키는 전압/전류 변환 회로, 적분 회로, 및

상기 전압/전류 변환 회로로부터 출력되는 상기 신호 전류를 상기 적분 회로와, 접지로 분배하는 전류 분배 회로

를 포함하며,

상기 적분 회로로부터, 상기 입력된 신호 전압의 저역 성분을 취출함과 동시에,

상기 신호 전류를 상기 적분 회로와 상기 접지에 분배하는 비율을 변경함으로써, 상기 취출되는 저역 성분에 대한 컷 오프 주파수를 변경하도록 하는 것을 특징으로 하는 액티브 필터 회로.
제1항에 있어서,

상기 전류 분배 회로는,

신호 라인에 직렬 접속된 베이스 접지의 제1 트랜지스터, 및

상기 제1 트랜지스터의 에미터측에서, 상기 신호 라인에 에미터 · 콜렉터 간이 병렬 접속된 제2 트랜지스터

를 구비하며,

상기 제1 및 제2 트랜지스터의 콜렉터 전류를 상대적으로 역방향으로 변화시킴으로써, 상기 컷 오프 주파수의 변경을 행하는 것을 특징으로 하는 액티브 필터 회로.
제1항 또는 제2항에 있어서,

상기 전압/전류 변환 회로가 저항기로 된 것을 특징으로 하는 액티브 필터 회로.
제1항 또는 제2항에 있어서,

상기 전류 분배 회로가 푸시풀 구성으로 된 것을 특징으로 하는 액티브 필터 회로.
제1항 또는 2항에 있어서,

상기 전류 분배 회로가 컴플리멘터리 구성으로 된 것을 특징으로 하는 액티브 필터 회로.
제3항에 있어서,

상기 저항기와 같은 온도 특성의 제2 저항기를 갖고,

상기 제2 저항기에 흐르는 전류에 따라 상기 전류 분배 회로에서의 상기 신호 전류의 분배의 비율을 상기 저항기에 의한 상기 컷 오프 주파수의 온도 변화를 보정하는 방향으로 변경하는 것을 특징으로 하는 액티브 필터 회로.
제3항에 있어서,

상기 전류 분배 회로가 푸시풀 구성으로 된 것을 특징으로 하는 액티브 필터 회로.
제3항에 있어서,

상기 전류 분배 회로가 컴플리멘터리 구성으로 된 것을 특징으로 하는 액티브 필터 회로.