KR100447714B1

KR100447714B1 - 타임 스위치의 경로 테스트 장치 및 방법

Info

Publication number: KR100447714B1
Application number: KR10-2001-0079539A
Authority: KR
Inventors: 윤호재
Original assignee: 엘지전자 주식회사
Priority date: 2001-12-14
Filing date: 2001-12-14
Publication date: 2004-09-08
Also published as: KR20030049348A

Abstract

본 발명은 타임 스위치(Time Switch)에 연결된 임의의 네트워크(Network)의 경로를 확인하고 딜레이(Delay)를 측정하도록 한 타임 스위치의 경로 테스트 장치 및 방법에 관한 것이다.

본 발명은 타임 스위치에서 경로 테스트 시에 타임 스위치에 연결된 임의의 네트워크의 경로를 확인하고 소정의 시간 단위로 특정 패턴을 삽입하고 확인하고자 하는 네트워크 경로를 통하여 돌아오는 패턴을 추출해 해당 네트워크 경로의 이상 유무를 확인하며, 이때 패턴 삽입 시와 정확한 추출 값이 나온 시점을 소정의 시간 단위로 카운팅하여 그 딜레이를 정확히 측정함으로써, 소정의 시간 단위로 정확한 딜레이를 측정할 수 있으며, 상위 프로세서가 패턴 삽입 후에 패턴이 돌아오리라고 추정되는 시간만큼 대기할 필요 없이 타임 스위치의 보고를 수신받을 수 있으며, 비교 속도가 빠르며, 연속적으로 다른 패턴을 삽입하여 경로를 테스트할 경우에도 각각 패턴을 삽입하고 추출하는 딜레이를 최소화시킬 수 있다.

Description

타임 스위치의 경로 테스트 장치 및 방법 {Apparatus and Method for Testing Paths of the Time Switch}

본 발명은 타임 스위치의 경로 테스트 장치 및 방법에 관한 것으로, 특히 타임 스위치에 연결된 임의의 네트워크(Network)의 경로를 확인하고 딜레이를 측정하도록 한 타임 스위치의 경로 테스트 장치 및 방법에 관한 것이다.

종래의 타임 스위치에서 경로 테스트 장치는 도 1에 도시된 바와 같이, 상위 프로세서의 제어를 수신받는 상위 프로세서 정합부(11)와, 해당 상위 프로세서 정합부(11)를 통해 수신되는 상위 프로세서의 제어에 따라 TDM(Time Division Multiplex) 경로를 스위칭해 주는 스위칭 매트릭스(12)와, 테스트(Test)를 목적으로 특정 타임슬롯(Time-slot)에 패턴을 삽입 또는 추출하는 패턴 삽입/추출부(13)와, 외부 디바이스와 정합을 수행하는 디바이스 정합부(14)를 포함하여 이루어져 있다.

상술한 바와 같이 구성된 종래의 타임 스위치에서 경로 테스트를 위한 동작을 살펴보면 다음과 같다.

먼저, 타임 스위치에서의 경로 테스트 시, 상위 프로세서에서는 해당 타임 스위치에 삽입할 패턴 데이터와 타임슬롯의 위치 및 추출할 타임슬롯의 위치를 상위 프로세서 정합부(11)를 통해 제어한다.

이에, 패턴 삽입/추출부(13)에서는 상기 상위 프로세서 정합부(11)를 통해상기 상위 프로세서로부터 수신받은 데이터를 특정 타임슬롯에 매 125(us)마다 계속 삽입해 줌으로써, 해당 데이터는 스위칭 매트릭스(12)에 의해 디바이스 정합부(14)를 통해 외부 디바이스 측으로 전송된 후에 다시 해당 외부 디바이스로부터 해당 디바이스 정합부(14)를 통해 패턴 삽입/추출부(13)에 인가되어진다.

이에 따라, 상기 상위 프로세서 정합부(11)를 통해 전달되는 값이 상기 패턴 삽입/추출부(13)에 의해 패턴 삽입된 후에 해당 데이터가 충분히 테스트할 경로를 따라서 되돌아올 만한 시간이 경과한 후, 상기 상위 프로세서에서는 타임 스위치에 요구하여 해당 데이터를 판독하도록 한다.

이 때, 상기 패턴 삽입/추출부(13)에서는 추출할 타임슬롯에 125(us) 단위로 연속하여 상기 테스트 경로를 따라 수신되는 데이터를 추출하여 가지고 있다가 상기 상위 프로세서로부터의 제어가 인가되면 해당 값을 상기 상위 프로세서 정합부(11)를 통해 상기 상위 프로세서로 전달해 준다.

그러면, 상기 상위 프로세서는 상기 상위 프로세서 정합부(11)를 통해 판독한 값을 최초 삽입한 값과 비교하여 경로의 이상 여부(즉, 'OK' 또는 'NOK' 여부)를 확인한다.

이와 같이, 종래의 타임 스위치는 경로 테스트 시에 딜레이를 측정할 수가 없으며, 상위 프로세서에서 패턴 삽입 후에 패턴이 돌아오리라고 추정되는 시간만큼 대기해야 하고 적당한 시점에 해당 값을 체크(Check)해야 하는 어려운 점이 있으며, 상위 프로세서 자체에서 패턴을 비교하므로 판단 속도가 느린 단점이 있었다.

또한, 종래의 타임 스위치는 연속적으로 다른 패턴을 삽입하여 경로를 테스트할 경우에 각각 패턴을 삽입하고 추출하는 딜레이가 커지게 되는 문제점도 있었다.

전술한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명은 타임 스위치에 연결된 임의의 네트워크의 경로를 확인하고 딜레이를 측정하도록 한 타임 스위치의 경로 테스트 장치 및 방법을 제공하는데, 그 목적이 있다.

또한, 본 발명은 타임 스위치에서 경로 테스트 시에 소정의 시간 단위로 특정 패턴을 삽입하고 확인하고자 하는 네트워크 경로를 통하여 돌아오는 패턴을 추출해 해당 네트워크 경로의 이상 유무를 확인하며, 이때 패턴 삽입 시와 정확한 추출 값이 나온 시점을 소정의 시간 단위로 카운팅(Counting)하여 그 딜레이를 정확히 측정함으로써, 소정의 시간 단위로 정확한 딜레이를 측정할 수 있으며, 상위 프로세서가 패턴 삽입 후에 패턴이 돌아오리라고 추정되는 시간만큼 대기할 필요 없이 타임 스위치의 보고를 수신받을 수 있도록 하는데, 그 목적이 있다.

또한, 본 발명은 타임 스위치에서 경로 테스트 시에 특정 패턴을 삽입하여 네트워크 경로를 통해 송출한 후에 해당 패턴이 되돌아오자마자 하드웨어적으로 비교 동작을 수행하도록 함으로써, 비교 속도가 빠르며, 연속적으로 다른 패턴을 삽입하여 경로를 테스트할 경우에도 각각 패턴을 삽입하고 추출하는 딜레이를 최소화시킬 수 있도록 하는데, 그 목적이 있다.

도 1은 종래의 타임 스위치(Time Switch)에서 경로 테스트 장치를 나타낸 구성 블록도.

도 2는 본 발명의 실시 예에 따른 타임 스위치의 경로 테스트 장치를 나타낸 구성 블록도.

도 3은 본 발명의 실시 예에 따른 타임 스위치의 경로 테스트 방법을 나타낸 순서도.

* 도면의 주요 부분에 대한 부호의 설명 *

21 : 상위 프로세서(Processor) 정합부

22 : 스위칭 매트릭스(Switching Matrix)

23 : 패턴(Pattern) 삽입/추출부

24 : 디바이스(Devices) 정합부

25 : 딜레이 테스트 엔진(Delay Test Engine)

상술한 바와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 타임 스위치의 경로 테스트 장치는 상위 프로세서의 제어를 수신받는 상위 프로세서 정합부와, 해당 상위 프로세서 정합부를 통해 수신되는 상위 프로세서의 제어에 따라 TDM 경로를 스위칭해 주는 스위칭 매트릭스와, 특정 타임슬롯에 테스트할 패턴을 삽입 또는 추출하는 패턴 삽입/추출부를 구비하는 타임 스위치의 경로 테스트 장치에 있어서, 상기 테스트할 패턴이 삽입된 후에 소정의 시간 단위로 카운팅하여 경로 딜레이를 측정하고 상기 테스트할 패턴을 비교하여 해당 카운팅을 제어하는 딜레이 테스트 엔진을 더 포함하여 이루어진 것을 특징으로 한다.

한편, 상술한 바와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 타임 스위치의 경로 테스트 방법은 타임 스위치에서 경로 테스트 시에 소정의 시간 간격으로 테스트 패턴 데이터를 삽입할 때에 딜레이 카운터를 초기화시킨 후에 해당 딜레이 카운터를 동작시켜 카운팅하는 과정과; 상기 경로를 따라 수신되는 테스트 패턴 데이터를 추출하여 상기 삽입 테스트 패턴 데이터와 동일한지를 확인한 후에, 상기 딜레이 카운터를 정지시킴과 동시에 테스트 완료를 상위 프로세서로 통보하고 상기 딜레이 카운터의 값을 현재 누적된 카운터 값에 합산시키는 과정과; 상기 상위 프로세서의 요청에 따라 상기 딜레이 카운터의 값 및 현재 누적된 카운터 값을 전송하여 경로 딜레이를 계산하도록 하는 과정을 포함하여 이루어진 것을 특징으로 한다.

바람직하게는, 본 발명의 실시 예에 따른 타임 스위치의 경로 테스트 방법은 상기 현재 누적된 카운터 값이 기설정된 타임아웃 시간이 경과하는 동안에 상기 경로를 따라 수신되는 테스트 패턴 데이터가 없는 경우에 테스트 에러 메시지를 생성시켜 상기 상위 프로세서로 전송하는 과정을 더 포함하여 이루어진 것을 특징으로 한다.

또한 바람직하게는, 본 발명의 실시 예에 따른 타임 스위치의 경로 테스트 방법은 상기 딜레이 카운터의 값이 기설정된 기준 카운터 값이 경과하는 동안에 상기 경로를 따라 수신되는 테스트 패턴 데이터가 없는 경우에 상기 딜레이 카운터의 값을 현재 누적된 카운터 값에 합산시키고 상기 딜레이 카운터의 값을 초기 값으로 세팅한 후에, 상기 경로를 따라 수신되는 테스트 패턴 데이터가 있는지를 확인하는 과정을 더 포함하여 이루어진 것을 특징으로 한다.

더욱이 바람직하게는, 본 발명의 실시 예에 따른 타임 스위치의 경로 테스트 방법은 상기 테스트 완료를 상기 상위 프로세서로 전송한 후에 상기 딜레이 카운터의 값을 판독하고 현재 누적된 카운터 값에 합산시켜 딜레이 시간을 계산하도록 한 후에, 새로운 테스트를 인가하거나 테스트 중지 명령을 수신받는 과정을 더 포함하여 이루어진 것을 특징으로 한다. 이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.

본 발명의 실시 예에 따른 타임 스위치의 경로 테스트 장치는 도 2에 도시된 바와 같이, 상위 프로세서의 제어(즉, 타임 스위치에 삽입할 패턴 데이터와 타임슬롯의 위치 및 추출할 타임슬롯의 위치에 대한 제어)를 수신받는 상위 프로세서 정합부(21)와, 해당 상위 프로세서 정합부(21)를 통해 수신되는 상위 프로세서의 제어에 따라 TDM 경로를 스위칭해 주는 스위칭 매트릭스(22)와, 테스트를 목적으로 특정 타임슬롯에 테스트할 패턴을 삽입 또는 추출하는 패턴 삽입/추출부(23)와, 외부 디바이스와 정합을 수행하는 디바이스 정합부(24)와, 해당 테스트할 패턴이 삽입된 후에 소정의 시간 단위로 카운팅하여 경로 딜레이를 측정하고 해당 테스트할 패턴을 비교하여 해당 카운팅을 제어하는 딜레이 테스트 엔진(25)을 포함하여 이루어진다.

본 발명의 실시 예에 따른 타임 스위치의 경로 테스트 방법을 도 3의 순서도를 참고하여 설명하면 다음과 같다.

먼저, 타임 스위치에서의 경로 테스트 시, 상위 프로세서에서는 해당 타임 스위치에 삽입할 패턴 데이터와 타임슬롯의 위치 및 추출할 타임슬롯의 위치를 상위 프로세서 정합부(21)를 통해 제어하도록 하는데, 이때 해당 상위 프로세서에서는 테스트할 경로를 결정하며, 스위칭 매트릭스(12)를 제어하여 해당 결정된 테스트 경로의 각 디바이스간에 경로를 설정해 줌과 동시에, 해당 결정된 테스트 경로와 딜레이 테스트 엔진(25)간에 경로를 설정해 줌으로써, 해당 테스트할 경로를 설정(Setting)해 준다(단계 S1).

이에, 패턴 삽입/추출부(23)에서는 상기 상위 프로세서 정합부(21)를 통해 상기 상위 프로세서로부터 수신받은 데이터(즉, 테스트 패턴)를 특정 타임슬롯에 소정의 시간 간격으로, 예로 매 125(us)마다 계속 삽입해 준다(단계 S2).

이와 동시에, 상기 딜레이 테스트 엔진(25)에서는 딜레이 카운터(설명의 편의상으로 도면에는 도시하지 않음)를 초기화시킨 후에 해당 딜레이 카운터의 동작을 수행시켜 카운팅을 시작하도록 해 준다(단계 S3).

이에 따라, 상기 테스트 패턴 데이터는 상기 제1 단계(S1)에서 설정된 테스트 경로를 따라 디바이스 정합부(24)를 통해 외부 디바이스 측으로 전송된 후에 다시 해당 외부 디바이스로부터 해당 디바이스 정합부(24)를 통해 상기 패턴 삽입/추출부(23)에 인가되어진다.

이 때, 상기 패턴 삽입/추출부(13)에서는 추출할 타임슬롯에 소정의 시간, 예로 125(us) 단위로 연속하여 상기 제1 단계(S1)에서 설정된 테스트 경로를 따라 수신되는 테스트 패턴 데이터가 있는지를 확인하여 추출하도록 한다(단계 S4).

만약, 상기 제4 단계(S4)에서 상기 테스트 경로를 따라 수신되는 테스트 패턴 데이터가 없는 경우, 상기 딜레이 테스트 엔진(25)에서는 현재 누적된 카운터의 값이 기설정된 타임아웃(Time-out) 시간이 경과하였는지를 확인한다(단계 S5).

이 때, 상기 제5 단계(S5)에서 현재 누적된 카운터의 값이 기설정된 타임아웃 시간이 경과된 경우, 상기 딜레이 테스트 엔진(25)은 테스트 에러 메시지를 생성시켜 상기 상위 프로세서 정합부(21)를 통해 상위 프로세서 측으로 전송해 준다(단계 S6).

그리고, 상기 제5 단계(S5)에서 현재 누적된 카운터의 값이 기설정된 타임아웃 시간이 경과되지 않은 상태인 경우, 상기 딜레이 테스트 엔진(25)은 상기 제3 단계(S3)에서 동작을 수행시킨 딜레이 카운터의 값이 기설정된 기준 카운터 값이 경과하였는지를 확인한다(단계 S7).

이 때, 상기 제7 단계(S7)에서 딜레이 카운터의 값이 기설정된 기준 카운터 값이 경과된 경우, 상기 딜레이 테스트 엔진(25)은 상기 제3 단계(S3)에서 동작을 수행시킨 딜레이 카운터의 값을 현재 누적되어 있는 카운터 값에 합산시켜 줌과 동시에 딜레이 카운터의 값을 '0'으로 세팅시켜 준 후 다시 상기 제4 단계(S4)의 동작을 수행하도록 해 준다(단계 S8).

반면에, 상기 제4 단계(S4)에서 상기 테스트 경로를 따라 수신되는 테스트 패턴 데이터가 있는 경우, 상기 패턴 삽입/추출부(13)에서는 해당 테스트 패턴 데이터를 추출하게 되며, 이에 상기 딜레이 테스트 엔진(25)에서는 상기 제2 단계(S2)에서 삽입한 테스트 패턴 데이터와 상기 제4 단계(S4)에서 추출한 테스트 패턴 데이터를 비교하여 정확한 데이터가 수신되었는지를 확인하는데, 즉 상기 제2 단계(S2)에서 삽입한 테스트 패턴 데이터와 상기 제4 단계(S4)에서 추출한 테스트 패턴 데이터가 동일한지를 확인한다(단계 S9).

이 때, 상기 제9 단계(S9)에서 상기 제2 단계(S2)에서 삽입한 테스트 패턴 데이터와 상기 제4 단계(S4)에서 추출한 테스트 패턴 데이터가 동일한 경우, 상기딜레이 테스트 엔진(25)에서는 상기 제3 단계(S3)에서 동작을 수행시킨 딜레이 카운터를 정지시킴과 동시에(단계 S10), 이때의 카운터 값을 현재 누적되어 있는 카운터 값에 합산시켜 준다(단계 S11).

그런 후, 상기 딜레이 테스트 엔진(25)에서는 상기 테스트 경로가 정상임을 알려 주기 위한 테스트 완료 신호를 상기 상위 프로세서 정합부(21)를 통해 상위 프로세서 측으로 전송해 준다(단계 S12).

그리고, 상기 제9 단계(S9)에서 상기 제2 단계(S2)에서 삽입한 테스트 패턴 데이터와 상기 제4 단계(S4)에서 추출한 테스트 패턴 데이터가 동일하지 않는 경우, 상기 딜레이 테스트 엔진(25)에서는 상기 제3 단계(S3)에서 동작을 수행시킨 딜레이 카운터를 정지시킴과 동시에(단계 S10), 이때의 카운터 값을 현재 누적되어 있는 카운터 값에 합산시켜 준다(단계 S11).

그런 후, 상기 딜레이 테스트 엔진(25)에서는 상기 테스트 경로가 비정상임을 알려 주기 위한 테스트 완료 신호를 상기 상위 프로세서 정합부(21)를 통해 상위 프로세서 측으로 전송해 준다(단계 S12).

한편, 상기 상위 프로세서에서 상기 패턴 삽입/추출부(23)에 의해 테스트 패턴을 삽입시킨 후에 카운터 값을 판독하기를 요청하게 되면, 상기 딜레이 테스트 엔진(25)에서는 상기 상위 프로세서의 요청에 따라 딜레이 카운터 값 및 현재 누적된 카운터 값을 알려 줌으로써 경로 딜레이를 계산할 수 있도록 해 준다.

그리고, 상기 상위 프로세서에서는 상기 상위 프로세서 정합부(21)를 통해 테스트 완료 신호를 수신받은 후에, 딜레이 카운터 값을 판독하고 현재 누적된 카운터 값에 누적시켜 딜레이 시간을 계산하며, 새로운 테스트를 바로 인가하거나 테스트 중지 명령을 타임 스위치로 전송해 준다.

또한, 상기 상위 프로세서에서는 충분한 시간이 지나도 테스트 완료를 수신받지 못하는 경우에 경로 오류로 간주하며, 최종 추출 데이터를 판독하여 확인하고 타임 스위치에 테스트 중지 또는 새로운 테스트 명령을 타임 스위치로 전송해 준다.

그리고, 상기 상위 프로세서에서는 테스트 중에도 언제든지 추출되고 있는 테스트 패턴 데이터를 판독할 수 있으며, 타임 스위치의 요구 없이 카운터 값을 판독할 수 있다. 이때, 상기 딜레이 테스트 엔진(25)의 카운터 값은 상기 상위 프로세서에서 판독하면 항상 초기화시켜 주도록 한다.

이상과 같이, 본 발명에 의해 타임 스위치에서 경로 테스트 시에 타임 스위치에 연결된 임의의 네트워크의 경로를 확인하고 소정의 시간 단위로 특정 패턴을 삽입하고 확인하고자 하는 네트워크 경로를 통하여 돌아오는 패턴을 추출해 하드웨어적으로 비교 동작을 수행하여 해당 네트워크 경로의 이상 유무를 확인하며, 이때 패턴 삽입 시와 정확한 추출 값이 나온 시점을 소정의 시간 단위로 카운팅하여 그 딜레이를 정확히 측정함으로써, 소정의 시간 단위로 정확한 딜레이를 측정할 수 있으며, 상위 프로세서가 패턴 삽입 후에 패턴이 돌아오리라고 추정되는 시간만큼 대기할 필요 없이 타임 스위치의 보고를 수신받을 수 있으며, 비교 속도가 빠르며, 연속적으로 다른 패턴을 삽입하여 경로를 테스트할 경우에도 각각 패턴을 삽입하고 추출하는 딜레이를 최소화시킬 수 있다.

Claims

상위 프로세서의 제어를 수신받는 상위 프로세서 정합부와, 해당 상위 프로세서 정합부를 통해 수신되는 상위 프로세서의 제어에 따라 TDM(Time Division Multiplex) 경로를 스위칭해 주는 스위칭 매트릭스와, 특정 타임슬롯에 테스트할 패턴을 삽입 또는 추출하는 패턴 삽입/추출부를 구비하는 타임 스위치의 경로 테스트 장치에 있어서,

상기 테스트할 패턴이 삽입된 후에 소정의 시간 단위로 카운팅하여 경로 딜레이를 측정하고 상기 테스트할 패턴을 비교하여 해당 카운팅을 제어하는 딜레이 테스트 엔진을 더 포함하여 이루어진 것을 특징으로 하는 타임 스위치의 경로 테스트 장치.
타임 스위치에서 경로 테스트 시에 소정의 시간 간격으로 테스트 패턴 데이터를 삽입할 때에 딜레이 카운터를 초기화시킨 후에 해당 딜레이 카운터를 동작시켜 카운팅하는 과정과;

상기 경로를 따라 수신되는 테스트 패턴 데이터를 추출하여 상기 삽입 테스트 패턴 데이터와 동일한지를 확인한 후에, 상기 딜레이 카운터를 정지시킴과 동시에 테스트 완료를 상위 프로세서로 통보하고 상기 딜레이 카운터의 값을 현재 누적된 카운터 값에 합산시키는 과정과;

상기 상위 프로세서의 요청에 따라 상기 딜레이 카운터의 값 및 현재 누적된 카운터 값을 전송하여 경로 딜레이를 계산하도록 하는 과정을 포함하여 이루어진 것을 특징으로 하는 타임 스위치의 경로 테스트 방법.
삭제
제2항에 있어서,

상기 현재 누적된 카운터 값이 기설정된 타임아웃 시간이 경과하는 동안에 상기 경로를 따라 수신되는 테스트 패턴 데이터가 없는 경우에 테스트 에러 메시지를 생성시켜 상기 상위 프로세서로 전송하는 과정을 더 포함하여 이루어진 것을 특징으로 하는 타임 스위치의 경로 테스트 방법.
제2항에 있어서,

상기 딜레이 카운터의 값이 기설정된 기준 카운터 값이 경과하는 동안에 상기 경로를 따라 수신되는 테스트 패턴 데이터가 없는 경우에 상기 딜레이 카운터의 값을 현재 누적된 카운터 값에 합산시키고 상기 딜레이 카운터의 값을 초기 값으로 세팅한 후에, 상기 경로를 따라 수신되는 테스트 패턴 데이터가 있는지를 확인하는 과정을 더 포함하여 이루어진 것을 특징으로 하는 타임 스위치의 경로 테스트 방법.
삭제
제2항에 있어서,

상기 테스트 완료를 상기 상위 프로세서로 전송한 후에 상기 딜레이 카운터의 값을 판독하고 현재 누적된 카운터 값에 합산시켜 딜레이 시간을 계산하도록 한 후에, 새로운 테스트를 인가하거나 테스트 중지 명령을 수신받는 과정을 더 포함하여 이루어진 것을 특징으로 하는 타임 스위치의 경로 테스트 방법.