[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100444304B1 - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100444304B1
KR100444304B1 KR10-2001-0089192A KR20010089192A KR100444304B1 KR 100444304 B1 KR100444304 B1 KR 100444304B1 KR 20010089192 A KR20010089192 A KR 20010089192A KR 100444304 B1 KR100444304 B1 KR 100444304B1
Authority
KR
South Korea
Prior art keywords
reaction vessel
source
capacitor
forming
semiconductor device
Prior art date
Application number
KR10-2001-0089192A
Other languages
English (en)
Other versions
KR20030058666A (ko
Inventor
길덕신
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0089192A priority Critical patent/KR100444304B1/ko
Priority to US10/331,271 priority patent/US6645805B2/en
Publication of KR20030058666A publication Critical patent/KR20030058666A/ko
Application granted granted Critical
Publication of KR100444304B1 publication Critical patent/KR100444304B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 높은 단차를 갖는 고집적화된 반도체소자의 캐패시터 형성공정에 사용되는 고유전 유전체막을 형성하기 위하여, 고유전율을 갖는 반도체소자의 캐패시터 형성방법에 있어서, 제1소오스 또는 제2소오스를 반응 용기 내에 주입하여 반도체기판 표면에 흡착시키고 상기 반응 용기 내를 제1 퍼지 ( Purge ) 한 다음, 플라즈마화 된 Ar/O2 혼합 가스를 상기 반응 용기 내로 주입하여 상기 반도체기판에 흡착된 제1소오스 또는 제2소오스와 반응시키고 반응 부산물과 잔류 Ar/O2 가스를 제2퍼지하여 제거한 다음, 상기 제2소오스 또는 제1소오스를 상기 반응 용기 내에 공급하여 흡착시킨 다음, 상기 반응 용기 내부를 제3 퍼지 ( Purge ) 하고 상기 반응 용기 내에 플라즈마화된 Ar/O2 혼합 가스를 제공하여 산화 반응을 유도한 다음, 상기 반응 부산물 및 잔류 가스를 제거하는 제4퍼지를 Ar/O2 혼합가스로 실시하고 상기한 공정들을 반복 실시하여 예정된 두께의 고유전 유전체막을 형성하는 공정으로 반도체소자의 고집적화에 적용할 수 있도록 하고 그에 따른 충분한 정전용량을 확보할 수 있도록 하는 기술이다.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of a semiconductor device}
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 반도체소자의 고집적화에 따라 종횡비가 매우 크고 기하학적으로 복잡한 구조를 갖는 캐패시터를 형성하여 반도체소자의 고집적화에 충분한 정전용량을 갖도록 하기 위하여, 단차피복비 ( step coverage ) 가 매우 우수한 단원자 증착법으로 SrTiO3, (Ba, Sr)TiO3 등과 같이 높은 유전상수를 갖는 High-k 산화물을 단원자층 증착법으로 형성하는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하였다.
그러나, 상기 저장전극의 표면적을 증가시키는 방법은 반도체소자의 고집적화 및 공정 한계에 의하여 더 이상의 표면적 증가가 어려운 실정이다.
따라서, 최근에는 고유전율을 갖는 유전체막을 이용하여 캐패시터를 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖도록 하였다.
그리고, 높은 단차를 갖는 저장전극의 표면에 고유전 유전체막을 단원자 증착법으로 형성하였다.
그러나, 2성분계 이상의 물질을 단원자 증착 공정으로 형성 할 경우 각 물질의 정확한 조성 제어가 매우 어렵다.
현재, 각 소오스 물질의 공급 비율 ( feeding ratio ) 을 변화시켜 조절하는 방법을 사용하지만 각 물질의 고유한 증착률에 대하여 정수배로 변하기 때문에 미세한 조성 조절은 거의 불가능하다.
도 1은 종래의 방법으로 3성분계 화합물의 단원자 증착법에 의한 조성 조절 방법을 설명하는 그래프도로서, 반응 기체의 양에 따른 증착률의 일반적인 변화를 도시한다.
상기 단원자 증착법은 표면 흡착반응에 기초하기 때문에 반응 가스의 유량이 일정량 이상이 되면 증착률이 일정한 값으로 포화된다.
이때, 포화된 증착률 값, 도 1에서의 a, b 는 각 소오스 물질 및 반응 가스에 따라 특정한 값을 갖게 된다.
또한 포화된 증착률 값, a 또는 b 에 이르기 위한 소오스 가스 및 반응 가스의 임계 값도 소오스 물질 및 반응가스의 화학적 특성이 결정되면 하나의 값으로 고정된다.
따라서 2성분계 이상 물질의 산화물 박막을 단원자층 증착 공정에 의해 형성 할 경우 포화된 증착률 값으로 화학 양론적 조성을 갖는 산화물 박막을 형성하기 위해서는 기존의 방법과 같이 복잡하고 각 소오스의 주입 비율 ( feeding ratio ) 을 바꾸어 공정을 진행하는 어려운 공정을 실시하여야 하는 문제점이 있다.
본 발명은 상기한 바와같이 종래기술에 따른 문제점들을 해결하기 위하여, 고집적화된 반도체소자의 캐패시터 형성공정시 양호한 단차피복비를 필요로 하는 단원자 증착법으로 고유전 유전체막을 용이하게 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따라 3성분계 화합물의 단원자 증착법에 의한 조성 조절 방법을 설명하는 그래프도.
도 2는 SrTiO3 의 단원자 증착 공정시 Ar/O2 비율에 따른 증착률 변화를 도시한 그래프도.
도 3은 본 발명에 따라 고유전율을 갖는 SrTiO3 박막을 형성하는 단계를 도시한 그래프도.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
고유전율을 갖는 반도체소자의 캐패시터 형성방법에 있어서,
(a) 제1성분 소오스 또는 제2성분 소오스를 반응 용기 내에 주입하여 반도체기판 표면에 흡착시키는 공정과,
(b) 상기 (a) 공정후 반응 용기 내를 제1 퍼지 ( Purge ) 하는 공정과,
(c) 플라즈마화 된 Ar/O2 혼합 가스를 반응 용기 내로 주입하여 상기 반도체기판에 흡착된 제1성분 소오스 또는 제2성분 소오스와 반응시키는 공정과,
(d) 상기 (c) 의 반응 부산물과 잔류 Ar/O2 가스를 제2퍼지하여 제거하는 공정과,
(e) 제2성분 소오스 또는 제1성분 소오스를 상기 반응 용기 내에 공급하여 흡착시키는 공정과,
(f) 상기 (e) 공정후 반응 용기 내를 제3 퍼지 ( Purge ) 하는 공정과,
(g) 상기 반응 용기 내에 플라즈마화된 Ar/O2 혼합 가스를 제공하여 산화 반응을 유도하는 공정과,
(h) 상기 (g) 에서의 잔류 가스 및 반응 부산물을 제거하는 제4퍼지를 Ar/O2 혼합가스로 실시하는 공정과,
(i) 상기 (a) ∼ (h) 공정을 반복 실시하여 예정된 두께의 고유전 유전체막을 형성하는 공정을 포함하는 것과,
상기 (a)에서 상기 반도체기판은 Si, SiO2, TiN, TiSiN, TiAlN, Ru, Pt, Ir, RuO2, IrO2 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 구조인 것과,
상기 (b),(d),(f),(h)에서 제1,2,3,4 퍼지공정은 진공펌프를 이용하여 실시하거나 여기에 비활성기체를 첨가하여 실시하는 것과,
상기 (c),(g)에서 플라즈마를 공급하는 동안의 산소 공급을 0.1 ∼ 10 초 동안 실시하는 것과,
상기 (c),(g)에서 반응 용기의 압력을 0.5 ∼ 5.0 Torr 로 유지하는 것과,
상기 (c),(g)에서 플라즈마화된 Ar/O2 의 O2 비율을 전체의 20 ∼ 40 퍼센트로 조절하는 것과,
상기 (c),(g)에서 플라즈마화된 Ar/O2 는 반응 용기 내에서 직접 발생시켜 사용하거나 외부에서 발생시켜 반응 용기 내로 유도해 공급되는 리무트 플라즈마 ( remote plasma )를 사용하는 것과,
상기 (a)∼(i) 공정은 상기 반도체 기판을 150 ∼ 300 ℃ 로 유지하고, 제1성분 소오스와 제2성분 소오스가 0.1 ∼ 10 초 동안 공급하여 실시하는 것을 제1특징으로 한다.
또한, 본 발명은,
고유전율을 갖는 반도체소자의 캐패시터 형성방법에 있어서,
(a) Sr 또는 Ti 를 반응 용기 내에 주입하여 반도체기판 표면에 흡착시키는 공정과,
(b) 상기 (a) 공정후 반응 용기 내를 제1 퍼지 ( Purge ) 하는 공정과,
(c) 플라즈마화 된 Ar/O2 혼합 가스를 반응 용기 내로 주입하여 상기 반도체기판에 흡착된 Sr 소오스 또는 Ti 와 반응시키는 공정과,
(d) 상기 (c) 의 반응 부산물과 잔류 Ar/O2 가스를 제2퍼지하여 제거하는 공정과,
(e) Ti 소오스 또는 Sr 소오스를 상기 반응 용기 내에 공급하여 흡착시키는 공정과,
(f) 상기 (e) 공정후 반응 용기 내를 제3 퍼지 ( Purge ) 하는 공정과,
(g) 상기 반응 용기 내에 플라즈마화된 Ar/O2 혼합 가스를 제공하여 산화 반응을 유도하는 공정과,
(h) 상기 (g) 에서의 잔류 가스 및 반응 부산물을 제거하는 제4퍼지를 Ar/O2 혼합가스로 실시하는 공정과,
(i) 상기 (a) ∼ (h) 공정을 반복 실시하여 예정된 두께의 고유전 유전체막을 형성하는 공정을 포함하는 것과,
상기 (a)에서 상기 반도체기판은 Si, SiO2, TiN, TiSiN, TiAlN, Ru, Pt, Ir, RuO2, IrO2 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 구조인 것과,
상기 (a)에서 상기 Sr 소오스로 Sr(THD)2, Sr(METHD)2 와 같은 β-Diketonate 계열의 Ligand 를 갖는 물질이나 이들을 용제에 녹인 것 중에서 선택된 임의의 한가지 사용하는 것과,
상기 (a)에서 상기 Ti 소오스로 Ti(i-OC3H7)4, Ti(n-OC4H9)4, Ti(t-OC4H7)4, Ti(OC2H5)4, Ti(OCH3)4, Ti(n-OC3H7)4 및 이들의 조합 중에서 선택된 임의의 한가지와 같은 알콕사이드 계열의 물질을 사용하는 것과,
상기 (a),(e)에서 Sr 소오스와 Ti 소오스의 공급시간을 0.1 ∼ 10 초 동안 실시하는 것과,
상기 (b),(d),(f),(h)에서 제1,2,3,4 퍼지공정은 진공펌프를 이용하여 실시하거나 여기에 비활성기체를 첨가하여 실시하는 것과,
상기 (c),(g)에서 반응 용기의 압력을 0.5 ∼ 5.0 Torr 로 유지하며 플라즈마를 공급하는 동안의 산소 공급 시간을 0.1 ∼ 10 초로 하여 실시하는 것과,
상기 (c),(g)에서 플라즈마화된 Ar/O2 는 반응 용기 내에서 직접 발생시켜 사용하거나 외부에서 발생시켜 반응 용기 내로 유도해 공급되는 리무트 플라즈마 ( remote plasma )를 사용하는 것과,
상기 (c),(g)에서 플라즈마화된 Ar/O2 의 O2 비율을 전체의 20 ∼ 40 퍼센트로 조절하는 것과,
상기 (a)∼(i)의 유전체막 형성공정은 상기 반도체 기판을 150 ∼ 300 ℃ 로 유지하며 실시하는 것을 제2특징으로 한다.
또한, 본 발명은
Sr/Ti 의 칵테일 소오스와 Ti 소오스를 이용하여 상기 본 발명의 제2특징과 같은 방법으로 유전체막을 형성하는 것을 제3특징으로 한다.
한편, 본 발명의 원리는 다음과 같다.
원자층 단위의 표면 화학 반응의 특징을 갖고 있는 일반 단원자층 증착법의 특징을 그대로 이용하되, 반응 가스가 각각의 소오스 물질과 반응하는 차이를 이용하여 각 성분비를 조절하는 것을 기본 원리로 한다.
예를 들면, Sr 소오스 및 Ti 의 소오스를 이용한 단원자층 증착공정으로 SrTiO 박막을 형성할 경우 산화원으로 Ar/O2 혼합 가스의 remute plasma 장치로 활성화시켜 반응 챔버내로 주입함으로써 각 소오스와 Ar/O2 의 산화 반응 차이를 이용하여 흡착된 Sr 소오스와 Ti 소오스의 주입비를 변화시키지 않으면서 조성비를 자유롭게 조절된 SrTiO3 박막을 형성할 수 있도록 한다.
이때, 상기 Sr 소오스로 Sr(THD)2, Sr(METHD)2 와 같은 β-Diketonate 계열의 Ligand 를 갖는 물질이나 이들을 용제에 녹인 것 중에서 선택된 임의의 한가지 사용한다. 그리고, 상기 Ti 소오스로 Ti(i-OC3H7)4, Ti(n-OC4H9)4, Ti(t-OC4H7)4, Ti(OC2H5)4, Ti(OCH3)4, Ti(n-OC3H7)4 및 이들의 조합 중에서 선택된 임의의 한가지와 같이 알콕사이드 계열의 물질을 사용한다.
도 2는 SrTiO3를 단원자 증착 공정으로 형성할 때 Ar/O2 비율에 따른 증착률의 변화를 도시한 그래프도로서, 산소의 비율이 증가할수록 증착률이 증가하여 일정값으로 포화되는 것을 도시한다. 이때, O2의 비율에 따른 TiO2 및 SrO 의 증착률 변화가 크게 다르게 나타난다.
상기 도 2를 참조하면, TiO2의 경우는 O2의 비율이 10% 이상만 되면 흡착된 Ti 소오스와 반응이 이루어져 증착률이 포화값에 이르지만 SrO 의 경우에는 20% 이상에서 점진적으로 증가하여 그 값이 일정한 값으로 이르는 것을 보인다.
상기 O2의 비율이 20∼40 % 사이에서 TiO2 의 증착률은 거의 일정한 값을 보이지만 SrO 의 증착률은 점진적인 증가 상태에 있는 것을 볼 수 있다.
상기한 TiO2 및 SrO 의 증착률 변화 차이는 흡착된 Sr, Ti 의 산화를 위한 산소 비율을 20∼40% 사이로 조절하여 Sr/Ti 조성을 자유롭게 조절할 수 있다는 것을 의미한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 그래프로 도시한 것으로서, SrTiO3 를 형성하기 위한 단원자 증착법의 1 싸이클 ( cycle )을 도시한다.
도 3을 참조하면, 제1단계는 Sr ( 또는 Ti ) 소오스를 반응 용기 내에 주입하여 표면 흡착 반응을 유도한다.
이때, 상기 Sr 소오스는 β-Diketonate 계열의 Ligand 를 갖는 Sr(THD)2, Sr(METHD)2 를 사용하였으며, 상기 Ti 소오스는 알콕사이드 계열의 Ti(OiPr)4를 사용하였다.
그리고, 같은 원리로 Sr 소오스로는 β-Diketonate 계열의 Ligand를 갖는 여타 다른 소오스를 사용할 수 있으며 Ti 소오스 역시 알콕사이드 계열의 다른 소오스를 사용할 수도 있다.
제2단계는 잔류 소오스 가스를 제거하기 위하여 Ar 또는 N2로 퍼지 ( Purge ) 한다.
제3단계는 Sr / Ti 조성을 맞추기 위하여 미리 설정된 Ar / O2 비율로plasma 화 된 Ar/O2 혼합 가스를 반응 용기 내로 주입하여 반도체기판에 미리 흡착된 Sr ( 또는 Ti ) 소오스와 반응을 시켜 SrO 또는 Ar/O2의 단원자층을 형성한다.
제4단계는 산화 반응 후 발생하는 반응 부산물 및 잉여 잔류 Ar/O2 가스를 퍼지하여 제거한다.
제5단계는 처음에 공급된 소오스와 반대로 TI ( 또는 Sr ) 소오스를 반응 용기 내에 공급하여 흡착 반응을 유도한다.
제6단계는 잔류 가스를 퍼지하여 제거한다.
제7단계는 산화 반응을 위하여 미리 설정된 Ar/O2 비율로 Remote Plasma 장치에서 플라즈마화된 Ar/O2 혼합 가스를 반응 용기 내로 주입하여 산화 반응을 유도한다.
제8단계는 잔류 가스 및 반응 부산물을 제거하기 위하여 Ar/O2 로 퍼지한다.
상기한 제1단계 내지 제8단계를 8 번 반복하여 SrTiO3 한 층을 형성할 수 있다.
이때 상기 반도체기판 상에 형성된 SrTiO3 박막의 Sr/Ti 조성비는 특정 Ar/O2 비에 해당하는 TiO2의 증착률과 SrO 의 비율이 된다. 상기 도 2를 참조하면, O2의 비율을 Fo2로 할 경우 Sr/Ti의 비는 RSrO/RTiO2가 된다.
따라서, 이와 같은 방법으로 SrTiO3 박막을 제작할 경우 Sr과 Tr 소오스의 주입 비율을 1/1로 유지하면서도 Sr/Ti의 조성 조절이 가능하다.
그리고, 원하는 두께의 SrTiO3 ( 이하에서, STO 라 함 ) 박막을 형성하기 위해서, 제1단계 내지 제8단계를 하나의 싸이클 ( cycle ) 로 하여 원하는 횟수를 반복하여 형성한다.
그리고, 상기 STO 박막 형성공정은, 반도체 기판 온도를 150 ∼ 300 ℃로 유지하고, Sr 및 Ti 소오스의 공급 시간을 0.1 ∼ 10 초 동안으로 하여 실시한다.
이때, 상기 STO 박막의 단원자 증착 공정은 Ar/O2 Plasma 에 대한 반응 특성의 차이가 클수록 유리하다.
본 발명의 다른 실시예는 상기 Sr 소오스 대신 Sr/Ti의 칵테일 소오스를 사용할 경우 (Ba, Sr)TiO3 인 BST 박막을 형성할 수도 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 2성분계 이상의 산화막 조성 조절을 매우 용이하게 할 수 있어 고유전율의 산화막을 단원자층 증착 공정으로 용이하게 제조할 수 있도록 함으로써 고집적화된 반도체소자의 고유전 유전체막을 용이하게 증착하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 효과를 제공한다.

Claims (19)

  1. 고유전율을 갖는 2성분계 이상의 유전체막이 형성되는 반도체소자의 캐패시터 형성방법에 있어서,
    (a) 상기 2성분계의 제1성분 소오스 또는 제2성분 소오스를 반응 용기 내에 주입하여 반도체기판 표면에 흡착시키는 공정과,
    (b) 상기 (a) 공정후 반응 용기 내를 제1 퍼지 ( Purge ) 하는 공정과,
    (c) 플라즈마화 된 Ar/O2 혼합 가스를 반응 용기 내로 주입하여 상기 반도체기판에 흡착된 제1성분 소오스 또는 제2성분 소오스와 반응시키는 공정과,
    (d) 상기 (c) 의 반응 부산물과 잔류 Ar/O2 가스를 제2퍼지하여 제거하는 공정과,
    (e) 제2성분 소오스 또는 제1성분 소오스를 상기 반응 용기 내에 공급하여 흡착시키는 공정과,
    (f) 상기 (e) 공정후 반응 용기 내를 제3 퍼지 ( Purge ) 하는 공정과,
    (g) 상기 반응 용기 내에 플라즈마화된 Ar/O2 혼합 가스를 제공하여 산화 반응을 유도하는 공정과,
    (h) 상기 (g) 에서의 잔류 가스 및 반응 부산물을 제거하는 제4퍼지를 Ar/O2 혼합가스로 실시하는 공정과,
    (i) 상기 (a) ∼ (h) 공정을 반복 실시하여 예정된 두께의 고유전 유전체막을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서,
    (a)에서 상기 반도체기판은 Si, SiO2, TiN, TiSiN, TiAlN, Ru, Pt, Ir, RuO2, IrO2 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 구조인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  3. 제 1 항에 있어서,
    (b),(d),(f),(h)에서 제1,2,3,4 퍼지공정은 진공펌프를 이용하여 실시하거나 상기 진공펌프에 비활성기체를 첨가하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  4. 제 1 항에 있어서,
    (c),(g)에서 플라즈마를 공급하는 동안의 산소 공급을 0.1 ∼ 10 초 동안 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  5. 제 1 항에 있어서,
    (c),(g)에서 반응 용기의 압력을 0.5 ∼ 5.0 Torr 로 유지하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  6. 제 1 항에 있어서,
    (c),(g)에서 플라즈마화된 Ar/O2 의 O2 비율을 전체의 20 ∼ 40 퍼센트로 조절하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  7. 제 1 항에 있어서,
    (c),(g)에서 플라즈마화된 Ar/O2 는 반응 용기 내에서 직접 발생시켜 사용하거나 외부에서 발생시켜 반응 용기 내로 유도해 공급되는 리무트 플라즈마 ( remote plasma )를 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  8. 제 1 항에 있어서,
    (a)∼(i) 공정은 상기 반도체 기판을 150 ∼ 300 ℃ 로 유지하고, 제1성분 소오스와 제2성분 소오스가 0.1 ∼ 10 초 동안 공급하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  9. 고유전율을 갖는 반도체소자의 캐패시터 형성방법에 있어서,
    (a) Sr 소오스 또는 Ti 소오스를 반응 용기 내에 주입하여 반도체기판 표면에 흡착시키는 공정과,
    (b) 상기 (a) 공정후 반응 용기 내를 제1 퍼지 ( Purge ) 하는 공정과,
    (c) 플라즈마화 된 Ar/O2 혼합 가스를 반응 용기 내로 주입하여 상기 반도체기판에 흡착된 Sr 소오스 또는 Ti 소오스와 반응시키는 공정과,
    (d) 상기 (c) 의 반응 부산물과 잔류 Ar/O2 가스를 제2퍼지하여 제거하는 공정과,
    (e) Ti 소오스 또는 Sr 소오스를 상기 반응 용기 내에 공급하여 흡착시키는 공정과,
    (f) 상기 (e) 공정후 반응 용기 내를 제3 퍼지 ( Purge ) 하는 공정과,
    (g) 상기 반응 용기 내에 플라즈마화된 Ar/O2 혼합 가스를 제공하여 산화 반응을 유도하는 공정과,
    (h) 상기 (g) 에서의 잔류 가스 및 반응 부산물을 제거하는 제4퍼지를 Ar/O2 혼합가스로 실시하는 공정과,
    (i) 상기 (a) ∼ (h) 공정을 반복 실시하여 예정된 두께의 고유전 유전체막을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  10. 제 9 항에 있어서,
    (a)에서 상기 반도체기판은 Si, SiO2, TiN, TiSiN, TiAlN, Ru, Pt, Ir, RuO2, IrO2 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 구조인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  11. 제 9 항에 있어서,
    (a)에서 상기 Sr 소오스로 Sr(THD)2, Sr(METHD)2 와 같은 β-Diketonate 계열의 Ligand 를 갖는 물질이나 이들을 용제에 녹인 것 중에서 선택된 임의의 한가지 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  12. 제 9 항에 있어서,
    (a)에서 상기 Ti 소오스로 Ti(i-OC3H7)4, Ti(n-OC4H9)4, Ti(t-OC4H7)4, Ti(OC2H5)4, Ti(OCH3)4, Ti(n-OC3H7)4 및 이들의 조합 중에서 선택된 임의의 한가지를 포함하는 알콕사이드 계열의 물질을 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  13. 제 9 항에 있어서,
    (a),(e)에서 Sr 소오스와 Ti 소오스의 공급시간을 0.1 ∼ 10 초 동안 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  14. 제 9 항에 있어서,
    (b),(d),(f),(h)에서 제1,2,3,4 퍼지공정은 진공펌프를 이용하여 실시하거나 여기에 비활성기체를 첨가하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  15. 제 9 항에 있어서,
    (c),(g)에서 반응 용기의 압력을 0.5 ∼ 5.0 Torr 로 유지하며 플라즈마를공급하는 동안의 산소 공급 시간을 0.1 ∼ 10 초로 하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  16. 제 9 항에 있어서,
    (c),(g)에서 플라즈마화된 Ar/O2 는 반응 용기 내에서 직접 발생시켜 사용하거나 외부에서 발생시켜 반응 용기 내로 유도해 공급되는 리무트 플라즈마 ( remote plasma )를 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  17. 제 9 항에 있어서,
    (c),(g)에서 플라즈마화된 Ar/O2 의 O2 비율을 전체의 20 ∼ 40 퍼센트로 조절하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  18. 제 9 항에 있어서,
    (a)∼(i)의 유전체막 형성공정은 상기 반도체 기판을 150 ∼ 300 ℃ 로 유지하며 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  19. Sr/Ti 의 칵테일 소오스와 Ti 소오스를 이용하여 청구항 9 의 방법으로 유전체막을 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
KR10-2001-0089192A 2001-12-31 2001-12-31 반도체소자의 캐패시터 형성방법 KR100444304B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0089192A KR100444304B1 (ko) 2001-12-31 2001-12-31 반도체소자의 캐패시터 형성방법
US10/331,271 US6645805B2 (en) 2001-12-31 2002-12-30 Method for forming dielectric film of capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0089192A KR100444304B1 (ko) 2001-12-31 2001-12-31 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20030058666A KR20030058666A (ko) 2003-07-07
KR100444304B1 true KR100444304B1 (ko) 2004-08-16

Family

ID=19718023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0089192A KR100444304B1 (ko) 2001-12-31 2001-12-31 반도체소자의 캐패시터 형성방법

Country Status (2)

Country Link
US (1) US6645805B2 (ko)
KR (1) KR100444304B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361551B2 (en) 2008-12-30 2013-01-29 Samsung Electronics Co., Ltd. Methods forming high dielectric target layer
KR20240146288A (ko) 2023-03-29 2024-10-08 송한영 표지일체형 종이스프링

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
KR100449028B1 (ko) * 2002-03-05 2004-09-16 삼성전자주식회사 원자층 증착법을 이용한 박막 형성방법
KR100511914B1 (ko) * 2003-05-09 2005-09-02 주식회사 하이닉스반도체 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
US7618681B2 (en) * 2003-10-28 2009-11-17 Asm International N.V. Process for producing bismuth-containing oxide films
KR100780661B1 (ko) * 2005-06-29 2007-11-29 주식회사 하이닉스반도체 비휘발성 메모리 소자의 유전체막 및 그 형성방법
US7713584B2 (en) * 2005-12-22 2010-05-11 Asm International N.V. Process for producing oxide films
JP2008028051A (ja) * 2006-07-20 2008-02-07 Elpida Memory Inc ナノラミネート構造誘電膜の形成方法
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US8383525B2 (en) 2008-04-25 2013-02-26 Asm America, Inc. Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
US8609553B2 (en) * 2011-02-07 2013-12-17 Micron Technology, Inc. Methods of forming rutile titanium dioxide and associated methods of forming semiconductor structures
US8564095B2 (en) 2011-02-07 2013-10-22 Micron Technology, Inc. Capacitors including a rutile titanium dioxide material and semiconductor devices incorporating same
US9287134B2 (en) * 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120680A (en) * 1990-07-19 1992-06-09 At&T Bell Laboratories Method for depositing dielectric layers
KR960001167A (ko) * 1994-06-08 1996-01-25 김주용 강유전체 박막 제조장치 및 그 제조방법
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
KR20000049298A (ko) * 1999-04-06 2000-08-05 이경수 박막 형성 방법
KR20010097641A (ko) * 2000-04-25 2001-11-08 김응수 반도체 메모리 소자의 캐패시터 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499207A (en) * 1993-08-06 1996-03-12 Hitachi, Ltd. Semiconductor memory device having improved isolation between electrodes, and process for fabricating the same
US6287965B1 (en) 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
KR20020001376A (ko) 2000-06-28 2002-01-09 박종섭 반도체 소자의 알루미늄 산화막 형성 방법
US6391803B1 (en) 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120680A (en) * 1990-07-19 1992-06-09 At&T Bell Laboratories Method for depositing dielectric layers
KR960001167A (ko) * 1994-06-08 1996-01-25 김주용 강유전체 박막 제조장치 및 그 제조방법
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
KR20000049298A (ko) * 1999-04-06 2000-08-05 이경수 박막 형성 방법
KR100273473B1 (ko) * 1999-04-06 2000-11-15 이경수 박막 형성 방법
KR20010097641A (ko) * 2000-04-25 2001-11-08 김응수 반도체 메모리 소자의 캐패시터 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361551B2 (en) 2008-12-30 2013-01-29 Samsung Electronics Co., Ltd. Methods forming high dielectric target layer
KR20240146288A (ko) 2023-03-29 2024-10-08 송한영 표지일체형 종이스프링

Also Published As

Publication number Publication date
KR20030058666A (ko) 2003-07-07
US20030124875A1 (en) 2003-07-03
US6645805B2 (en) 2003-11-11

Similar Documents

Publication Publication Date Title
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100444304B1 (ko) 반도체소자의 캐패시터 형성방법
KR100629023B1 (ko) 티타늄 함유 유전체막 및 그 제조 방법
US20040203254A1 (en) Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films
KR20040093255A (ko) Ａｌｄ에 의한 금속 박막 형성 방법, 란탄 산화막 형성방법 및 반도체 소자의 고유전막 형성 방법
KR20120104552A (ko) 유전체 막들의 부동태화를 위한 공정들
KR20010065160A (ko) 반도체 소자의 알루미늄 옥사이드 박막 형성 방법
US6849300B2 (en) Method for forming high dielectric layers using atomic layer deposition
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
KR20110006450A (ko) 반도체 소자의 유전 박막 형성 방법
KR100829608B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
US6919243B2 (en) Methods of forming an integrated circuit capacitor in which a metal preprocessed layer is formed on an electrode thereof
KR100443350B1 (ko) 스트론튬루테늄산화물의 단원자층 증착 방법
KR101688891B1 (ko) 다성분계 박막의 형성방법
KR20080064259A (ko) 개선된 금속 전구체 공급 및 퍼지 단계를 갖는 박막 증착방법
KR100780650B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100770276B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR100531464B1 (ko) 원자층 증착법을 이용한 하프니움산화막 형성방법
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100734744B1 (ko) 다성분계 고유전체의 박막 증착 방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법
KR100539963B1 (ko) 반도체 소자의 유전체막 형성 방법
KR100766007B1 (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법
KR100675893B1 (ko) 원자층증착방법을 이용한 하프늄지르코늄옥사이드막형성방법
KR20120068546A (ko) 다성분계 박막의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee