KR100439099B1 - Method for exposing electron beam of semiconductor device - Google Patents
Method for exposing electron beam of semiconductor device Download PDFInfo
- Publication number
- KR100439099B1 KR100439099B1 KR10-2001-0077405A KR20010077405A KR100439099B1 KR 100439099 B1 KR100439099 B1 KR 100439099B1 KR 20010077405 A KR20010077405 A KR 20010077405A KR 100439099 B1 KR100439099 B1 KR 100439099B1
- Authority
- KR
- South Korea
- Prior art keywords
- electron beam
- active region
- type active
- patterned
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 반도체 소자의 전자선 노광 방법에 관한 것으로, 특히 n형 활성 영역과 p형 활성 영역을 원하는 형태로 패터닝(Patterning)한 반도체 기판을 노광마스크로 사용하여 원하는 형태의 패터닝된 전자선을 형성하므로, 상기 원하는 형태로 패터닝된 전자선을 감광막에 전사 시켜 일시에 감광막을 패터닝하기 때문에 전자선 리소그래피(Lithograph)의 소요시간을 단축시키므로 소자 형성 공정에 전자선 리소그래피를 사용할 수 있어 소자의 집적화를 향상시키는 특징이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for exposing an electron beam of a semiconductor device. In particular, a patterned electron beam having a desired shape is formed by using a semiconductor substrate patterned with an n-type active region and a p-type active region in a desired shape as an exposure mask. Since the electron beam patterned in the desired shape is transferred to the photoresist film and the photoresist film is patterned at a time, the time required for electron beam lithography is shortened, and thus electron beam lithography can be used in the device formation process, thereby improving integration of devices.
Description
본 발명은 반도체 소자의 전자선 노광 방법에 관한 것으로, 특히 n형 활성 영역과 p형 활성 영역을 원하는 형태로 패터닝(Patterning)한 반도체 기판을 마스크로 사용하여 원하는 형태의 패터닝된 전자선을 형성하여 소자의 집적화를 향상시키는 반도체 소자의 전자선 노광 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for exposing an electron beam of a semiconductor device. In particular, a patterned electron beam having a desired shape is formed by using a semiconductor substrate patterned with n-type active region and p-type active region as a mask to form a patterned electron beam. The present invention relates to an electron beam exposure method of a semiconductor device for improving integration.
전자선을 사용하여 감광막을 패터닝하는 기술은 광학적 리소그래피 (Lithography)보다 해상도가 우수하다.The technique of patterning the photoresist using electron beams has better resolution than optical lithography.
도 1은 종래의 전자선 노광 장치를 도시한 사시도이다.1 is a perspective view showing a conventional electron beam exposure apparatus.
도 1을 참조하면, 전자총(11), 마스크스테이지(Mask stage)(12) 및 웨이퍼(Wafer)스테이지(13)를 포함하고 있다. 상기 전자총(11)은 전자선(EB)을 방사한다.Referring to FIG. 1, an electron gun 11, a mask stage 12, and a wafer stage 13 are included. The electron gun 11 emits an electron beam EB.
상기 마스크스테이지(12)는 노광마스크(EM1)를 안착시키고, 상기 웨이퍼스테이지(13)는 웨이퍼(W)를 안착시킨다.The mask stage 12 seats the exposure mask EM1, and the wafer stage 13 seats the wafer W.
상기 전자총(11)으로부터 방사된 전자선은 상기 노광마스크(EM1) 상으로 주사된다. 상기 웨이퍼(W)는 상기 노광마스크(EM1)를 투과한 전자선에 노광된다.The electron beam emitted from the electron gun 11 is scanned onto the exposure mask EM1. The wafer W is exposed to an electron beam that has passed through the exposure mask EM1.
또한, 전자선 노광 장치는 제1광학시스템(14) 및 제2광학시스템(15)을 포함하고 있다.The electron beam exposure apparatus also includes a first optical system 14 and a second optical system 15.
상기 제1광학시스템(14)은 상기 마스크스테이지(12) 상의 노광마스크(EM1)에 대하여 전자선의 주사된 위치를 변경하도록 전자총(11)으로부터 방사된 전자선을 평면 X 및 Y 방향으로 편향시킨다.The first optical system 14 deflects the electron beam emitted from the electron gun 11 in the plane X and Y directions to change the scanned position of the electron beam with respect to the exposure mask EM1 on the mask stage 12.
그리고 상기 제2광학시스템(15)은 상기 웨이퍼스테이지(13)상의 웨이퍼(W)의 표면에 대하여 전자선의 주사된 위치를 변경하도록 상기 노광마스크(EM1)를 투과한 전자선을 평면 X 및 Y방향으로 편향시킨다.The second optical system 15 transmits the electron beam passing through the exposure mask EM1 in the plane X and Y directions so as to change the scanned position of the electron beam with respect to the surface of the wafer W on the wafer stage 13. Deflect.
상기 제1 및 제2광학시스템(14,15)은 제어장치(16)에 의해 제어된다.The first and second optical systems 14, 15 are controlled by a controller 16.
상기 마스크스테이지(12) 및 웨이퍼스테이지(13)에는 상기 제어장치(16)에 의해 제어되는 스테이지구동기(17,18)가 제공된다.The mask stage 12 and the wafer stage 13 are provided with stage drivers 17, 18 controlled by the control device 16.
상기 스테이지구동기(17,18)는 각각 상기 노광마스크(EM1) 및 웨이퍼(W)의 평면위치를 변경한다.The stage drivers 17 and 18 change the planar positions of the exposure mask EM1 and the wafer W, respectively.
상기 제어장치(16)는 메모리(Memory)(19)에 연결된다. 상기 제어장치(16)는 제1 및 제2광학시스템(14,15)과 스테이지(12,13)를 제어하기 위하여 상기 메모리(19)로부터 번지들을 독출한다.The control device 16 is connected to a memory 19. The controller 16 reads the addresses from the memory 19 to control the first and second optical systems 14, 15 and the stages 12, 13.
상술한 전자선을 사용하여 감광막을 패터닝하는 기술은 일정한 면적을 갖는 전자선을 원하는 형태로 패터닝할 수 있는 노광마스크를 개발하지 못하여 원하는 패턴이 입력된 컴퓨터를 전자선 방출 장비에 연결한 후, 패터닝하고자 하는 선폭보다 작은 면적을 갖는 전자선을 컴퓨터의 명령에 따라 순차적으로 이동시키면서 주사하여 감광막을 패터닝하기 때문에 소요되는 시간이 길어 반도체 칩 제조에 사용하기 어렵다는 문제점이 있었다.The above-described technique of patterning a photoresist film using an electron beam does not develop an exposure mask that can pattern an electron beam having a predetermined area into a desired shape, and thus, connects a computer having a desired pattern to the electron beam emission equipment, and then lines width to be patterned. Since the photosensitive film is patterned by scanning electron beams having a smaller area while sequentially moving in accordance with a computer command, there is a problem in that it takes a long time to be difficult to use in manufacturing a semiconductor chip.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 n형 활성 영역과 p형 활성 영역을 원하는 형태로 패터닝한 반도체 기판을 마스크로 사용하여 원하는 형태의 패터닝된 전자선을 형성하므로 상기 원하는 형태로 패터닝된 전자선을 감광막에 전사 시켜 일시에 감광막을 패터닝하는 반도체 소자의 전자선 노광 방법을 제공하는데 그 목적이 있다.The present invention has been made in order to solve the above problems, and by using a semiconductor substrate patterned with a n-type active region and a p-type active region as a mask to form a patterned electron beam of a desired shape is patterned into the desired shape SUMMARY OF THE INVENTION An object of the present invention is to provide an electron beam exposure method of a semiconductor device in which an electron beam is transferred to a photosensitive film to pattern the photosensitive film at a time.
도 1은 종래의 전자선 노광 장치를 도시한 사시도.1 is a perspective view showing a conventional electron beam exposure apparatus.
도 2는 외부로부터 입사되는 1차 전자선과 피사체로부터 방출되는 2차 전자선 또는 후방 산란 전자선의 방향을 각각 도시한 단면도.2 is a cross-sectional view illustrating the directions of a primary electron beam incident from the outside and a secondary electron beam or backscattered electron beam emitted from a subject, respectively.
도 3a와 도 3b는 본 발명의 실시 예에 따른 반도체 소자의 전자선 노광 공정 시 사용되는 노광마스크 형성 방법을 도시한 사시도.3A and 3B are perspective views illustrating a method of forming an exposure mask used in an electron beam exposure process of a semiconductor device according to an embodiment of the present invention.
도 4는 p형/n형 활성 영역과 텅스텐 플러그 각각의 배치된 형상을 도시한 레이아웃도.Fig. 4 is a layout showing the disposed shapes of each of the p-type / n-type active region and the tungsten plug.
도 5는 도 4의 2차 전자선 또는 후방 산란 전자선의 방출 양을 나타낸 사진도.5 is a photograph showing the emission amount of the secondary electron beam or the backscattered electron beam of FIG.
도 6a 내지 도 6c는 n형과 p형이 접합된 구조물에 바이어스가 없는 상태, 순방향 바이어스를 인가한 상태 및 역방향 바이어스를 인가한 상태를 각각 도시한 회로도.6A to 6C are circuit diagrams showing a state in which there is no bias, a state in which forward bias is applied, and a state in which reverse bias is applied to a structure in which n-type and p-type junctions are respectively.
도 7은 n형/p형 활성 영역이 각각 포함된 구조물에서 2차 전자선 또는 후방 산란 전자선의 방출을 도시한 단면도.7 is a cross-sectional view showing the emission of a secondary electron beam or a backscattered electron beam in a structure each including an n-type / p-type active region.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
11 : 전자총 12 : 마스크스테이지11 electron gun 12 mask stage
13 : 웨이퍼스테이지 14 : 제1광학시스템13 wafer stage 14 first optical system
15 : 제2광학시스템 16 : 제어장치15: second optical system 16: control device
17,18 : 스테이지구동기 19 : 메모리17,18: stage driver 19: memory
31 : 피사체 33,61 : 1차 전자선31: subject 33,61: primary electron beam
35 : 2차 전자선 37,63 : 후방 산란 전자선35 secondary electron beam 37,63 backscattered electron beam
41 : 반도체 기판 43 : p 웰41: semiconductor substrate 43: p well
45 : n 웰 47 : n형 활성 영역45: n well 47: n-type active region
49 : p형 활성 영역 51 : 산화막49: p-type active region 51: oxide film
53 : 텅스텐 플러그53: Tungsten Plug
본 발명의 반도체 소자의 전자선 노광 방법은 p 웰과 n 웰을 구비한 반도체 기판 상에 n형 활성 영역과 p형 활성 영역을 서로 격리되어 패터닝하되, 상기 n형 활성 영역보다 많은 전자선을 요하는 영역에 p형 활성 영역을 패터닝하는 단계와, 상기 n형 활성 영역과 p형 활성 영역 상측에 형성된 콘택홀을 구비한 절연막을 전면에 형성하는 단계와, 상기 콘택홀을 매립하는 플러그를 형성하는 단계와, 상기 구조물에 1차 전자선을 입사시켜 상기 콘택홀과 동일한 형태로 패터닝된 전자선을 상기 플러그를 통하여 방출하는 단계와, 상기 전자선을 노광대상층에 전사 시켜 상기 노광대상층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.In the electron beam exposure method of the semiconductor device of the present invention, an n-type active region and a p-type active region are separated from each other and patterned on a semiconductor substrate having p wells and n wells, and require more electron beams than the n-type active regions. Patterning a p-type active region on the substrate, forming an insulating film having contact holes formed on the n-type active region and the p-type active region on the entire surface thereof, and forming a plug to fill the contact hole; And injecting a primary electron beam into the structure to emit an electron beam patterned in the same form as the contact hole through the plug, and transferring the electron beam to an exposure target layer to pattern the exposure target layer. It is done.
도 2는 외부로부터 입사되는 1차 전자선과 피사체로부터 방출되는 2차 전자선 또는 후방 산란 전자선의 방향을 각각 도시한 단면도이다.2 is a cross-sectional view illustrating the directions of a primary electron beam incident from the outside and a secondary electron beam or backscattered electron beam emitted from a subject, respectively.
도 2를 참조하면, 외부로부터 1차 전자선(33)이 회로와 같은 피사체(31)에 입사되면, 상기 피사체(31)로부터 2차 전자선(35) 또는 후방 산란 전자선(37)이 방출된다.Referring to FIG. 2, when the primary electron beam 33 is incident on the subject 31 such as a circuit from the outside, the secondary electron beam 35 or the backscattered electron beam 37 is emitted from the subject 31.
상기 2차 전자선(35)은 상기 피사체(31) 표면에서 약 300Å 이내의 범위에서 생성되는 전자로 50eV 이하의 낮은 에너지를 가진다. 상기 2차 전자선(35)의 양은 상기 피사체(31)의 표면 형태와 표면의 축전 상태에 의해 좌우된다.The secondary electron beam 35 has a low energy of 50 eV or less as an electron generated within a range of about 300 mW on the surface of the subject 31. The amount of the secondary electron beams 35 depends on the surface shape of the subject 31 and the storage state of the surface.
그리고, 상기 후방 산란 전자선(37)은 입사 된 상기 1차 전자선(33)과 상기 피사체(31)가 반응하는 최대 깊이의 약 1/3 정도의 깊이에서 방출되는 전자들로 50eV 이상의 에너지를 가진다. 상기 후방 산란 전자선(37)의 양은 상기 피사체(31) 내부의 축전 상태에 의해 조절된다.The back scattering electron beam 37 has energy of 50 eV or more as electrons emitted at a depth of about 1/3 of the maximum depth at which the incident primary electron beam 33 reacts with the subject 31. The amount of the backscattered electron beam 37 is controlled by the power storage state inside the subject 31.
일반적으로 상기 1차 전자선(33)의 양과 에너지가 커지면 상기 피사체(31)의 내부까지 침투하는 1차 전자선의 양이 많아지기 때문에 상기 후방 산란 전자선(37)이 상기 2차 전자선(35)보다 상대적으로 많아진다.In general, when the amount and energy of the primary electron beam 33 become larger, the amount of the primary electron beam penetrating to the inside of the subject 31 increases, so that the backscattered electron beam 37 is more relative to the secondary electron beam 35. Will increase.
본 발명의 원리는 상술한 바와 같이 입사된 제 1 전자선에 의해 피사체로부터 방출되는 2차 전자선 또는 후방 산란 전자선을 이용하여 전자선을 원하는 형태로 패터닝할 수 있는 노광마스크를 형성하는 발명이다.The principle of the present invention is an invention for forming an exposure mask capable of patterning an electron beam into a desired shape by using a secondary electron beam or a backscattered electron beam emitted from a subject by the incident first electron beam as described above.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자의 전자선 노광 방법을 상세히 설명하면 다음과 같다.Hereinafter, an electron beam exposure method of a semiconductor device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3a와 도 3b는 본 발명의 실시 예에 따른 반도체 소자의 전자선 노광 공정 시 사용되는 노광마스크 형성 방법을 도시한 사시도이다.3A and 3B are perspective views illustrating a method of forming an exposure mask used in an electron beam exposure process of a semiconductor device according to an embodiment of the present invention.
도 3a를 참조하면, p 웰(43)과 n 웰(45)을 구비한 반도체 기판(41) 상에 n형 활성 영역(47)과 p형 활성 영역(49)을 형성하되, 전자가 적게 존재해야 하는 영역은 상기 n형 활성 영역(47)으로 패터닝하고 전자가 많이 존재해야 하는 영역은 상기 p형 활성 영역(49)으로 패터닝한다.Referring to FIG. 3A, the n-type active region 47 and the p-type active region 49 are formed on the semiconductor substrate 41 having the p well 43 and the n well 45, but there are few electrons. The region to be patterned is patterned into the n-type active region 47 and the region where a lot of electrons is to be patterned into the p-type active region 49.
그리고, 전면에 산화막(51)을 형성한 후, 상기 n형 활성 영역(47)과 p형 활성 영역(49) 상측의 산화막(51)을 식각한다. 이때 상기 산화막(51)은 상기 n형 활성 영역(47)과 p형 활성 영역(49)간의 격리막 역할을 한다.After the oxide film 51 is formed on the entire surface, the oxide film 51 on the n-type active region 47 and the p-type active region 49 is etched. In this case, the oxide layer 51 serves as a separator between the n-type active region 47 and the p-type active region 49.
이어, 상기 산화막(51) 사이에 노출된 n형 활성 영역(47)과 p형 활성 영역(49) 상에 텅스텐 플러그(53)를 형성한다. 이때 상기 텅스텐 플러그(53)에 의해 각각의 상기 n형 활성 영역(47)과 p형 활성 영역(49)에서 방출되는 전자의 밀도 차이는 유지되면서 외부로부터 입사되는 강한 에너지의 1차 전자선에 의해 활성 영역이 훼손되는 것을 방지한다.Next, a tungsten plug 53 is formed on the n-type active region 47 and the p-type active region 49 exposed between the oxide layers 51. At this time, the difference in the density of electrons emitted from the n-type active region 47 and the p-type active region 49 by the tungsten plug 53 is maintained and is activated by the primary energy beam of strong energy incident from the outside. Prevents the area from being tampered with.
그 후, 상기 구조물에 밀도가 일정한 1차 전자선(61)를 입사시킨다.Thereafter, a primary electron beam 61 having a constant density is incident on the structure.
도 3b를 참조하면, 2차 전자선 또는 후방 산란 전자선(63)의 방출 량에 따라상기 입사된 1차 전자선(61)에 의해 상기 반도체 기판(41)의 패턴 형상과 동일한 형태의 밀도 차이를 갖는 2차 전자선 또는 후방 산란 전자선(63)들이 방출되어 라인(Line)/스페이스(Space)의 원하는 형태로 패터닝된 전자선을 얻을 수 있다.Referring to FIG. 3B, 2 having the same density difference as that of the pattern of the semiconductor substrate 41 by the incident primary electron beam 61 according to the emission amount of the secondary electron beam or the backscattered electron beam 63. The secondary electron beam or backscattered electron beams 63 can be emitted to obtain an electron beam patterned in the desired form of a line / space.
그리고, 본 발명을 사용하여 콘택홀 형태의 패터닝된 전자선을 얻는 방법은 다음과 같다.In addition, a method of obtaining a patterned electron beam in the form of a contact hole using the present invention is as follows.
도 4는 p형/n형 활성 영역과 텅스텐 플러그 각각의 배치된 형상을 도시한 레이아웃도이고, 도 5는 도 4의 2차 전자선 또는 후방 산란 전자선의 방출 양을 나타낸 사진도이다.FIG. 4 is a layout diagram showing the arrangement of each of the p-type / n-type active region and the tungsten plug, and FIG. 5 is a photograph showing the emission amount of the secondary electron beam or the backscattered electron beam of FIG. 4.
도 4를 참조하면, p 웰(43)과 n 웰(45)을 구비한 반도체 기판(41) 상에 n형 활성 영역(47)과 p형 활성 영역(49)을 형성하되, 전자가 적게 존재해야 하는 영역은 상기 n형 활성 영역(47)으로 패터닝하고 전자가 많이 존재해야 하는 영역은 상기 p형 활성 영역(49)으로 패터닝한다.Referring to FIG. 4, the n-type active region 47 and the p-type active region 49 are formed on the semiconductor substrate 41 having the p well 43 and the n well 45, but there are few electrons. The region to be patterned is patterned into the n-type active region 47 and the region where a lot of electrons is to be patterned into the p-type active region 49.
그리고, 전면에 산화막(51)을 형성한 후, 상기 n형 활성 영역(47)과 p형 활성 영역(49) 상측의 산화막(51)을 식각하여 콘택홀을 형성한다. 이때 상기 산화막(51)은 상기 n형 활성 영역(47)과 p형 활성 영역(49)간의 격리막 역할을 한다.After the oxide film 51 is formed on the entire surface, a contact hole is formed by etching the oxide film 51 above the n-type active region 47 and the p-type active region 49. In this case, the oxide layer 51 serves as a separator between the n-type active region 47 and the p-type active region 49.
이어, 상기 콘택홀을 매립하는 텅스텐 플러그(53)를 형성한다. 이때 상기 텅스텐 플러그(53)에 의해 각각의 상기 n형 활성 영역(47)과 p형 활성 영역(49)에서 방출되는 전자의 밀도 차이는 유지되면서 외부로부터 입사되는 강한 에너지의 1차 전자선에 의해 활성 영역이 훼손되는 것을 방지한다.Next, a tungsten plug 53 filling the contact hole is formed. At this time, the difference in the density of electrons emitted from the n-type active region 47 and the p-type active region 49 by the tungsten plug 53 is maintained and is activated by the primary energy beam of strong energy incident from the outside. Prevents the area from being tampered with.
그 후, 상기 구조물에 밀도가 일정한 1차 전자선(61)를 입사시키면, 2차 전자선 또는 후방 산란 전자선(63)의 방출 량에 따라 도 5에서 각 영역의 밝기 차이가 나타난 것과 같이 상기 입사된 1차 전자선(61)에 의해 상기 반도체 기판(41)의 패턴 형상과 동일한 형태의 밀도 차이를 갖는 2차 전자선 또는 후방 산란 전자선(63)들이 방출되어 콘택홀의 원하는 형태로 패터닝된 전자선을 얻을 수 있다.Subsequently, when the primary electron beam 61 having a constant density is incident on the structure, as shown in FIG. 5, the brightness difference of each region is varied according to the emission amount of the secondary electron beam or the back scattering electron beam 63. Secondary electron beams or backscattered electron beams 63 having a density difference of the same shape as the pattern shape of the semiconductor substrate 41 are emitted by the difference electron beam 61 to obtain an electron beam patterned into a desired shape of a contact hole.
이때 전자선의 밀도 차이를 증가시킬 수 있는 방법으로는 상기 1차 전자선(61)의 양 및 에너지를 증가시켜 후방 산란 전자선의 방출되는 양을 증가시키거나, 마스크를 여러 개 사용하여 밀도차를 배로 증가시키는 방법이 있다.In this case, a method of increasing the density difference between the electron beams may include increasing the amount and energy of the primary electron beams 61 to increase the amount of emitted backscattered electron beams or doubling the density difference using multiple masks. There is a way to.
상기 다수의 마스크를 사용한 방법은 제 1 마스크를 사용하여 상기 패터닝된 전자선을 집중시키고 가속시킨 후, 동일한 형태로 패터닝된 제 2 마스크에 입사시키되, n형 활성 영역으로부터 방출된 밀도가 낮은 전자선은 상기 제 2 마스크의 n형 활성 영역에 입사시키고 p형 활성 영역으로부터 방출된 밀도가 높은 전자선은 상기 제 2 마스크의 p형 활성 영역에 입사되도록 조절하여 상기 제 2 마스크로부터 방출되는 전자선은 상기 제 1 마스크로부터 방출되는 전자선과 동일한 형태의 밀도 패터닝을 유지하면서 그 밀도차는 두 배로 증폭시킬 수 있다.The method using the plurality of masks concentrates and accelerates the patterned electron beam using a first mask and then enters a second mask patterned in the same shape, wherein the low density electron beam emitted from the n-type active region is The electron beam emitted from the second mask is adjusted to be incident on the n-type active region of the second mask and is emitted from the p-type active region to be incident on the p-type active region of the second mask. The density difference can be doubled while maintaining the same pattern of density as the electron beam emitted from it.
도 6a 내지 도 6c는 n형과 p형이 접합된 구조물에 바이어스가 없는 상태, 순방향 바이어스를 인가한 상태 및 역방향 바이어스를 인가한 상태를 각각 도시한 회로도이고, 도 7은 n형/p형 활성 영역이 각각 포함된 구조물에서 2차 전자선 또는 후방 산란 전자선의 방출을 도시한 단면도이다.6A to 6C are circuit diagrams illustrating a state where there is no bias, a state of applying a forward bias, and a state of applying a reverse bias to structures in which n-type and p-type junctions are formed, and FIG. 7 is n-type / p-type active. A cross-sectional view showing the emission of a secondary electron beam or a backscattered electron beam in a structure each containing a region.
도 6a 및 도 7을 참조하면, 텅스텐 플러그(53)를 통해 활성 영역으로 상기 1차 전자선(33)이 유입되면 상기 후방 산란 전자들이 활성 영역 내부에 생성되어 등방성 확산을 하게 된다.6A and 7, when the primary electron beam 33 is introduced into the active region through the tungsten plug 53, the backscattered electrons are generated inside the active region to cause isotropic diffusion.
이때, p 웰(43) 또는 n 웰(45)은 전기적 용량이 크기 때문에 전자들이 외부로부터 유입되어도 그 전위가 변화되지 않으나 n형 활성 영역(47) 또는 p형 활성 영역(49)은 전기적 용량이 작기 때문에 외부에서 전자가 유입되면 그 전위가 쉽게 변한다. 또한 서로 다른 형태로 도핑된 활성 영역과 웰의 경계면에서는 정류기 효과가 나타난다.At this time, since the p well 43 or the n well 45 has a large electrical capacity, the potential does not change even when electrons are introduced from the outside, but the n-type active region 47 or the p-type active region 49 has a large electrical capacitance. Because of the small size, the potential changes easily when electrons are introduced from the outside. In addition, rectifier effects occur at the interface between the well-doped active regions and the wells.
도 6b 및 도 7을 참조하면, 상기 n형 활성 영역(47)을 포함한 구조물에서 생성된 상기 후방 산란 전자가 상기 n형 활성 영역(47)에서 p 웰(43)의 방향으로 이동하면 N-P 결합 정류기에 순방향 전압을 가하는 효과를 유발하므로 전자들이 전기적 용량이 큰 상기 p 웰(43)로 쉽게 이동한다.6B and 7, when the backscattered electrons generated in the structure including the n-type active region 47 move in the direction of the p well 43 in the n-type active region 47, an NP-coupled rectifier The electrons move easily into the p well 43 having a large electrical capacity since it causes an effect of applying a forward voltage to the p well 43.
도 6c 및 도 7을 참조하면, 그 반대로 상기 p형 활성 영역(49)을 포함한 구조물에서 생성된 상기 후방 산란 전자가 상기 p형 활성 영역(49)에서 n 웰(45)의 방향으로 이동하면 N-P 결합 정류기에 역방향 전압을 가하는 효과를 유발하므로 전자들이 상기 n 웰(45)로 유출되지 못하고 상기 p형 활성 영역(49) 내에 축적된다.6C and 7, on the contrary, if the backscattered electrons generated in the structure including the p-type active region 49 move in the direction of the n well 45 from the p-type active region 49, NP Electrodes do not flow into the n well 45 but accumulate in the p-type active region 49 because it causes an effect of applying a reverse voltage to the coupling rectifier.
그 결과, 상기 n형 활성 영역(47)을 포함한 구조물에서는 전자들이 상기 p 웰(43)로 쉽게 이동하게 되고, 또한 상기 p형 활성 영역(49)을 포함한 구조물에서는 전자들이 상기 p형 활성 영역(49) 내에 축적되기 때문에 상기 p형 활성 영역(49)을 포함한 구조물이 상기 n형 활성 영역(47)을 포함한 구조물보다 많은 2차 전자선 또는 후방 산란 전자선(63)들이 방출된다.As a result, electrons move easily into the p well 43 in the structure including the n-type active region 47, and electrons in the structure including the p-type active region 49 form the p-type active region ( As it accumulates in 49, more secondary electron beams or backscattered electron beams 63 are emitted from the structure comprising the p-type active region 49 than the structure comprising the n-type active region 47.
상술한 바와 같이 본 발명에 있어서, 전자선을 원하는 형태로 패터닝할 수 있는 노광마스크를 형성하기 때문에 종래와 같이 원하는 패턴이 입력된 컴퓨터를 전자선 방출 장비에 연결시키지 않고 상기 노광마스크를 사용한 전자선 방출 장비만으로도 상기 원하는 형태로 패터닝된 전자선을 감광막에 전사 시켜 일시에 감광막을 패터닝할 수 있다.As described above, in the present invention, since an exposure mask capable of patterning the electron beam in a desired shape is formed, the electron beam emission equipment using the exposure mask is not required to be connected to the electron beam emission equipment without a computer having a desired pattern input as in the prior art. The photosensitive film may be patterned at one time by transferring the electron beam patterned in the desired shape to the photosensitive film.
본 발명의 반도체 소자의 전자선 노광 방법은 n형 활성 영역과 p형 활성 영역을 원하는 형태로 패터닝한 반도체 기판을 마스크로 사용하여 원하는 형태의 패터닝된 전자선을 형성하므로, 상기 원하는 형태로 패터닝된 전자선을 감광막에 전사 시켜 일시에 감광막을 패터닝하기 때문에 전자선 리소그래피의 소요시간을 단축시키므로 소자 형성 공정에 전자선 리소그래피를 사용할 수 있어 소자의 집적화를 향상시키는 효과가 있다.The electron beam exposure method of the semiconductor device of the present invention forms a patterned electron beam of a desired shape by using a semiconductor substrate patterned with a n-type active region and a p-type active region as a mask to form a patterned electron beam. Since the photoresist film is transferred to the photoresist film and the photoresist film is temporarily patterned, the time required for electron beam lithography is shortened, and thus, electron beam lithography can be used in the device formation process, thereby improving the integration of the device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0077405A KR100439099B1 (en) | 2001-12-07 | 2001-12-07 | Method for exposing electron beam of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0077405A KR100439099B1 (en) | 2001-12-07 | 2001-12-07 | Method for exposing electron beam of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030047030A KR20030047030A (en) | 2003-06-18 |
KR100439099B1 true KR100439099B1 (en) | 2004-07-05 |
Family
ID=29573688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0077405A KR100439099B1 (en) | 2001-12-07 | 2001-12-07 | Method for exposing electron beam of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100439099B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11233418A (en) * | 1998-02-18 | 1999-08-27 | Jeol Ltd | Electron beam lithography device |
KR20010065638A (en) * | 1999-12-30 | 2001-07-11 | 박종섭 | Method for forming patterned electron beam |
KR20010106205A (en) * | 2000-05-01 | 2001-11-29 | 미다라이 후지오 | Reflection-type mask for use in pattern exposure, manufacturing method therefor, exposure apparatus, and method of manufacturing a device |
-
2001
- 2001-12-07 KR KR10-2001-0077405A patent/KR100439099B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11233418A (en) * | 1998-02-18 | 1999-08-27 | Jeol Ltd | Electron beam lithography device |
KR20010065638A (en) * | 1999-12-30 | 2001-07-11 | 박종섭 | Method for forming patterned electron beam |
KR20010106205A (en) * | 2000-05-01 | 2001-11-29 | 미다라이 후지오 | Reflection-type mask for use in pattern exposure, manufacturing method therefor, exposure apparatus, and method of manufacturing a device |
Also Published As
Publication number | Publication date |
---|---|
KR20030047030A (en) | 2003-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6291110B1 (en) | Methods for transferring a two-dimensional programmable exposure pattern for photolithography | |
TWI463265B (en) | High-z structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels | |
JPS5828837A (en) | Method of producing microminiature solid state device | |
KR100380546B1 (en) | Semiconductor ic device fabricating method | |
US6071799A (en) | Method of forming a contact of a semiconductor device | |
JP2009158913A (en) | Fine pattern forming method of semiconductor element | |
KR20090097151A (en) | Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels | |
KR100283837B1 (en) | How to form a resist pattern | |
KR100192521B1 (en) | Method of manufacturing semiconductor device | |
CN100487866C (en) | Method for forming a mask pattern for ion-implantation | |
KR100439099B1 (en) | Method for exposing electron beam of semiconductor device | |
KR100327593B1 (en) | Method for forming patterned electron beam | |
JP3386218B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
US20060019412A1 (en) | Method to selectively correct critical dimension errors in the semiconductor industry | |
JP3433847B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JPH11288864A (en) | Aperture and drawing method for electron-beam drawing apparatus using the aperture, and manufacture of semiconductor device | |
KR100540332B1 (en) | Method for fabricating pattern of semiconductor device | |
KR100897474B1 (en) | Method for Fabricating Bipolar Transistor | |
US6518175B1 (en) | Process for reducing critical dimensions of contact holes, vias, and trench structures in integrated circuits | |
KR0166488B1 (en) | Fine contact forming method in the semiconductor device | |
KR100326259B1 (en) | Method for manufacturing semiconductor device | |
KR100401535B1 (en) | Method for manufacturing analog semiconductor device | |
KR100315041B1 (en) | Field emission display device and method for manufacturing the same | |
KR20030092569A (en) | Method for manufacturing a semiconductor device | |
KR20010038439A (en) | Method for forming contact hole of semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |