KR100436765B1

KR100436765B1 - 디지털 비디오 시스템의 신호처리장치 및 방법

Info

Publication number: KR100436765B1
Application number: KR10-2002-0040599A
Authority: KR
Inventors: 강호웅
Original assignee: 삼성전자주식회사
Priority date: 2002-07-12
Filing date: 2002-07-12
Publication date: 2004-06-23
Also published as: US7148931B2; JP2004048745A; CN1467999A; KR20040006348A; JP4401113B2; US20040008279A1; CN1207909C

Abstract

디지털 비디오 시스템의 신호처리장치 및 방법이 개시된다. 본 디지털 비디오 시스템의 신호처리 장치는, M 비트로 양자화된 신호를 입력받는 입력부, 및 M > N 인 경우, M 비트에서 상위 N 비트의 10진수값을 A 라고 하고, N 비트를 제외한 (M - N) 비트의 하위비트의 10진수값을 B 라고 할 때, 2^M-N번의 수직주사동안, (2^M-N- B) 번은 A 를 출력하고, B 번은 A + 1 을 출력하는 출력부를 구비한다. 이에 의해, 보다 많은 비트수로 양자화된 영상신호를 손실을 최소화하면서 보다 적은 비트수로 화면에 디스플레이하여 화질을 개선할 수 있다.

Description

디지털 비디오 시스템의 신호처리장치 및 방법{Apparatus and method for signal processing in a digital video system}

본 발명은 디지털 비디오 시스템의 신호처리장치 및 방법에 관한 것으로, 더욱 상세하게는 보다 많은 비트수로 양자화된 영상신호를 손실을 최소화하면서 보다 적은 비트수로 화면에 표시할 수 있는 디지털 비디오 시스템의 신호처리장치 및 방법에 관한 것이다.

DTV(Digital TV) 등의 디지털 비디오 시스템에서는, 화면에 영상을 디스플레이하기 위해, 아날로그 입력신호를 디지털 부호화하는 A/D 변환(Analog to Digital Conversion) 과정이 필요하다.

A/D 변환과정은 연속적으로 변화하는 아날로그의 영상이나 음성신호를 이산적인(discrete) 디지털 부호로 변환하는 과정으로, A/D 변환과정에서의 샘플링주파수(sampling frequency) 및 양자화(quantization) 비트수는 디지털 비디오 시스템의 화질, 음질, 및 정보량에 영향을 미친다. 즉, 샘플링 주파수를 높여서 샘플링을 조밀하게 하면 할수록 고역 주파수의 재생이 가능하게 되어 우수한 화질과 음질이 얻을 수 있다. 하지만, 샘플링 주파수에 비례해서 전송 및 기록을 위한 정보량도 그만큼 증가하게 된다.

마찬가지로, 1샘플당 취해지는 양자화(quantization) 비트수도 화질, 음질,및 정보량에 영향을 미친다. 예컨대, 초상권 보호를 위해서 자주 사용되는 모자이크 화면은 매우 거칠어서 그 내용을 판별하기 힘든데, 이것은 디지털 신호처리 과정에서 양자화 비트수를 매우 낮게 설정하기 때문이다. 이와 다르게, 양자화 비트수를 늘리면 늘릴수록 양자화 스템폭이 줄어들어서 화질과 음질이 개선되나, 샘플링주파수의 경우와 마찬가지로 양자화 비트수에 비례해서 정보량이 그 만큼 증가하므로 그 수치를 무작정 높이는 것은 곤란하다.

이와 같은 기술적인 제약 때문에 정보량이 적은 음향기기가 영상기기에 앞서 디지털화 되었으며, 대표적인 디지털 음향기기인 CD의 샘플링주파수 및 양자화 비트수는 각각 44.1 kHz 및 16비트이다. 재생 대역폭이 오디오 신호에 비해서 200여 배나 많은 동영상 신호의 경우, 양자화 비트수를 16비트 이상으로 취하면 정보량이 천문학적으로 늘어나므로 영상신호를 디지털 부호로 변환 및 기록하는 것이 현실적으로 불가능하게 된다. 그러므로 디지털 비디오 시스템에서의 양자화 비트수는 경제성, 인간의 시각특성, 및 실제 화면에서 판단할 수 있는 주관평가 등에서 실용상 문제가 없는 화질수준을 고려하여 결정되어야 한다. 일반적으로 양자화 비트수는 8비트나 10 비트가 사용되며, 최근에는 12비트의 디지털 프로세서 카메라도 등장하고 있다.

8비트의 분해능은 최대 2⁸(=256), 10비트의 분해능은 최대 2¹⁰(=1024), 12비트의 분해능은 최대 2¹²(=4096) 레벨이 된다. 따라서, 8 비트 시스템은 10비트의 시스템에 비해서 양자화 스탭이 거친 반면 다루는 정보량은 훨씬 적어지게 된다. 반면, 8비트 시스템은 10비트 시스템에 비해서 양자화 스템폭이 매우 길어지게 되므로, 사선이나 원호와 같이 비스듬한 물체를 아날로그 시스템과 같이 정밀하게 묘사하기 어렵게 된다.

따라서, 디지털 비디오 시스템에서 높은 화질 및 음질을 얻기 위해서는 양자화 비트수를 증가시켜야 하지만, 이에 따라 늘어나는 정보량의 처리를 위해 회로 구성이 복잡해지고, 가격도 상승하게 된다.

상술한 이유로, 디지털 비디오 시스템은 양자화 비트수로 8비트를 사용하는 8 비트 시스템이 일반적이며, 이 경우 A/D 변환과정에서 양자화 비트수가 8비트일 뿐만아니라, 화면내의 하나의 점에 대응하는 구성요소인 화소(picture element) 혹은 픽셀(pixel)을 표현하기 위한, 휘도(Y)나 색차신호(Cb, Cr) 등의 신호에 대해서도 8비트로 양자화된 레벨을 사용한다. 즉, 8비트 디지털 비디오 시스템에서는, A/D 변환과정에서 입력되는 영상신호를 10비트 이상으로 양자화하더라도, 하위 2비트는 무시되고, 나머지 상위 8비트만을 사용하여 화면에 영상을 디스플레이한다.

그런데, 기술의 발전으로 A/D 변환과정에서 8 비트 이상을 양자화하는 것은 구현도 용이하며, 가격부담도 거의 발생하지 않게 되었다. 이에 비해, 화소를 표현하기 위한 휘도(Y)나 색차신호(Cb, Cr) 등의 양자화 레벨을 8비트 이상으로 하는 것은 회로 구현이나 가격적인 면에서 상대적으로 쉽지 않은 문제이다.

이에 따라, 디지털 비디오 시스템에서, A/D 변환 과정에서 입력 영상신호를 10비트 이상으로 양자화할 수 있는 경우, 양자화된 데이터에서 하위 비트를 버리고 상위 8비트만을 이용하여 화면을 디스플레이 하신 대신, 버려지는 하위 비트를 화면 디스플레이시 반영하여 화질을 개선할 수 있는 신호처리 장치 및 방법이 필요하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 화소당 8비트 양자화 레벨로 휘도나 색차신호 등의 신호를 디스플레이할 수 있는 디지털 비디오 시스템에서, 8비트 이상으로 양자화된 입력 영상신호의손실을 최소화하면서 화면에 디스플레이하여 화질을 개선할 수 있는 신호처리 장치 및 방법을 제공함에 있다.

도 1은 본 발명에 따른 디지털 비디오 시스템의 신호처리장치의 회로도,

도 2는 Vsync, V, 및 V/2 의 파형도,

도 3은 본 발명에 따른 디지털 비디오 시스템의 신호처리장치의 동작을 설명하기 흐름도, 그리고

도 4는 본 발명에 따른 디지털 비디오 시스템의 신호처리장치의 동작을 설명하기 위한 도면이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : NAND 게이트 12 : 디코더

14 : 펄스발생기 16 : 선택기

20 : 제1 AND 게이트 22 : 제2 AND 게이트

24 : 가산기

상기 목적을 달성하기 위한 본 발명에 따른 디지털 비디오 시스템의 신호처리장치는, 화소당 N 비트로 양자화된 영상신호를 표시할 수 있는 디지털 비디오 시스템의 신호처리 장치에 있어서, M > N 이며, M 비트로 양자화된 입력 영상신호에서, 상위 N 비트의 10진수값을 A 라고 하고, N 비트를 제외한 (M - N) 비트의 하위비트의 10진수값을 B 라고 할 때, 2^M-N번의 수직주사동안, (2^M-N- B)번은 0 을 출력하고, B번은 1 을 출력하는 가산기입력부; 및 상기 A 값과 상기 가산기입력부의 출력값을 가산한 값을 출력하는 가산기;를 포함한다.

상기 가산기는, 상기 상위 N 비트가 모두 1 인 경우, 상기 A 값을 출력하며, 외부로부터 인에이블 신호가 입력되는 경우에만 상기 가산한 값을 출력하도록 구성하는 것이 바람직하다.

그리고, 상기 M 비트는 10 비트이며, 상기 N 비트는, 8 비트이거나, 상기 M 비트는 12 비트이며, 상기 N 비트는, 8 비트인것이 바람직하다.

상기의 목적을 달성하기 위한 본 발명의 디지털 비디오 시스템의 신호처리장치는, M > N 이며, M 비트로 양자화된 신호를 입력받는 입력부; 및 상기 M 비트에서, 상위 N 비트의 10진수값을 A 라고 하고, N 비트를 제외한 (M - N) 비트의 하위비트의 10진수값을 B 라고 할 때, 2^M-N번의 수직주사동안, (2^M-N- B)번은 A 를 출력하고, B번은 A + 1 을 출력하는 출력부;를 포함한다.

상기 출력부는, 상기 상위 N 비트가 모두 1 인 경우, 상기 A 값을 출력하는 것이 바람직하며, 상기 M 비트는 10 비트이며, 상기 N 비트는 8 비트이거나, 상기 M 비트는 12 비트이며, 상기 N 비트는 8 비트인것이 바람직하다.

한편, 본 발명의 디지털 비디오 시스템의 신호처리방법은, 화소당 N 비트로 양자화된 영상신호를 표시할 수 있는 디지털 비디오 시스템의 신호처리방법에 있어서, M > N 이며, M 비트로 양자화된 입력 영상신호에서, 상위 N 비트의 10진수값 A 를 산출하는 단계; N 비트를 제외한 (M - N) 비트의 하위비트의 10진수값 B 를 산출하는 단계; 및 2^M-N번의 수직주사동안, (2^M-N- B)번은 A 을 출력하고, B번은 A+1 을 출력하는 단계;를 포함한다.

상기 상위 N 비트가 모두 1인 경우, 상기 A를 출력하는 단계:를 더 포함하는 것이 바람직하다. 상기 출력하는 단계는, 외부로부터 인에이블 신호가 입력되는 경우에만 출력하는 것이 바람직하다.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.

도 1은 본 발명에 따른 디지털 비디오 시스템의 신호처리장치의 회로도이다.

회로도를 참조하면, 본 디지털 비디오 시스템의 신호처리장치는, NAND 게이트(10), 디코더(12), 펄스발생기(14), 선택기(16), 제1 AND 게이트(20), 제2 AND게이트(22), 및 가산기(24)로 구성된다.

NAND 게이트(10)에는 S2 ~ S9 까지의 상위 8비트가 입력되고, 디코더(12)에는 S0, S1 하위 2비트가 입력된다. 여기서, S0 ~ S9는 A/D 변환과정을 거쳐 10비트로 디지털 부호화된 영상 신호를 나타낸다.

디코더(12)는 입력되는 S0, S1 비트값이 변환됨에 따라 X2, X1, X0 출력단자에는 다음의 [표 1]과 같은 값이 출력된다.

S1 S0	X2	X1	X0
0 0	0	0	0
0 1	0	0	1
1 0	0	1	1
1 1	1	1	1

디코더(12)의 출력값은 선택기(16)의 입력값으로 전달된다. 즉, 선택기(16)의 V1 입력단자는 접지되며, V2, V3, V4 의 입력단자에는 각각 X0, X1, X2 출력단자로부터 출력되는 값이 입력된다. 선택기(16)는 펄스발생기(14)의 입력값에 따라 V1, V2, V3, V4 의 입력단자로 입력되는 값중 하나를 선택하여 출력한다.

펄스발생기(14)는 수직동기신호(Vsync)를 받아들여, 도 2에 도시한 바와 같은, V 및 V/2의 신호파형을 생성한다. 수직동기신호(Vsync)는 영상 디스플레이시에 화면의 시작을 나타내기 위해 사용되는 신호이다. 도면을 참조하면, V의 파형은 수직동기신호(Vsync)가 발생하여 소멸할 때마다 1 과 0을 반복하는 파형이고, V/2의 파형은 V 파형이 발생하여 소멸할 때마다 1과 0을 반복하는 파형이다. 즉, 펄스발생기(14)를 통해 선택기(16)의 선택단자로 입력되는 V/2 및 V 값은, 00 →01 →10 →11 →00 으로 반복적으로 변하게 된다. 이에 따라, 선택기(16)는 V1, V2, V3, V4입력단자의 순서로 입력되는 값을 출력한다. 따라서, 디코더(12)에 입력되는 S1, S0 값에 따라 선택기(16)로 출력되는 값을 정리하면, [표 2]와 같이 된다.

S1 S0	V1	V2	V3	V4
0 0	0	0	0	0
0 1	0	1	0	0
1 0	0	1	1	0
1 1	0	1	1	1

가산기(24)는 제1 및 제2 AND 게이트(20, 22)를 통해 입력되는 비트값에, S9 ~ S2 값을 가산해서 N0 ~ N7의 8비트값을 출력한다.

회로도에서 알 수 있는 바와 같이, NAND 게이트(10), 디코더(12), 펄스발생기(14), 선택기(16), 제1 AND 게이트(20), 및 제2 AND 게이트(22)로 구성되는 가산기입력부를 통해서 출력되는 값은 0 또는 1이 된다. 여기서, NAND 게이트(10) 및 제1 AND 게이트(20)는 S9 ~ S2 가 11111111 인 경우 선택기(20)의 출력을 0 으로 만든다. 이것은 11111111 값에 1을 가산해서, 결과값이 00000000 이 되는 것을 방지하기 위함이다. 즉 S9 ~ S2 가 최대값을 가지는 경우, 더 이상 큰 값을 가질 수 없으므로 보상이 의미가 없기 때문이다. 그리고, 제2 AND 게이트(22)는 외부로부터 입력되는 인에이블(Enable) 신호가 1 인 경우에만, 선택기(20)의 출력이 정상적으로 출력되도록 하여 전체 회로의 동작여부를 제어한다.

도 4는 본 발명에 따른 디지털 비디오 시스템에서의 신호처리방법을 설명하기 위한 흐름도이다.

흐름도를 참조하면, 먼저 입력되는 M 비트 중 상위 N 비트값인 A를 산출한다(S100). 도 3의 회로도에서는, M = 10 이며, N = 8 인 경우, 즉 10 비트의입력값에 대해 8비트를 출력하는 경우이다. 여기서, S9 ~ S0가 1000000010 이라고 가정하면, 상위 8비트값인 A 는 128(=10000000)이 된다.

다음으로 (M-N) 비트의 하위 비트값인 B 를 산출한다(S110). M = 10 이고, N = 8 이면, M - N = 2 가 된다. 따라서, 2비트의 하위 비트는 S1, S0 이 되고, 앞서의 예에서 2비트의 하위 비트값은 2(= 10)가 되므로, B 는 2가 된다.

그리고, 2^M-N번의 수직주사(vertical scan)에서 B 번은 A + 1 을 출력하고, (2^M-N- B) 번은 A를 출력한다(S120). 앞서의 예에서, M - N = 2 이므로, 2^M-N=2²= 4 가 된다. 따라서, 4번의 수직 주사에서 B번, 즉 2번은 A + 1 = 129 를 출력하고, (2²- 2 ), 즉 2번은, A = 128 을 출력한다.

이러한 방법은, 결국 가산기(24)가 수직동기신호에 의해 제1 및 제2 AND 게이트(20, 22)를 통해 입력되는 1 또는 0 값을 S9 ~ S2 에 가산한 가산값을 출력하는 것이 된다.

따라서, 상술한 디지털 비디오 시스템의 신호처리장치는, M 비트로 양자화된 신호를 입력받는 입력부 및 , M 비트에서, 상위 N 비트의 10진수값을 A 라고 하고, N 비트를 제외한 (M - N) 비트의 하위비트의 10진수값을 B 라고 할 때, 2^M-N번의 수직주사동안, (2^M-N- B)번은 A 를 출력하고, B번은 A + 1 을 출력하는 출력부로 구성된다.

도 4는 일반적인 디지털 비디오 시스템에서, 화면에 주사하는 과정을 도시한도면이다.

도면을 참조하여, 화면상 하나의 화소를 A 라고 하고, A/D 변환과정에서 산출된 입력영상이 10비트로 양자화되어, S9 ~ S0가 1000000010 이라고 가정하자. 이 값이 화면상의 화소 A의 휘도값(Y) 레벨로 사용한다고 하면, 종래의 방법에 의하면, S1 및 S0 값은 무시되므로, A 점의 휘도값은 128(=10000000)로 고정된 값이 된다.

그러나, 본 발명의 경우, 가산기(24)를 통해 출력되는 N 값은 10000000 →10000001 →10000001 →10000000 이 되며, 이에 따라 A 점의 휘도값은 128 →129 →129 →128 로 반복적으로 변하게 된다. A 점의 휘도값의 변화는 수직동기신호(Vsync)에 따라 빠르게 변하게 되므로, 시각적으로는 화면상의 화소 A의 휘도값이 128 과 129 사이에서 깜빡거리는 것처럼 보이지 않고, 128 과 129 값의 중간정도의 휘도값으로 느껴지게 된다. 즉 128 + 1/2 정도의 휘도값으로 느껴지게 된다.

만일 S9 ~ S0가 100000001 인 경우라면, A의 휘도값은 128 →129 →128 →128 로 반복적으로 변화되며, 이때는 128 + 1/4 정도의 휘도값으로 느껴지게 된다. 마찬가지로, S9 ~ S0가 100000011 인 경우라면, A 점의 휘도값은 128 →129 →129 →129 로 반복적으로 변화게 되며, 이것은 128 + 3/4 정도의 휘도값으로 느껴지게 된다.

따라서, 이러한 방법에 의해, 하나의 레벨사이의 1/4, 2/4, 3/4 정도의 값도 표현하는 것이 가능하게 된다. 이에 따라, 하드웨어적인 시스템의 분해능은 최대2⁸(=256), 이지만 시각적인 분해능은 최대 2¹⁰(=1024) 처럼 느껴지게 된다. 즉, 보다 많은 비트수로 양자화된 영상신호를 보다 적은 수의 비트 레벨로 화면에 표시하면서도, 화질 개선이 가능하게 된다.

이상 설명한 바와 같이, 본 발명에 따르면, 화소당 8비트 양자화 레벨로 영상신호를 디스플레이할 수 있는 디지털 비디오 시스템에서, 8비트 이상으로 양자화된 입력 영상신호가 입력되는 경우, 하위 비트를 버리는 대신, 수직동기신호에 따라 상위비트값에 합산하여 표시함으써, 시각적으로 개선된 화질을 얻을 수 있다.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims

M 비트로 양자화된 신호를 입력받는 입력부; 및

M > N 이며, 상기 M 비트에서 상위 N 비트의 10진수값을 A 라고 하고, N 비트를 제외한 (M - N) 비트의 하위비트의 10진수값을 B 라고 할 때, 2^M-N번의 수직주사동안, (2^M-N- B) 번은 A 를 출력하고, B 번은 A + 1 을 출력하는 출력부;를 포함하는 것을 특징으로 하는 디지털 비디오 시스템의 신호처리장치.
제1항에 있어서,

상기 출력부는, 상기 상위 N 비트가 모두 1 인 경우, 상기 A 값을 출력하는 것을 특징으로 하는 디지털 비디오 시스템의 신호처리장치.
제1항에 있어서,

상기 M 비트는 10 비트이며, 상기 N 비트는 8 비트인것을 특징으로 하는 디지털 비디오 시스템의 신호처리장치.
제1항에 있어서,

상기 M 비트는 12 비트이며, 상기 N 비트는 8 비트인것을 특징으로 하는 디지털 비디오 시스템의 신호처리장치.
화소당 N 비트 양자화된 영상신호를 표시할 수 있는 디지털 비디오 시스템의 신호처리장치에 있어서,

M > N 이며, M 비트로 양자화된 입력 영상신호에서, 상위 N 비트의 10진수값을 A 라고 하고, N 비트를 제외한 (M - N) 비트의 하위비트의 10진수값을 B 라고 할 때, 2^M-N번의 수직주사동안, (2^M-N- B) 번은 0 을 출력하고, B 번은 1 을 출력하는 가산기입력부; 및

상기 A 값과 상기 가산기입력부의 출력값을 가산한 값을 출력하는 가산기;를 포함하는 것을 특징으로 하는 디지털 비디오 시스템의 신호처리장치.
제5항에 있어서,

상기 가산기는, 상기 상위 N 비트가 모두 1 인 경우, 상기 A 값을 출력하는 것을 특징으로 하는 디지털 비디오 시스템의 신호처리장치.
제5항에 있어서,

상기 가산기는, 외부로부터 인에이블 신호가 입력되는 경우에만 상기 가산한 값을 출력하는 것을 특징으로 하는 디지털 비디오 시스템의 신호처리장치.
제5항에 있어서,

상기 M 비트는 10 비트이며, 상기 N 비트는 8 비트인것을 특징으로 하는 디지털 비디오 시스템의 신호처리장치.
제5항에 있어서,

상기 M 비트는 12 비트이며, 상기 N 비트는 8 비트인것을 특징으로 하는 디지털 비디오 시스템의 신호처리장치.
화소당 N 비트로 양자화된 영상신호를 표시할 수 있는 디지털 비디오 시스템의 신호처리방법에 있어서,

M > N 이며, M 비트로 양자화된 입력 영상신호에서, 상위 N 비트의 10진수값 A 를 산출하는 단계;

N 비트를 제외한 (M - N) 비트의 하위비트의 10진수값 B 를 산출하는 단계; 및

2^M-N번의 수직주사동안, (2^M-N- B)번은 A 를 출력하고, B번은 A+1 을 출력하는 단계;를 포함하는 것을 특징으로 하는 디지털 비디오 시스템의 신호처리방법.
제10항에 있어서,

상기 상위 N 비트가 모두 1 인 경우, 상기 A 를 출력하는 단계:를 더 포함하는 것을 특징으로 하는 디지털 비디오 시스템의 신호처리방법.
제10항에 있어서,

상기 출력하는 단계는, 외부로부터 인에이블 신호가 입력되는 경우에만 출력하는 것을 특징으로 하는 디지털 비디오 시스템의 신호처리방법.
제10항에 있어서,

상기 M 비트는 10 비트이며, 상기 N 비트는 8 비트인것을 특징으로 하는 디지털 비디오 시스템의 신호처리방법.
제10항에 있어서,

상기 M 비트는 12 비트이며, 상기 N 비트는 8 비트인것을 특징으로 하는 디지털 비디오 시스템의 신호처리방법.