[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100421383B1 - 플라즈마 디스플레이 패널의 계조표시 처리방법 - Google Patents

플라즈마 디스플레이 패널의 계조표시 처리방법 Download PDF

Info

Publication number
KR100421383B1
KR100421383B1 KR10-2001-0055184A KR20010055184A KR100421383B1 KR 100421383 B1 KR100421383 B1 KR 100421383B1 KR 20010055184 A KR20010055184 A KR 20010055184A KR 100421383 B1 KR100421383 B1 KR 100421383B1
Authority
KR
South Korea
Prior art keywords
bit data
value
quot
display
pixels
Prior art date
Application number
KR10-2001-0055184A
Other languages
English (en)
Other versions
KR20020032297A (ko
Inventor
이와모토가즈히사
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20020032297A publication Critical patent/KR20020032297A/ko
Application granted granted Critical
Publication of KR100421383B1 publication Critical patent/KR100421383B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 디스플레이 패널의 계조표시 처리방법은 서브필드를 증가시키지 않고 표시계조를 증가시켜, 동화유사윤곽의 저감을 가능하게 함과 동시에 S/N비의 양호한 표시를 확보한다. 즉, A/D변환부(12)에 의해 변환된 8비트 데이터는, Υ역보정부(13)에 의해 Υ역보정연산이 행해져 10비트 데이터로서 출력되고, 상기 계조 증가부(20)에서는 이 10비트 데이터를 상위의 8비트와 하위의 2비트의 각 데이터로 분할한다. 그리고 PDP의 인접라인에 걸친 4개의 화소 A, B, C, D 중 화소C, D용의 하위 2비트의 평균값을 계산하고, 그 계산결과에 기초하여 화소A, B, C, D용의 각 8비트 데이터에 표시최소 레벨을 분배하는 처리를 홀수필드의 경우와 짝수필드의 경우에서 다른 패턴으로 행한다.

Description

플라즈마 디스플레이 패널의 계조표시 처리방법{METHOD FOR PROCESSING THE GRAY SCALE DISPLAY OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 특히 플라즈마 디스플레이 패널의 계조표시 처리방법에 관한 것이다.
플라즈마 디스플레이 패널(이하, PDP)에서는 1 플레임 기간이 점등기간(유지방전 기간 ; 발광휘도에 비례)의 상대비가 각각 다른 다수의 서브필드 SF1 ~ SF8에 의해 구성되어 있다. 그리고, 입력된 아날로그 영상신호를 A/D변환하여 서브필드수에 대응하는 비트수의 디지털 신호로 변환하고, 이 비트 데이터에 기초하여 대응하는 화소를 적당한 서브필드에 의해 점등시켜서 소정의 계조 화상을 표시하고 있다.
상기 계조표시를 행하는 PDP에서는, CRT의 발광특성과 호환성을 유지하기 위하여, Υ보정(계조보정)의 역보정인 Υ역보정이라고 불리는 보정을 행하고 있다.
도1은 종래 기술에 따른 PDP장치를 나타낸 블록도이다. 도시한 바와 같이, PDP장치는 PDP (100)와, 아날로그 영상신호의 레벨을 조정하는 레벨 조정부(11)와, 레벨 조정된 상기 영상신호를 디지털 영상 데이터로 변환하는 A/D변환부(12)와, 상기 A/D변환부(12)에 의해 A/D변환된 8비트의 디지털 영상 데이터에 대해,계조보정 (Υ보정)의 역보정인 Υ역보정 연산을 행하는 Υ역보정부(13)와, 상기 디지털 영상 데이터를 축적하는 플레임 메모리(14)와, 상기 플레임 메모리(14)의 디지털 영상 데이터를 출력하는 출력처리부(15)와, 상기 아날로그 영상신호로부터 동기신호를 분리하는 동기분리부(16)와, 상기 동기신호에 기초하여 타이밍 펄스를 발생하는 타이밍 펄스 발생부(17)와, 상기 타이밍 펄스에 기초하여 상기 플레임 메모리(14)의 데이터 축적 및 출력을 제어하는 메모리 제어부(18)와, 상기 타이밍 펄스에 기초하여 PDP(100)의 구동펄스를 발생하는 구동 타이밍 발생부(19)로 구성된다.
종래 기술에 따른 PDP장치는 아날로그 영상신호가 레벨 조정부(11)에서 레벨조정되어, 8비트의 A/D변환부(12)에 의해 8비트의 디지털 영상데이터 변환된 후, 8비트의 Υ역보정부(13)에 의해 Υ역보정되며, 플레임 메모리(14) 및 출력 처리부 (15)를 거쳐서 상기 PDP(100)으로 출력된다.
도2는 종래 기술에 따른 PDP장치에 이용되는 서브필드의 배열구성도이다. 도시한 바와 같이, 상위 계조비트(8비트 째)가 서브필드(이하 SF) 1에 대응하고, 이하 순서대로, 계조 비트(7비트 째)가 SF2에, 계조비트(6비트 째)가 SF3에, 계조 비트(5비트 째)가 SF4에, 계조비트(4비트 째)가 SF5에, 계조비트(3비트 째)가 SF6에, 계조비트(2비트 째)가 SF7에 각각 대응하고, 최하위 계조비트(1비트 째)가 SF8에 대응한다.
상기 SF1 ~ SF8의 각각은, 유지방전기간이 각각 예를 들어 계조수 (발광휘도의 상대비 : 발광펄스(유지 펄스)수에 비례)128, 64, 32, 16, 8, 4, 2, 1로서 부여된 것이며, 상기 도 2와 같이 발광휘도 순서대로 배열하는 것이 가장 표시효율이 좋다. 그러므로, 상기 256계조의 각 서브필드 SF1 ~ SF8에 기초하여 PDP의 표시가 행해진다.
이와 같이, 디지털 영상 데이터에 대해 계조보정의 역보정을 나타내는 Υ역보정을 행한 경우, PDP(100)에 표시되는 표시화상 중 특히 저휘도 부분의 표시계조가 현저하게 저하하는 문제가 생기고, 화질열화로 이어진다.
이러한 화질열화를 극복하기 위해서, 표시계조를 256계조부터 1024계조로 증가시키면, 상기 서브필드수가 증가하므로, 최대휘도가 저하하는 문제가 생기고, 서브필드 내의 발광 펄스 수가 증가하기 때문에 동화유사윤곽(동화가짜윤곽 ; 예를 들어 사람의 볼과 같이 완만히 변화하는 부분에 계조의 흐트러짐이 생기는 현상)이라는 화질열화가 생기는 문제점이 있다.
또한, 주지의 오차확산 처리에 의해 계조수를 증가시키려고 했던 경우는, 최소발광 레벨(표시최소 레벨)보다 작은 값의 표시는 불가능하기 때문에, 표시화상에 최소발광 레벨에 상당하는 입상 노이즈가 발생하고, 특히 암부에서 계조표시의 S/N비가 악화하는 문제점이 있다.
따라서, 본 발명에 따른 플라즈마 디스플레이 패널의 계조표시 처리방법은 서브필드를 증가시키지 않고 표시계조를 증가시켜, 동화유사윤곽 등의 화질열화의 저감을 가능케 함과 동시에, S/N비의 양호한 계조표시를 확보하는 것을 목적으로 한다.
상기와 같은 문제를 해결하기 위해 본 발명은, 다수의 단위표시 영역(화소)로 구성되는 PDP를 갖는 장치에서, 복수의 단위표시 영역 중, 제 1 라인에 설치되어 서로 인접한 제 1 및 제 2 단위표시 영역(화소A, B)과, 제 1 라인의 다음에 선택되는 제 2 라인에 설치되어 각각이 제 1 및 제 2 단위표시 영역에 인접함과 동시에 서로 인접한 제 3 및 제 4 단위표시 영역(화소 C, D)을 한쌍의 표시영역으로서설정하는 제 1 단계와, 제 1 내지 제 4 단위표시 영역용 아날로그 영상신호를 입력하면, 각각 m(m은 양의 정수)비트의 디지털 데이터로 변환하는 제 2 단계와, 제 2 단계의 처리에 기초하여 변환된 m비트의 디지털 데이터에 대해 소정의 보정처리를 행하여 상기 m보다 큰 n(n은 양의 정수)비트의 데이터로서 출력하는 제 3 단계와, 제 1 내지 제 4 단위표시 영역용 n비트 데이터를 각각 상위의 m비트 데이터와 하위의(n - m)비트 데이터로 분할하는 제 4 단계와, 분할된 적어도 제 3 및 제 4 단위표시 영역용(n - m)비트 데이터를 입력하여 평균값을 연산하는 제 5 단계와, 제 1 내지 제 4 단위표시 영역용 m비트 데이터에 대한 제 5 단계의 연산결과에 기초하는 소정값의 배분처리를 홀수 및 짝수의 각 필드마다 행함과 동시에, 홀수 필드와 짝수 필드에서 다른 배분 패턴으로 배분하는 제 6 단계와, 제 6 단계의 처리결과에 기초하는 m비트 데이터를 PDP로 출력하여 계조표시를 행하게 하는 제 7 단계를 갖는 것을 특징으로 한다.
도1은 종래 기술에 따른 PDP장치의 구성을 나타내는 블럭도.
도2은 종래 기술에 따른 PDP장치에 이용되는 서브필드의 배열 구성도.
도3은 본 발명에 따른 PDP장치의 구성을 나타내는 블럭도.
도4는 본 발명에 따른 계조증가부의 구성을 나타내는 블럭도.
도5은 본 발명에 따른 PDP의 표시대상이 되는 화소블럭을 설명하는 도면.
도6는 본 발명에 따른 PDP장치의 계조증가처리의 실시도.
도7는 본 발명에 따른 PDP장치의 계조증가처리의 다른 실시도.
*도면의 주요부분에 대한 부호의 설명*
11 : 레벨조정부 12 : A/D변환부
13 : Υ역보정부 14 : 플레임 메모리
15 : 출력처리부 16 : 동기분리부
17 : 타이밍 펄스 발생부 18 : 메모리 제어부
19 : 구동 타이밍 발생부 20 : 계조증가부
21 ~ 25 : 지연부 26 ~ 29 : 가산부
30, 31 : 라인 지연부 32 : 평균값 계산부
33 : 셀렉터 100 : 플라즈마 디스플레이 패널(PDP)
A, B, C, D, a, b, c, d : 화소
이하, 본 발명에 관하여 도면을 참조하여 설명한다.
도3은 본 발명에 따른 PDP(플라즈마 디스플레이 패널)장치의 구성을 나타내는 블럭도이다. 도시한 바와 같이, 본 발명에 따른 PDP장치는, PDP (100)와, 아날로그 영상신호의 레벨을 조정하는 레벨 조정부(11)와, 레벨 조정된 영상신호를 디지털 영상 데이터로 변환하는 A/D변환부(12)와, A/D변환부(12)에 의해 A/D변환된 8비트의 디지털 영상 데이터에 대해 계조보정(Υ보정)의 역보정인 Υ역보정 연산을 행하여 10비트의 데이터로서 출력하는 Υ역보정부(13)와, 상기 Υ역보정부(13)에의해 Υ역보정연산된 10비트의 데이터에 대해 8비트의 데이터 영상 데이터로서 다음에 설명할 플레임 메모리로 출력하는 계조증가부(20)와, 디지털 영상 데이터를 축적하는 플레임 메모리(14)와, 상기 플레임 메모리(14)의 디지털 영상 데이터를 PDP(100)으로 출력하는 출력처리부(15)와, 아날로그영상신호a로부터 동기신호를 분리하는 동기분리부 (16)와, 상기 동기신호에 기초하여 타이밍 펄스를 발생하는 타이밍 펄스 발생부(17)과, 상기 타이밍 펄스에 기초하여 상기 플레임 메모리(14)으로의 데이터의 축적 및 플레임 메모리(14)으로부터 출력처리부(15)로의 데이터의 출력을 제어하는 메모리 제어부(18)과, 상기 타이밍 펄스에 기초하여 상기 PDP(100)의 구동펄스를 발생하는 구동 타이밍 발생부(19)를 포함한다.
도4는 본 발명에 따른 계조증가부의 구성을 나타내는 블럭도이다. 도시한 바와 같이, 계조증가부(20)는 지연부(21 ~ 25)와, 가산부(26 ~ 29)와, 라인 지연부(30, 31)과, 평균값 계산부(32)와, 셀렉터(33)로 이루어진다.
도5는 본 발명에 따른 PDP의 표시대상이 되는 화소블럭을 설명하는 도면이다.
이하 도 3, 도 4 및 도5를 참조하여 본 발명에 따른 PDP의 계조표시처리 방법을 설명하면 다음과 같다.
상기 A/D변환부(12)에 의해 A/D변환된 8비트의 디지털 영상 데이터는, 상술한 것과 같이 Υ역보정부(13)에 의해 Υ역보정연산이 행해져서 10비트의 데이터로서 출력된다. 계조증가부(20)에서는 이 10비트 데이터를 도2에 나타난 바와 같이 상위의 8비트와 하위의 2 비트의 각 데이터로 분할한다
상기 계조증가부(20)에서는, PDP(100)의 인접 라인에 걸친 도5에 나타나는 4개의 인접화소, 예를 들어 화소A, B, C, D로 이루어지는 화소 블럭의 하위 2비트의 평균값을 계산하고, 그 계산결과에 기초하여 각 화소 A, B, C, D의 8비트 데이터에 대해 선택적으로 표시 최소레벨값을 가산한다.
여기서, 상기 계조증가부(20)에 화소 A, B, C, D용의 각 10비트 데이터가 순서대로 입력되는 것이라고 하면, 화소A용 상위 8비트 데이터는 지연부(21, 22)에서 각각 1화소 만큼 지연된 후, 라인 지연부(30)에서 1라인 만큼 지연되며, 또한, 지연부(23)에서 1화소 만큼 지연되어 가산부(29)의 한쪽의 입력측에 도달한다. 이 때, 화소 B용의 상위 8비트 데이터도 지연부(21, 22)에서 각각 1화소 만큼 지연된 후, 라인 지연부(30)에서 1라인 만큼 지연되어 가산부(28)의 한쪽의 입력측에 도달한다. 또한, 화소 C용의 상위 8비트 데이터도 상기 지연부(21, 22)에서 각각 1화소 만큼 지연되어 가산부(27)의 한쪽의 입력측에 도달한다. 또한, 화소 D용의 상위 8비트 데이터도 지연부(21)에서 1화소 만큼 지연되어 가산부(26)의 한쪽의 입력측에 도달한다.
한편, 화소 A용의 하위 2비트 데이터는 라인 지연부(31)에서 1라인 만큼 지연되고, 또한, 지연부(25)에서 1화소 만큼 지연되어 평균값 계산부(32)의 입력측에 도달한다. 이때, 화소 B용의 하위 2비트 데이터는 라인 지연부(31)에서 1라인 만큼 지연되어, 평균값 계산부(32)의 입력측에 도달한다. 또한, 화소 C용의 하위 2비트 데이터는 지연부(24)에서 1화소 만큼 지연되어 평균값 계산부(32)의 입력측에 도달함과 동시에, 화소D용의 하위 2비트 데이터는 지연되지 않고 평균값 계산부(32)의입력측에 도달한다.
즉, 화소 A, B, C, D용의 각 상위 8비트 데이터는 각각 가산부 (26 ~ 29)의 한쪽의 입력측에 동시에 입력됨과 아울러, 이 상위 8비트 데이터의 1화소 지연전에, 화소 A, B, C, D용의 각 하위 2비트 데이터는 동시에 평균값 계산부 (32)에 입력된다. 평균값 계산부 (32)에서는, 화소 A, B, C, D용의 하위 2비트 데이터의 평균값을 계산한다.
셀렉터(33)는, 평균값 계산부(32)의 계산결과에 기초하는 값「0」또는 표시최소 레벨값「1」을 화소 선택클럭에 동기하고, 가산부(26 ~ 29)의 다른 쪽의 입력측에 출력한다. 이것에 의해, 가산부(26 ~ 29)에서는 각각, 화소 A, B, C, D용의 각 상위 8비트 데이터에 대해서, 평균값 계산부(32)의 화소 A, B, C, D용의 하위 2비트 데이터의 평균값의 계산결과에 기초하는 값「0」또는 값「1」을 가산하여 8비트 데이터로서 플레임 메모리(14)으로 출력하고 축적한다.
또한, 평균값 계산부(32)에서는, 화소 A, B, C, D로 이루어지는 화소 블럭 중, 화소C, D용의 하위 2비트 데이터에 대한 평균계산을 행하고, 그 계산결과에 기초하여 화소 A, B, C, D용의 각 상위 8비트 데이터에 대해서 값「0」또는 표시최소레벨값「1」을 가산하는 것도 가능하다. 이 경우, 평균값 계산부(32) 에서는, 지연부(24)를 거치는 화소 C용의 하위 2비트 데이터와, 지연부를 거치지 않는 화소 D용의 하위 2비트 데이터와의 평균값을 계산함과 동시에, 각 가산부(26 ~ 29)은 각각, 평균값 계산부(32)의 계산결과에 기초하는 값「0」또는 표시최소 레벨값「1」을, 화소 A, B, C, D용의 각 상위 8비트 데이터에 가산하여 출력한다.
이와 같은 계조증가부(20)에 의한 계조증가 처리는 도 5에 나타나는 PDP(100)의 홀수 필드 및 짝수 필드의 쌍방의 필드에 대해 행해진다. 그리고, 그 평균계산결과에 기초하여 4개의 화소용 각 상위 8비트 데이터에, 도 6와 같이 표시최소 레벨값「1」을 가산한다.
도6는 본 발명에 따른 PDP장치의 계조증가처리의 실시도이다.
이하, 도 6을 참조하여 계조증가부에서 계조증가처리의 제 1 ~ 제 3의 실시 형태를 설명한다.
(제 1의 실시 형태)
제 1 실시 형태에서는, 홀수 필드와 짝수 필드에서 동일 라인의 화소 블럭 (예를 들면, 도5에 나타난 홀수 필드의 라인 n + 1의 화소A, B 및 다음의 선택 라인 n + 2의 화소 C, D로 이루어지는 화소블럭과, 짝수 필드의 라인n + 1의 화소a, b및 라인n + 2의 화소 c, d로 이루어지는 화소블럭)에 대해 계조증가처리를 행한다.
또한, 홀수 필드에 대해서는, 화소A, B, C, D로 이루어지는 화소블럭 중, 화소C, D용의 하위2비트 데이터에 관한 평균계산을 행한다. 또한, 짝수 필드에 관해서는, 화소a, b, c, d로 이루어지는 화소블럭 중, 화소 c, d용의 하위 비트 데이터에 관한 평균계산을 행한다.
여기서, 홀수 필드의 경우는, 하위 2비트 데이터의 평균계산 결과가「00」이 될 때는, 도6의 (a - 1)과 같이 모든 화소A, B, C, D의 각 상위 8비트 데이터에 대해, 표시최소레벨값「1」을 가산한다. 또한, 평균계산결과가「01」일 때는, 도6의(a - 2)와 같이 화소A, B, C의 각 상위 8비트 데이터에 대해, 표시최소레벨값「1」을 가산한다. 또한, 평균계산결과가「10」일 때는, 도6의 (a - 3)과 같이 화소A, D의 각 상위 8비트 데이터에 대해, 표시최소 레벨값「1」을 가산함과 동시에, 평균계산결과가「11」이 될 때에는도6의 (a - 4)와 같이 화소B의 상위 8비트 데이터에 대해서만, 표시최소 레벨값「1」을 가산한다.
한편, 홀수 필드의 경우는, 화소c, d용의 하위 2비트 데이터에 대한 평균계산결과가「00」이 될 때는, 도6의 (b - 1)과 같이 모든 화소a, b, c, d의 각 상위 8비트 데이터에 대해, 표시최소레벨값「1」을 가산한다. 또한, 평균계산 결과가 「01」일 때는, 도6의 (b - 2)와 같이 화소a, b, c, d의 각 상위 8비트 데이터에 대해, 표시최소 레벨값「1」을 가산한다. 또한, 평균계산결과가「10」일 때는, 도6의 (b - 3)과 같이 화소b, c의 각 상위 8비트 데이터에 대해, 표시최소레벨값「1」을 가산함과 동시에, 평균계산결과가「11」이 될 때에는 도6의 (b - 4)와 같이 화소 c의 상위 8비트 데이터에 대해서만, 표시최소 레벨값「1」을 가산한다.
이와 같은 계조증가부(20)에 의한 홀수필드 및 짝수 필드의 각 화소 블럭의 계조증가처리의 결과, 하위 2비트 데이터에 관한 평균계산결과가「00」이 될 때는, 도6의 (a - 1)과 같이 모든 화소A, B, C, D에 대해, 표시최소 레벨값「1」이 가산되도록 계조표시된다. 또한, 평균계산결과가 「01」일 때는, 도6의 (c - 2)와 같이 화소B, C에 대해서는, 표시최소레벨값「1」이 가산된 것 처럼 계조표시됨과 동시에 화소A, D에 대해서는 최소표시레벨값「1」의 반이 가산된 것 처럼 계조표시된다. 또한, 평균계산결과가「10」일 때에는 도6의 (c - 3)와 같이 모든 화소 A, B, C, D에 대해 표시최소레벨값「1」의 반이 가산된 것 처럼 계조표시됨과 아울러, 평균계산결과가「11」이 되는 때에는 도6의 (c - 4)와 같이 화소B, C에 대해 표시최소레벨값「1」의 반이 가산된 것 처럼 계조표시된다.
이것에 따라, 계조비트가 8비트인 채로 표시계조를 증가시키는 것이 가능해 지며, 따라서 서브필드를 증가시키지 않고 표시계조를 증가시킬 수 있다. 이 결과, PDP(100)의 최대휘도의 저하를 억제할 수 있음과 함께 동화유사윤곽 등의 화질열화도 저감할 수 있다.
또한, 오차확산 처리에서는, 표시최소 레벨값이 불규칙하게 배치되기 때문에 입상노이즈가 눈에 띄지만, 이 실시 형태에서는, 표시최소 레벨값이 6dB정도 저감됨과 동시에, 표시최소레벨값이 물떼새격자상으로 분배되므로 입상 노이즈가 눈에 띄이지 않고, 따라서 S/N비(S/N감)을 향상할 수 있다.
(제 2 실시 형태)
제 2 실시 형태에서는, 도5의 검게 칠한 부분처럼, 홀수 필드에 관해서는 예를 들어 라인n+3의 화소A, B 및 라인 n + 4의 화소C, D로 이루어지는 화소블럭과, 또한, 짝수 필드에 대해서는 홀수 필드의 각 화소와 1라인씩 어긋난 라인 n + 2의 화소 c, d 및 라인 n + 3의 화소 a, b로 이루어지는 화소블럭에 관해서 계조증가 처리를 행한다. 또한, 홀수 필드에 관해서는, 화소 A, B, C, D로 이루어지는 화소블럭 중, 화소 C, D용의 하위 2비트 데이터에 대한 평균계산을 행한다. 또한, 짝수 필드에 관해서는, 화소 c, d, a, b로 이루어지는 화소블럭 중, 화소 c, d용의 하위 2비트 데이터에 대한 평균계산을 행한다.
여기서, 홀수 필드의 각 화소 A, B, C, D용의 상위 8비트 데이터에 대해 하위 2비트 데이터의 평균계산결과에 의한 표시최소 레벨값「1」의 가산상황, 및 짝수 필드의 각 화소 a, b, c, d용의 상위 8비트 데이터에 대해 하위 2비트 데이터의 평균계산결과에 의한 표시최소 레벨값「1」의 가산상황은, 도6의 (a - 1) ~ 도6의 (a - 4) 및 도6의 (b - 1) ~ 도6의 (b - 4)에 나타나는 제 1의 실시형태와 같다.
여기서, 홀수 필드의 각 화소 A, B, C, D용의 상위 8비트 데이터에 대해 하위 2비트 데이터의 평균계산결과에 의한 표시최소 레벨값「1」의 가산상황, 및 짝수 필드의 각 화소 a, b, c, d용의 상위 8비트 데이터에 대해 하위 2비트 데이터의 평균계산결과에 의한 표시최소 레벨값「1」의 가산상황은, 도6의 (a - 1) ~ 도6의 (a - 4) 및 도6의 (b - 1) ~ 도6의 (b - 4)에 나타나는 제 1의 실시형태와 같다.
따라서, 하위 2비트 데이터에 관한 평균계산결과가 「00」이 될때는 제 1 실시형태와 마찬가지로, 도6의 (c - 1)과 같이 모든 화소A, B, C, D에 대해 표시최소 레벨값「1」이 가산된 것처럼 계조표시된다. 또한, 평균계산결과가「01」일 때도 제 1 실시형태와 마찬가지로, 도6의 (c - 2)와 같이 화소 B, C에 대해서는 표시최소 레벨값「1」이 가산된 것처럼 계조표시됨과 동시에, 화소 A, D에 대해서는 표시최소 레벨값「1」의 반이 가산된 것처럼 계조표시된다. 또한, 평균계산 결과가 「10」일 때도 제 1 실시형태와 마찬가지로, 도6의 (c - 3)과 같이 모든 화소 A, B, C, D에 대해 표시최소 레벨값「1」의 반이 가산된 것처럼 계조표시됨과 동시에, 평균계산결과가「11」이 될 때에도 제 1 실시형태의 형태와 마찬가지로, 도 6의 (c -4)와 같이 화소B, C에 대해 표시최소 레벨값「1」의 반이 가산된 것처럼 계조표시된다. 이것에 의해, 계조 비트가 8비트인 채로 표시계조를 증가시키는 것이 가능해 지고, 따라서 서브필드를 증가시키지 않고 표시계조를 증가시킬 수 있다. 또한, 표시최소 레벨값보다 작은 레벨도 표시가능해 지므로, 입상 노이즈에 기인하는 S/N비의 악화를 개선할 수 있다.
(제 3 실시 형태)
제 3 실시형태에서는, 홀수 필드와 짝수 필드가 동일 라인인 화소블럭에 대해서 계조증가처리를 행한다(제 2 실시형태와 같이 홀수 필드와 짝수 필드가 1라인 어긋나도 좋다). 또한, 홀수 필드의 경우는 4개의 화소 A, B, C, D용의 각 하위 2비트 데이터에 대한 평균계산을 행한다. 또한, 짝수 필드에 대해서도 6개의 화소a, b, c, d용의 각 하위 2비트 데이터에 대한 평균계산을 행한다.
여기서, 홀수 필드의 각 화소A, B, C, D용의 상위 8비트 데이터에 대해 하위 2비트 데이터의 평균계산결과에 의한 표시최소 레벨값「1」의 가산상황, 및 짝수 필드의 각 화소a, b, c, d용의 상위 8비트 데이터에 대해 하위 2비트 데이터의 평균계산결과에 의한 표시최소 레벨값「1」의 가산상황은 제 1 및 제 2실시형태와 같다.
따라서, 하위 2비트 데이터에 대한 평균계산 결과가「00」이 될때는 제 1 및 제 2 실시형태와 마찬가지로, 도6의 (c - 1)과 같이 모든 화소A, B, C, D에 대해 표시최소 레벨값「1」이 가산된 것처럼 계조표시된다. 또한, 평균계산결과가「01」이 될때도 제 1 및 제 2 실시형태와 마찬가지로, 도6의 (c - 2)와 같이 화소 B, C에 대해서는 표시최소 레벨값「1」이 가산된 것처럼 계조표시됨과 동시에, 화소 A,D에 대해서는 표시최소레벨값「1」의 반이 가산된 것처럼 계조표시된다. 또한, 평균계산결과가「01」일 때도 제 1 및 제 2 실시형태와 마찬가지로, 도6의 (c - 3)과 같이 모든 화소 A, B, C, D에 대해 표시최소 레벨값「1」의 반이 가산된 것처럼 계조표시됨과 아울러, 평균계산결과가「11」이 될 때도 제 1 및 제 2 실시형태와 마찬가지로, 도6의 (c - 4)와 같이 화소 B, C에 대해 표시최소레벨값「1」의 반이 가산된 것처럼 계조표시된다. 이것에 의해, 계조비트가 8비트인 채로 표시계조를 증가시키는 것이 가능해 지며, 따라서, 서브필드를 증가시키지 않고 표시계조를 증가시킬 수 있다. 또한, 표시최소 레벨값보다 작은 레벨도 표시가능해지므로, 입상 노이즈에 기인하는 S/N비의 악화를 개선할 수 있다.
(제 4실시 형태)
도7은 본 발명에 따른 PDP장치의 계조증가처리의 다른 실시도이다.
계조표시가 완만히 변화하는 PDP(100)의 표시영역에, 화소블럭이 걸쳐진 경우, Υ역보정부(13)에 의해 Υ역보정된, 예를 들어 화소 A와 C의 10비트 데이터가 「 0 0 0 0 0 0 0 0 1 1」인 것 같은 경우는 화소B와 D의 10비트 데이터 는「 0 0 0 0 0 0 0 1 0 0」이 된다. 이러한 경우, 제 1 ~ 제 3의 각 실시 형태의 어떤 경우라도, 하위 2비트 데이터의 평균값 계산결과에 기초하는 각 화소의 표현값은 각각,
화소A = 화소C = 「0 0 0 0 0 0 0 0 0 1」
화소B = 화소D = 「0 0 0 0 0 0 0 1 0 1」
이 되고, 화소 A, C와 화소 B, D와의 사이의 데이터의 차가 커지고, 따라서 이 화소간은 확실한 선이 되어 표시된다.
제 4 실시 형태에서는, 10비트 데이터 중의 하위 2비트 데이터의 조합이 상술한 것과 같은 값「11」과 값「00」의 조합이 되어 그 평균값이「01」인 경우, 홀수 필드일 때는 도7의 (a - 1)와 같이, 화소 B, D의 각 상위 8비트 데이터에 대해 표시최소 레벨값「1」을 가산함과 동시에, 짝수 필드일 때는 도7의 (a - 2)와 같이, 화소 B, C, D의 각 상위 8비트 데이터에 대해 표시최소 레벨값「1」을 가산한다. 이 결과, 각 화소 A, B, C, D의 발광 이미지는, 도7의 (a - 3)과 같이 화소 B, D에 대해서는 표시최소 레벨값「1」이 가산된 것과 같은 계조표시가 되고, 화소C에 대해서는 표시최소 레벨값「1」의 반이 가산된 것과 같은 계조표시가 된다. 이것에 의해, 화소A, C와 화소B, D간이 데이터의 차가 작아지고, 따라서 상술한 선표시를 없앨 수 있다.
또한, 10비트 데이터 중의 하위 2비트 데이터의 조합이「11」과「00」이 되는 경우는, 홀수필드일 때는 도7의 (b - 1)과 같이, 화소 A, D의 각 상위 8비트 데이터에 대해 표시최소 레벨값「1」을 가산함과 동시에, 짝수 필드일 때는 도 7의 (b - 2)와 같이, 화소A, B, C의 각 상위8비트 데이터에 대해 표시최소 레벨값「1」을 가산하도록 구성할 수 있다. 이 결과, 각 화소 A, B, C, D의 발광 이미지는, 도7의 (b - 3)과 같이 화소 A, C에 대해서는 표시최소 레벨값「1」이 가산된 것 같은 계조표시가 되며, 화소 B에 대해서는 표시최소 레벨값「1」의 반이 가산된 것과 같은 계조표시가 된다. 이것에 의해, 화소 A, C와 화소 B, D간의 데이터의 차가 작아지며, 그 결과, 화소 A, C화소 B, D간의 선표시를 없앨 수 있다.
또한, 제 4 실시 형태에서는, 10비트 데이터 중의 하위 2비트 데이터의 조합이 값「10」과 값「00」의 조합이 되고 그 평균값이「01」이 되는 경우, 홀수필드인 때는 도7의 (c - 1)과 같이, 화소 A, B, D의 각 상위 8비트 데이터에 대해 표시최소 레벨값「1」을 가산함과 동시에, 짝수필드인 때는 도 7(c - 2)와 같이, 화소, B, C, D의 각 상위 8비트 데이터에 대해 표시최소 레벨값「1」을 가산한다. 이 결과, 각 화소 A, B, C, D의 발광 이미지는, 도7의 (c - 3)과 같이 화소B, D에 대해서는 표시최소 레벨값「1」이 가산된 것 같은 계조표시가 되며, 화소A, C에 대해서는 표시최소 레벨값「1」의 반이 가산된 것 같은 계조표시가 된다. 이것에 따라, 화소A, C와 화소B, D사이의 데이터의 차를 작게할 수 있다.
또한, 10비트 데이터 중의 하위 2비트 데이터의 조합이「10」과「00」이 되는 경우는, 홀수 필드일 때는 도7의 (d - 1)과 같이, 화소 A, C, D의 각 상위 8비트 데이터에 대해 표시최소 레벨값「1」을 가산함과 동시에, 짝수필드일 때는 도7의 (d- 2)와 같이, 화소 A, B, C 의 각 상위8비트 데이터에 대해 표시최소 레벨값「1」을 가산하도록 구성할 수 있다. 이 결과, 각 화소 B, C, D의 발광 이미지는, 도7의 (d - 3)과 같이 화소 A, C에 대해서는 표시최소 레벨값「1」이 가산된 것 같은 계조표시가 되고, 화소 B, D에 대해서는 표시최소 레벨값「1」의 반이 가산된 것 같은 계조표시가 된다. 이것에 따라, 화소A, C와 화소B, D간의 데이터의 차를 작게할 수 있다.
이상 설명한 것 같이 본 발명에 의하면, 복수의 단위표시영역(화소)로 구성되는 PDP를 갖는 장치에 있어서, 복수의 단위표시 영역 중, 제 1 라인에 설치되어서로 인접한 제 1 및 제 2 단위표시영역(화소A, B)과, 제 1라인의 다음으로 선택되는 제 2 라인에 설치되어 각각이 제 1 및 제 2 단위표시 영역에 인접함과 동시에 서로 인접한 제 3 및 제 4 단위표시영역(화소C, D)과를 한쌍의 표시영역으로서 설정하고, 제 1 내지 제 4 단위표시 영역용 아날로그 영상신호를 입력하면, 각각 m(m은 양의 정수)비트의 디지털 데이터로 변환하고, 변환한 m비트의 디지털 데이터에 대해 소정의 보정처리를 행하여 상기 m보다 큰n(n은 양의 정수)비트의 데이터로서 출력함과 동시에 제 1 내지 제 4 단위표시 영역용 n비트 데이터를 각각 상위의 m비트 데이터와 하위의(n - m)비트 데이터로 분할하고, 분할한 적어도 제 3 및 제 4 단위표시 영역용 (n - m)비트 데이터를 입력하고 평균값을 연산하고, 제 1 내지 제 4 단위표시영역용 m비트 데이터에 대한 상기 연산결과에 기초하는 소정값의 배분을 홀수 필드와 짝수 필드가 다르도록 처리하여 m비트 데이터로서 PDP로 출력하도록 했기 때문에, 서브필드를 증가시키지 않고 표시계조를 증가시킬 수 있고, 따라서 PDP의 최대휘도의 저하를 억제할 수 있음과 동시에, 동화유사윤곽 등의 화질열화를 저감할 수 있고, 또한, S/N비의 양호한 계조표시를 확보할 수 있다.

Claims (4)

  1. 복수의 단위표시 영역으로 구성되는 플라즈마 디스플레이 패널을 갖고, 상기 플라즈마 디스플레이 패널의 계조표시를 행하는 표시장치에 있어서,
    상기 복수의 단위표시영역 중, 제 1라인에 설치되어 서로 인접한 제 1및 제 2 단위표시 영역과, 제 1라인의 다음으로 선택되는 제 2 라인에 설치되어 각각이 제 1 및 제 2 단위표시 영역에 인접함과 동시에 서로 인접한 제 3 및 제 4 단위표시 영역을 한쌍의 표시영역으로서 설정하는 제 1 단계와,
    상기 제 1 내지 제 4 단위표시 영역용의 아날로그 영상신호를 입력하면, 각각 m(m은 양(+)의 정수)비트의 디지털 데이터로 변환하는 제 2 단계와,
    제 2 단계의 처리에 기초하여 변환된 m비트의 디지털 데이터에 대해 소정의 보정처리를 행하여 상기 m보다 큰 n(n은 양의 정수)비트의 데이터로서 출력하는 제 3 단계와,
    제 1 내지 제 4의 단위표시 영역용 n비트 데이터를 각각 상위의 m비트 데이터와 하위의 (n - m)비트 데이터로 분할하는 제 4 단계와,
    분할된 적어도 제 3 및 제 4 단위표시 영역용 (n - m)비트 데이터를 입력하여 평균값을 연산하는 제 5 단계와,
    제 1 내지 제 4 단위표시 영역용 m비트 데이터에 대한 제 5 단계의 연산결과에 기초하는 소정값의 배분처리를 홀수 및 짝수의 각 필드마다 행함과 동시에, 홀수 필드와 짝수 필드에서 다른 배분 패턴으로 배분하는 제 6단계와,
    제 6 단계의 처리결과에 기초하는 m비트 데이터를 상기 플라즈마 디스플레이 패널로 출력하여 계조표시를 행하게 하는 제 7단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조표시 처리방법.
  2. 제 1항에 있어서,
    상기 제 6 단계에서의 처리는, 상기 제 5 단계의 연산결과가 제 1의 값일 때는 제 1 내지 제 4 단위표시 영역용의 m비트 데이터에 값「1」을 배분하고, 상기 연산결과가 제 2의 값일 때는 홀수 필드에서는 제 1 내지 제 3 단위표시 영역용 m비트 데이터에 값「1」을 배분하고, 또한, 짝수 필드에서는 제 2 내지 제 4 단위표시 영역용 m비트 데이터에 값「1」을 배분하고, 상기 연산결과가 제 3의 값일 때는 홀수 필드에서는 제 1 및 제 4 단위표시 영역용 m비트 데이터에 값「1」을 배분하고, 또한, 짝수 필드에서는 제 2 및 제 3 단위표시 영역용 m비트 데이터에 값「1」을 배분하고, 상기 연산결과가 제 4의 값일 때는 홀수 필드에서는 제 2 단위표시 영역용의 m비트 데이터에 값「1」을 배분하고, 또한, 짝수 필드에서는 제 3 단위표시 영역용 m비트 데이터에 값「1」을 배분하는 처리를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조표시 처리방법.
  3. 제 1항에 있어서,
    상기 제 6 단계의 처리는, 홀수 필드와 짝수 필드에서 상기 한쌍의 표시 영역을 1 라인 만큼 어긋나게 하여 실행하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조표시 처리방법.
  4. 제 1항에 있어서,
    상기 제 5 단계에서의 처리는, 제 1 내지 제 4 단위표시 영역용 (n - m)비트 데이터를 입력하여 평균값을 연산하는 처리를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조표시 처리방법.
KR10-2001-0055184A 2000-10-25 2001-09-07 플라즈마 디스플레이 패널의 계조표시 처리방법 KR100421383B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00325711 2000-10-25
JP2000325711A JP2002149106A (ja) 2000-10-25 2000-10-25 プラズマディスプレイパネルの階調表示処理方法

Publications (2)

Publication Number Publication Date
KR20020032297A KR20020032297A (ko) 2002-05-03
KR100421383B1 true KR100421383B1 (ko) 2004-03-09

Family

ID=18803030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0055184A KR100421383B1 (ko) 2000-10-25 2001-09-07 플라즈마 디스플레이 패널의 계조표시 처리방법

Country Status (2)

Country Link
JP (1) JP2002149106A (ko)
KR (1) KR100421383B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4559041B2 (ja) * 2003-06-12 2010-10-06 パナソニック株式会社 多階調画像表示装置及びその動画偽輪郭低減方法
KR100615177B1 (ko) 2003-10-15 2006-08-25 삼성에스디아이 주식회사 효율적으로 계조 데이터가 표시되는 평판 표시 패널의구동 방법
TWI244334B (en) 2004-05-07 2005-11-21 Quanta Comp Inc Apparatus and method for increasing the display gray level
KR100625544B1 (ko) 2004-11-11 2006-09-20 엘지전자 주식회사 플라즈마 표시 패널의 화상처리방법 및 화상처리장치
CN100362545C (zh) * 2005-10-14 2008-01-16 四川世纪双虹显示器件有限公司 用滑动窗口增强pdp综合图像质量的方法
KR102456343B1 (ko) * 2017-05-29 2022-10-18 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317653A (en) * 1991-09-05 1994-05-31 Xerox Corporation Method for quantization gray level pixel data with application of under compensated error diffusion
KR19990010333A (ko) * 1997-07-16 1999-02-18 구자홍 플라즈마 디스플레이 패널의 구동방법
JPH11231830A (ja) * 1998-02-13 1999-08-27 Samson Yokohama Kenkyusho:Kk プラズマディスプレイ装置の階調表示方式
KR20000044745A (ko) * 1998-12-30 2000-07-15 전주범 피디피 텔레비젼의 데이터 인터페이스 방법
KR20010020046A (ko) * 1999-08-31 2001-03-15 구자홍 플라즈마 디스플레이 패널의 계조구현 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317653A (en) * 1991-09-05 1994-05-31 Xerox Corporation Method for quantization gray level pixel data with application of under compensated error diffusion
KR19990010333A (ko) * 1997-07-16 1999-02-18 구자홍 플라즈마 디스플레이 패널의 구동방법
JPH11231830A (ja) * 1998-02-13 1999-08-27 Samson Yokohama Kenkyusho:Kk プラズマディスプレイ装置の階調表示方式
KR20000044745A (ko) * 1998-12-30 2000-07-15 전주범 피디피 텔레비젼의 데이터 인터페이스 방법
KR20010020046A (ko) * 1999-08-31 2001-03-15 구자홍 플라즈마 디스플레이 패널의 계조구현 방법

Also Published As

Publication number Publication date
JP2002149106A (ja) 2002-05-24
KR20020032297A (ko) 2002-05-03

Similar Documents

Publication Publication Date Title
KR100309951B1 (ko) 디스플레이구동방법및장치
KR100473514B1 (ko) 서브프레임을 이용하여 그레이 스케일 디스플레이를실행하는 장치 및 방법
KR100478378B1 (ko) 표시 장치 및 표시 방법
US7071902B1 (en) Image display
KR20010006945A (ko) 표시 장치, 표시 방법 및 표시 장치 구동용 회로
KR100446935B1 (ko) 표시장치 및 표시방법
KR100438604B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
US7209152B2 (en) Signal processor for multiple gradations
KR100421383B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
KR100699378B1 (ko) 플라즈마 디스플레이 장치 및 그 제어 방법
JP2004138783A (ja) 画像表示装置
US20090040146A1 (en) Plasma display apparatus and plasma display panel driving method
JP3608713B2 (ja) プラズマディスプレイパネルの駆動方法
JP2000148068A (ja) マトリクス型表示装置の映像信号処理回路及び映像信号処理方法
JP2003195801A (ja) 表示装置及び階調表示方法
KR100414107B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
JP2002366085A (ja) 表示装置及び階調表示処理方法
JP2005234369A (ja) 画像表示装置およびその駆動方法
JP2006098618A (ja) 表示装置
JP2003015589A (ja) 表示装置及び階調表示方法
JP2002268604A (ja) プラズマディスプレイパネルの階調表示処理装置及び処理方法
KR100447133B1 (ko) 플라즈마 디스플레이 패널의 영상신호 처리 방법 및 장치
KR100493914B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100438608B1 (ko) 플라즈마 디스플레이 패널 계조표시 처리방법
JP3913241B2 (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee