KR100429555B1 - Method for forming trench type isolation layer in semiconductor device - Google Patents
Method for forming trench type isolation layer in semiconductor device Download PDFInfo
- Publication number
- KR100429555B1 KR100429555B1 KR10-2002-0037250A KR20020037250A KR100429555B1 KR 100429555 B1 KR100429555 B1 KR 100429555B1 KR 20020037250 A KR20020037250 A KR 20020037250A KR 100429555 B1 KR100429555 B1 KR 100429555B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- nitride film
- film
- forming
- pad nitride
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000002955 isolation Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 150000004767 nitrides Chemical class 0.000 claims abstract description 64
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 제조 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자분리 공정에 관한 것이며, 더 자세히는 트렌치형 소자분리막 형성방법에 관한 것이다. 본 발명은 라이너 질화막의 손실에 따른 소자분리막의 모트 발생을 억제할 수 있는 반도체 소자의 트렌치형 소자분리막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 라이너 질화막을 적용하는 STI 공정에서 유발되는 소자분리막의 모트를 억제하기 위하여, 패드 질화막을 한 번의 습식 식각을 통해 제거하지 않고, 트렌치 매립 절연막을 마스킹한 상태에서 건식 식각을 진행하여 패드 질화막의 두께를 충분히 감소시킨 다음, 잔류하는 패드 질화막을 습식 제거한다. 이렇게 함으로써 패드 질화막 제거를 위한 습식 식각 시간을 대폭 감소할 수 있으며, 결국 라이너 질화막의 손실 및 그에 의해 유발되는 모트를 억제할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a device isolation process for electrical separation between devices, and more particularly, to a method of forming a trench type device isolation film. SUMMARY OF THE INVENTION An object of the present invention is to provide a method of forming a trench type device isolation film for a semiconductor device capable of suppressing the generation of the mott of the device isolation film due to the loss of the liner nitride film. The present invention provides a pad nitride film by performing dry etching while masking the trench buried insulating film without removing the pad nitride film through a single wet etching in order to suppress the mott of the device isolation film caused in the STI process using the liner nitride film. After sufficiently reducing the thickness of the film, the remaining pad nitride film is wet removed. By doing so, the wet etching time for the pad nitride film removal can be greatly reduced, and thus the loss of the liner nitride film and the mott caused by it can be suppressed.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자분리 공정에 관한 것이며, 더 자세히는 트렌치형 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a device isolation process for electrical separation between devices, and more particularly, to a method of forming a trench type device isolation film.
전통적인 소자분리 공정인 실리콘국부산화(LOCOS) 공정은 근본적으로 버즈비크(Bird's beak)로부터 자유로울 수 없으며, 버즈비크에 의한 활성영역의 감소로 인하여 초고집적 반도체 소자에 적용하기 어렵게 되었다.The silicon isolation process (LOCOS) process, which is a traditional device isolation process, cannot fundamentally be free from Bird's beak and is difficult to apply to ultra-high density semiconductor devices due to the reduction of the active area caused by Buzzbeek.
한편, 트렌치 소자분리(shallow trench isolation, STI) 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인을 근본적으로 해결할 수 있고, 활성영역의 확보에 유리한 소자분리 공정으로 부각되고 있으며, 향후 1G DRAM 또는 4G DRAM급 이상의 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.Meanwhile, the trench trench isolation (STI) process can fundamentally solve instability factors such as deterioration of the field oxide film due to the reduction of the design rule of the semiconductor device, and is advantageous for securing the active region. It is emerging as a device separation process, and it is a promising technology to be applied to an ultra-high density semiconductor device manufacturing process of 1G DRAM or 4G DRAM level in the future.
도 1a 내지 도 1d는 종래기술에 따른 STI 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.1A to 1D illustrate an STI process according to the prior art, which will be described with reference to the following.
종래기술에 따른 STI 공정은, 우선 도 1a에 도시된 바와 같이 실리콘 기판(10) 상에 패드 산화막(11) 및 패드 질화막(12)을 형성하고, 이를 선택 식각하여 트렌치 마스크 패턴을 형성한 다음, 트렌치 마스크 패턴을 베리어로 사용하여 노출된 실리콘 기판(10)을 건식 식각함으로써 트렌치를 형성한다.In the STI process according to the related art, first, as shown in FIG. 1A, a pad oxide layer 11 and a pad nitride layer 12 are formed on a silicon substrate 10, and then selectively etched to form a trench mask pattern. The trench is formed by dry etching the exposed silicon substrate 10 using the trench mask pattern as a barrier.
다음으로, 도 1b에 도시된 바와 같이 측벽 열산화 공정을 실시하여 트렌치 내부에 측벽 산화막(13)을 형성하고, 전체 구조 표면을 따라 라이너 질화막(liner nitride)(14)을 증착한 후, 다시 전체 구조 표면을 따라 라이너 산화막(15)을 증착한다.Next, as shown in FIG. 1B, a sidewall thermal oxidation process is performed to form a sidewall oxide film 13 in the trench, and a liner nitride film 14 is deposited along the entire structure surface, and then the entire surface is again formed. A liner oxide film 15 is deposited along the structure surface.
이어서, 도 1c에 도시된 바와 같이 전체 구조 상부에 고밀도플라즈마(high density plasma, HDP) 산화막(16)을 증착하여 트렌치를 매립하고, 화학·기계적 연마(chemical mechanical polishing, CMP) 공정을 실시하여 HDP 산화막(16)을 평탄화시킨다. 이때, CMP 과정에서 패드 질화막(12) 상부의 라이너 산화막(15) 및 라이너 질화막(16)이 연마되어 패드 질화막(12)이 노출된다.Subsequently, as shown in FIG. 1C, a high density plasma (HDP) oxide layer 16 is deposited on the entire structure to fill the trench, and a chemical mechanical polishing (CMP) process is performed. The oxide film 16 is planarized. At this time, the liner oxide film 15 and the liner nitride film 16 on the pad nitride film 12 are polished in the CMP process to expose the pad nitride film 12.
계속하여, 도 1d에 도시된 바와 같이 인산 용액(H3PO4)을 사용하여 패드 질화막(12)을 습식 제거한다.Subsequently, the pad nitride film 12 is wet removed using a phosphoric acid solution (H 3 PO 4 ) as shown in FIG. 1D.
이후, 잔류하는 패드 산화막(11)을 습식 제거하여 트렌치 소자 분리 공정을 완료한다.Thereafter, the remaining pad oxide layer 11 is wet removed to complete the trench isolation process.
일반적으로, STI 공정을 진행함에 있어서 상기한 바와 같이 라이너 질화막(14)을 적용하고 있다. 라이너 질화막(14)은 후속 산화 분위기에서의 열공정에 의해 활성 영역과 소자분리 영역의 경계면의 실리콘 기판(10)이 산화됨에 따른 스트레스를 감소시키고, 소자분리막과 실리콘 기판(10) 간의 도펀트 확산을 억제함으로써 소자의 동작 특성, 특히 리프레시 특성을 개선하는데 기여한다. 한편, 이러한 리프레시 특성은 소자의 고집적화가 진행될수록 더욱 중요시되고 있어 라이너질화막(14)의 사용은 거의 불가피한 것으로 보고되고 있다.In general, the liner nitride film 14 is applied as described above in the STI process. The liner nitride film 14 reduces stress due to oxidation of the silicon substrate 10 at the interface between the active region and the device isolation region by a thermal process in a subsequent oxidizing atmosphere, and prevents dopant diffusion between the device isolation layer and the silicon substrate 10. By suppressing, it contributes to improving the operating characteristic of a device, especially a refresh characteristic. On the other hand, such a refresh characteristic is more important as the integration of the device is more important, the use of the liner nitride film 14 is reported to be almost inevitable.
상기와 같이 수행되는 종래의 STI 공정 중 인산 용액을 사용한 패드 질화막(12) 제거 공정시 질화막 레지듀를 방지하기 위해서는 식각 타겟의 20∼50% 정도의 과도 식각을 수행하여야 한다. 이러한 과도 식각 과정에서 라이너 질화막(14)이 손실되어 꺼진 부분(도 1d의 'A')을 생성하게 된다.In order to prevent the nitride film residue during the pad nitride film 12 removal process using the phosphoric acid solution in the conventional STI process performed as described above, it is necessary to perform excessive etching of about 20 to 50% of the etching target. During this over-etching process, the liner nitride layer 14 is lost to create an off portion ('A' in FIG. 1D).
이처럼 라이너 질화막(14)이 꺼진 부분(A)은 패드 산화막(11) 제거를 위한 후속 세정 공정시 소자분리 영역 가장자리의 소자분리막의 손실을 가속화하여 모트(moat)를 유발하게 된다.As such, the portion A in which the liner nitride layer 14 is turned off may accelerate the loss of the isolation layer at the edge of the isolation region in a subsequent cleaning process for removing the pad oxide layer 11, thereby causing a moat.
도 2는 모트가 형성된 기판의 단면 전자현미경(SEM) 사진으로, 활성 영역과 소자분리 영역의 계면에 모트(B)가 형성된 상태를 나타내고 있다. 사진에서 우측이 실리콘 기판이며, 좌측이 소자분리막이다.FIG. 2 is a cross-sectional electron microscope (SEM) photograph of the substrate on which the mote is formed, showing a state in which the moat B is formed at an interface between the active region and the device isolation region. In the picture, the right side is a silicon substrate, and the left side is an isolation layer.
이러한 모트(B)는 후속 게이트 패터닝시 레지듀를 유발하여 마이크로 브릿지의 요인이 되는 것은 물론, 소자의 임계전압(threshold voltage)을 감소시키는 등 여러 가지 부작용을 유발하는 문제점이 있다.The mote B causes a number of side effects such as causing a residue at the subsequent gate patterning, causing the microbridge, and reducing the threshold voltage of the device.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 라이너 질화막의 손실에 따른 소자분리막의 모트 발생을 억제할 수 있는 반도체 소자의 트렌치형 소자분리막 형성방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a method for forming a trench type device isolation film of a semiconductor device capable of suppressing the generation of the mott of the device isolation film due to the loss of the liner nitride film. .
도 1a 내지 도 1d는 종래기술에 따른 STI 공정도.1A-1D are STI process diagrams according to the prior art.
도 2는 모트가 형성된 기판의 단면 전자현미경(SEM) 사진.2 is a cross-sectional electron microscope (SEM) photograph of the substrate on which the mote is formed.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 STI 공정도.3A-3E are STI process diagrams in accordance with one embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
30 : 실리콘 기판30: silicon substrate
31 : 패드 산화막31: pad oxide film
32 : 패드 질화막32: pad nitride film
33 : 측벽 산화막33: sidewall oxide film
34 : 라이너 질화막34: liner nitride film
35 : 라이너 산화막35: liner oxide film
36 : HDP 산화막36: HDP oxide film
37 : 포토레지스트 패턴37: photoresist pattern
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 실리콘 기판 상에 패드 질화막을 포함하며, 소자분리 영역을 오픈시키는 트렌치 마스크 패턴을 형성하는 단계; 노출된 상기 실리콘 기판을 선택적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치가 형성된 전체 구조 표면을 따라 라이너 질화막을 형성하는 단계; 상기 라이너 질화막이 형성된 전체 구조 상부에 트렌치 매립 절연막을 형성하는 단계; 상기 트렌치 매립 절연막을 평탄화시켜 상기 트렌치 매립 절연막이 상기 트렌치 영역에 잔류되도록 하는 단계; 상기 소자분리 영역을 마스킹한 상태에서 상기 패드 질화막의 일부를 건식 식각하는 단계; 및 잔류하는 상기 패드 질화막을 습식 제거하는 단계를 포함하는 반도체 소자의 트렌치형 소자분리막 형성방법이 제공된다.According to an aspect of the present invention for achieving the above technical problem, forming a trench mask pattern including a pad nitride film on the silicon substrate, opening the device isolation region; Selectively etching the exposed silicon substrate to form a trench; Forming a liner nitride film along the entire structured surface of the trench; Forming a trench filling insulating layer on the entire structure of the liner nitride layer; Planarizing the trench filling insulating film so that the trench filling insulating film remains in the trench region; Dry etching a part of the pad nitride layer while the device isolation region is masked; And a wet removal of the remaining pad nitride film is provided.
본 발명은 라이너 질화막을 적용하는 STI 공정에서 유발되는 소자분리막의 모트를 억제하기 위하여, 패드 질화막을 한 번의 습식 식각을 통해 제거하지 않고, 트렌치 매립 절연막을 마스킹한 상태에서 건식 식각을 진행하여 패드 질화막의 두께를 충분히 감소시킨 다음, 잔류하는 패드 질화막을 습식 제거한다. 이렇게 함으로써 패드 질화막 제거를 위한 습식 식각 시간을 대폭 감소할 수 있으며, 결국 라이너 질화막의 손실 및 그에 의해 유발되는 모트를 억제할 수 있다.The present invention provides a pad nitride film by performing dry etching while masking the trench buried insulating film without removing the pad nitride film through a single wet etching in order to suppress the mott of the device isolation film caused in the STI process using the liner nitride film. After sufficiently reducing the thickness of the film, the remaining pad nitride film is wet removed. By doing so, the wet etching time for the pad nitride film removal can be greatly reduced, and thus the loss of the liner nitride film and the mott caused by it can be suppressed.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
첨부된 도면 도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 STI 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.3A to 3E illustrate an STI process according to an embodiment of the present invention, which will be described with reference to the following.
본 실시예에 따른 STI 공정은 우선, 도 3a에 도시된 바와 같이 실리콘 기판(30) 상에 패드 산화막(31) 및 패드 질화막(32)을 각각 50∼200Å 및 500∼2500Å의 두께로 형성하고, 소자분리 마스크를 이용한 사진 식각 공정을 실시하여 패드 질화막(32) 및 패드 산화막(31)을 차례로 선택 식각한 다음, 패드 질화막(32)을 식각 마스크로 사용하여 실리콘 기판(30)을 2000∼5000Å 깊이로 건식 식각함으로써 트렌치를 형성한다.In the STI process according to the present embodiment, first, as shown in FIG. 3A, the pad oxide film 31 and the pad nitride film 32 are formed to have a thickness of 50 to 200 kPa and 500 to 2500 kPa, respectively, on the silicon substrate 30. The photolithography process using the device isolation mask was performed to selectively etch the pad nitride film 32 and the pad oxide film 31 in sequence, and then, using the pad nitride film 32 as an etching mask, the silicon substrate 30 was 2000 to 5000Å deep. The trench is formed by dry etching with.
이어서, 도 3b에 도시된 바와 같이 열산화 공정을 실시하여 노출된 트렌치 영역에 측벽 산화막(33)을 형성하고, 전체 구조 표면을 따라 라이너 질화막(34)을 증착한 후, 다시 전체 구조 표면을 따라 라이너 산화막(35)을 증착한다. 이때, 라이너 질화막(34)의 두께는 20∼200Å 정도가 바람직하다.Subsequently, as shown in FIG. 3B, a thermal oxidation process is performed to form the sidewall oxide layer 33 in the exposed trench region, the liner nitride layer 34 is deposited along the entire structure surface, and then again along the entire structure surface. The liner oxide film 35 is deposited. At this time, the thickness of the liner nitride film 34 is preferably about 20 to 200 kPa.
다음으로, 도 3c에 도시된 바와 같이 전체 구조 상부에 HDP 산화막(36)을 증착하여 트렌치를 매립하고, CMP 공정을 실시하여 HDP 산화막(36)을 평탄화시킨다. 이때, CMP 과정에서 패드 질화막(32) 상부의 라이너 산화막(35) 및 라이너 질화막(36)이 연마되어 패드 질화막(32)이 노출되는데, CMP 공정 후 잔류하는 패드 질화막(32)의 두께가 200∼1000Å 정도가 되도록 하는 것이 바람직하다.Next, as shown in FIG. 3C, the HDP oxide layer 36 is deposited on the entire structure to fill the trench, and the CMP process is performed to planarize the HDP oxide layer 36. In this case, the liner oxide layer 35 and the liner nitride layer 36 of the upper portion of the pad nitride layer 32 are polished in the CMP process, thereby exposing the pad nitride layer 32. The thickness of the pad nitride layer 32 remaining after the CMP process is 200 to 200. It is preferable to make it about 1000 kPa.
계속하여, 도 3d에 도시된 바와 같이 전체 구조 상부에 포토레지스트를 도포하고, 노광 및 현상 공정을 실시하여 소자분리 영역을 덮는 포토레지스트 패턴(37)을 형성한 다음, 포토레지스트 패턴(37)을 식각 베리어로 사용하여 패드 질화막(32)의 일부가 잔류되도록 건식 식각을 실시한다. 이때, 포토레지스트 패턴(37)은 네거티브 포토레지스트를 사용하는 경우, 앞서 사용된 소자분리 마스크를 사용하여 형성할 수 있으며, 오정렬에 의한 HDP 산화막(36)의 손실을 방지하기 위하여 충분한 마진을 두고 HDP 산화막(36) 상에 오버랩되도록 형성하는 것이 바람직하다. 한편, 건식 식각에 의해 100∼900Å 두께의 패드 질화막(32)이 제거되도록 하는 것이 바람직하다.Subsequently, as shown in FIG. 3D, a photoresist is applied over the entire structure, an exposure and development process is performed to form a photoresist pattern 37 covering the device isolation region, and then the photoresist pattern 37 is formed. Dry etching is performed such that a part of the pad nitride film 32 remains using the etching barrier. In this case, when the negative photoresist is used, the photoresist pattern 37 may be formed by using the device isolation mask previously used, and the HDP may have a sufficient margin to prevent loss of the HDP oxide layer 36 due to misalignment. It is preferable to form so as to overlap on the oxide film 36. On the other hand, it is preferable that the pad nitride film 32 having a thickness of 100 to 900 kPa is removed by dry etching.
이어서, 도 3e에 도시된 바와 같이 포토레지스트 패턴(37)을 제거하고, 잔류하는 패드 질화막(32)을 질화막 식각 용액(예컨대, 인산 용액)을 사용하여 습식 제거한다.Subsequently, as shown in FIG. 3E, the photoresist pattern 37 is removed, and the remaining pad nitride film 32 is wet-removed using a nitride film etching solution (eg, a phosphoric acid solution).
이후, 패드 산화막(31)을 습식 제거하여 STI 공정을 완료한다.Thereafter, the pad oxide layer 31 is wet removed to complete the STI process.
전술한 바와 같은 STI 공정에 따르면, 패드 질화막(32)의 제거를 위한 습식 식각 공정 시간을 최소화할 수 있어 라이너 질화막(34)의 손실을 억제할 수 있으며, 이에 따라 소자분리막 가장자리 부분(도 3e의 'C')에서 모트가 유발되는 것을 억제할 수 있다.According to the STI process as described above, it is possible to minimize the wet etching process time for the removal of the pad nitride layer 32 to suppress the loss of the liner nitride layer 34, so that the edge portion of the device isolation layer (Fig. 3e) 'C') can suppress the occurrence of mort.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
예컨대, 전술한 실시예에서는 트렌치 매립 절연막으로 HDP 산화막을 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 트렌치 매립 절연막으로 유동성 산화막(APL) 등의 다른 절연막을 사용하는 경우에도 적용된다.For example, in the above-described embodiment, the case where the HDP oxide film is used as the trench filling insulating film has been described as an example, but the present invention is also applied to the case where another insulating film such as a fluid oxide film (APL) is used as the trench filling insulating film.
또한, 전술한 실시예에서는 라이너 질화막과 함께 라이너 산화막을 적용하는 경우를 일례로 들어 설명하였으나, 본 발명은 라이너 산화막을 적용하지 않는 경우에도 적용된다.In addition, in the above-described embodiment, the case where the liner oxide film is applied together with the liner nitride film has been described as an example, but the present invention is applied even when the liner oxide film is not applied.
또한, 전술한 실시예에서는 트렌치 식각 후 트렌치 측벽 산화막을 형성하는 경우를 일례로 들어 설명하였으나, 본 발명은 트렌치 측벽 열산화 공정을 수행하는 않는 경우에도 적용된다.In addition, in the above-described embodiment, a case in which the trench sidewall oxide film is formed after the trench etching is described as an example, but the present invention is also applicable to the case where the trench sidewall thermal oxidation process is not performed.
전술한 본 발명은 패드 질화막 제거를 위한 습식 식각 공정에 따른 라이너 질화막의 손실을 방지하여 소자분리막 가장자리에 모트가 형성되는 것을 억제할 수 있으며, 이로 인하여 반도체 소자의 전기적 특성을 개선하는 효과가 있다.The present invention described above can prevent the loss of the liner nitride film according to the wet etching process for removing the pad nitride film to suppress the formation of the mote on the edge of the device isolation layer, thereby improving the electrical characteristics of the semiconductor device.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037250A KR100429555B1 (en) | 2002-06-29 | 2002-06-29 | Method for forming trench type isolation layer in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037250A KR100429555B1 (en) | 2002-06-29 | 2002-06-29 | Method for forming trench type isolation layer in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040001916A KR20040001916A (en) | 2004-01-07 |
| KR100429555B1 true KR100429555B1 (en) | 2004-05-03 |
Family
ID=37313648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0037250A KR100429555B1 (en) | 2002-06-29 | 2002-06-29 | Method for forming trench type isolation layer in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100429555B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620181B1 (en) * | 2004-07-12 | 2006-09-01 | 동부일렉트로닉스 주식회사 | Method for manufacturing cell transistor of the flash memory |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031261A (en) * | 1998-06-24 | 2000-01-28 | Samsung Electron Co Ltd | Trench isolation forming method of semiconductor device |
| KR20010037467A (en) * | 1999-10-18 | 2001-05-07 | 윤종용 | A method of forming a trench isolation in a semiconductor device |
| US6277706B1 (en) * | 1997-06-13 | 2001-08-21 | Nec Corporation | Method of manufacturing isolation trenches using silicon nitride liner |
-
2002
- 2002-06-29 KR KR10-2002-0037250A patent/KR100429555B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277706B1 (en) * | 1997-06-13 | 2001-08-21 | Nec Corporation | Method of manufacturing isolation trenches using silicon nitride liner |
| JP2000031261A (en) * | 1998-06-24 | 2000-01-28 | Samsung Electron Co Ltd | Trench isolation forming method of semiconductor device |
| KR20010037467A (en) * | 1999-10-18 | 2001-05-07 | 윤종용 | A method of forming a trench isolation in a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040001916A (en) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989977A (en) | Shallow trench isolation process | |
| KR100224700B1 (en) | Isolation method of semiconductor device | |
| US6355539B1 (en) | Method for forming shallow trench isolation | |
| KR100429555B1 (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR100460770B1 (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR19990061066A (en) | Method of forming device isolation film of semiconductor device | |
| JP2003197734A (en) | Formation of isolation film of semiconductor device | |
| KR20040059445A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR100846385B1 (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR19990003879A (en) | Method of forming device isolation film in semiconductor device | |
| KR100237749B1 (en) | Method of forming a device isolation film of semiconductor device | |
| KR20040001913A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR20040001903A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR101012342B1 (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR100703841B1 (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR20040004873A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR100439105B1 (en) | Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines | |
| KR20000044658A (en) | Method for forming isolation layer of semiconductor device | |
| KR100540482B1 (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR100312983B1 (en) | A method for forming isolation layer in semiconductor device | |
| KR100355875B1 (en) | Method for forming shallow trench isolation by silicon nitride wet etching | |
| KR20060010241A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR20040059808A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR20040004866A (en) | Method for forming trench type isolation layer in semiconductor device | |
| KR20020003031A (en) | Method for forming isolation in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |