KR100419871B1 - Circuit for generation internal voltage of semiconductor memory device - Google Patents
Circuit for generation internal voltage of semiconductor memory device Download PDFInfo
- Publication number
- KR100419871B1 KR100419871B1 KR10-2001-0037716A KR20010037716A KR100419871B1 KR 100419871 B1 KR100419871 B1 KR 100419871B1 KR 20010037716 A KR20010037716 A KR 20010037716A KR 100419871 B1 KR100419871 B1 KR 100419871B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- internal power
- voltage
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000007599 discharging Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 9
- 238000010248 power generation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
Abstract
본 발명은 반도체 메모리 장치의 내부전압 발생 회로에 관한 것으로, 외부전압의 동작 구간을 조절하여 2개의 서로 다른 내부전압을 발생할 수 있다. 이를 위한 본 발명의 내부전압 발생 회로는 기준전압을 발생하는 기준전압 발생부와, 상기 기준전압을 수신하여 제 1 내부전원전압을 발생하는 제 1 내부전원전압 발생부와, 상기 기준전압을 수신하여 제 2 내부전원전압을 발생하는 제 2 내부전원전압 발생부와, 상기 제 1 내부전원전압과 제 2 내부전원전압을 수신하여 외부전원전압의 동작 구간에 따라 1개를 선택하여 내부전원전압으로 발생하는 내부전원전압 선택부를 구비한 것을 특징으로 한다.The present invention relates to an internal voltage generation circuit of a semiconductor memory device, and may generate two different internal voltages by adjusting an operation period of an external voltage. To this end, the internal voltage generation circuit of the present invention includes a reference voltage generator for generating a reference voltage, a first internal power voltage generator for receiving the reference voltage and generating a first internal power voltage, and receiving the reference voltage. A second internal power supply voltage generating unit for generating a second internal power supply voltage, the first internal power supply voltage and the second internal power supply voltage is received and generated by the internal power supply voltage by selecting one according to the operation interval of the external power supply voltage; And an internal power supply voltage selection unit.
Description
본 발명은 반도체 메모리 장치의 내부전압 발생 회로에 관한 것으로, 특히 외부전압의 동작 구간에 따라 2가지 내부전압을 발생할 수 있는 내부전압 발생 회로에 관한 것이다.The present invention relates to an internal voltage generation circuit of a semiconductor memory device, and more particularly, to an internal voltage generation circuit capable of generating two internal voltages according to an operation period of an external voltage.
도 1은 종래의 내부전압 발생 회로를 나타낸 회로도이다.1 is a circuit diagram showing a conventional internal voltage generation circuit.
도시된 바와 같이, 종래의 내부전압 발생 회로는 기준 전압(Vref)을 발생시키는 기준 전압 발생부(1)와, 상기 기준 전압(Vref)과 내부전압(Vint)이 분배된 전압(Vcomp)을 수신하여 비교 증폭하는 차동증폭부(2)와, 상기 차동증폭부(2)의 결과에 따라 내부전압(Vint)을 전송하는 노드(Nd1)에 전압을 공급하여 전압레벨을 높이는 전류 드라이버부(3)와, 상기 내부전압(Vint)을 전송하는 노드(Nd1)와 접지(Vss) 노드 사이에 직렬로 연결된 저항(R1,R2)에 의해 분배된 전압(Vcomp)을 상기 차동증폭부(2)로 발생하는 전압분배부(4)로 구성되어 있다.As illustrated, the conventional internal voltage generation circuit receives a reference voltage generator 1 for generating a reference voltage Vref, and a voltage Vcomp in which the reference voltage Vref and the internal voltage Vint are divided. The current amplifier unit 3 for supplying a voltage to the node Nd1 for transmitting the internal voltage Vint according to the result of the differential amplifier 2 to increase the voltage level. And a voltage Vcomp distributed by the resistors R1 and R2 connected in series between the node Nd1 transmitting the internal voltage Vint and the ground node Vss, to the differential amplifier 2. The voltage divider 4 is configured.
종래의 내부전압 발생 회로는 상기 기준전압 발생부(1)에서 발생된 기준 전압(Vref)과 상기 전압분배부(4)에서 출력된 분배전압(Vcomp)을 비교하여 분배전압(Vcomp)이 기준전압(Vref)보다 더 낮은 경우 상기 전류 드라이버부(3)를 구동시켜 내부전압(Vint)을 높인다. 그 후, 분배전압(Vcomp)과 기준전압(Vref)이 같아지는 시점에서 전류 드라이버부(3)가 동작을 멈추게 되고 내부전압(Vint)이 결정된다. 이때, 내부전압(Vint)은 (R1+R2)/R2*Vref 가 된다.The conventional internal voltage generation circuit compares the reference voltage Vref generated by the reference voltage generator 1 with the divided voltage Vcomp output from the voltage divider 4 to obtain a divided voltage Vcomp. If lower than Vref, the current driver 3 is driven to increase the internal voltage Vint. Thereafter, the current driver unit 3 stops the operation at the time when the distribution voltage Vcomp and the reference voltage Vref become the same, and the internal voltage Vint is determined. At this time, the internal voltage Vint becomes (R1 + R2) / R2 * Vref.
여기서, 상기 전압분배부(16)에서 분배된 분배전압은 R2/(R1+R2)*Vint이다.Here, the divided voltage distributed by the voltage divider 16 is R2 / (R1 + R2) * Vint.
도 2는 종래의 내부전압 발생 회로에 따른 내부전압의 출력 파형을 나타낸 것으로, 외부전압이 2.2V 이상일 때 내부전압이 2.2V로 항상 일정한 전압을 유지하고 있음을 보여주고 있다.Figure 2 shows the output waveform of the internal voltage according to the conventional internal voltage generation circuit, it shows that the internal voltage is always maintained at a constant voltage of 2.2V when the external voltage is 2.2V or more.
일반적으로, 2.3V∼3.3V의 외부전압에서 동작하는 반도체 메모리 소자의 제품은 2.2V 또는 2.5V의 내부전압을 사용하고 있다. 이때, 내부전압은 도 2에 도시된 바와 같이, 외부전압의 동작 범위내에서 항상 일정한 전압을 유지하고 있다.In general, a product of a semiconductor memory device operating at an external voltage of 2.3V to 3.3V uses an internal voltage of 2.2V or 2.5V. At this time, the internal voltage always maintains a constant voltage within the operating range of the external voltage, as shown in FIG.
그런데, 상기 구성을 갖는 종래의 내부전압 발생 회로는 외부전압의 특정 구간에서 일정한 1개의 내부전압을 발생시키므로, 제품의 속도가 좀 떨어지거나 사용자가 좀더 빠른 속도의 제품을 원할 경우 내부전압을 높게 발생하는 내부전압 발생 회로를 새로 만들어야 하고, 반대로 속도는 적당하나 전류소모가 많아 줄이고 싶은 경우는 내부전압을 낮춘 내부전압 발생 회로를 새로 만들어야 한다. 따라서, 종래에는 2.5V 외부전압 제품과 3.3V 외부전압 제품을 따로 만들어 2.5V 외부전압 제품에는 2.2V의 내부전압을 사용하고 3.3V 외부전압 제품에는 2.5V 내부전압을 사용하고 있다. 이를 위하여, 2.2V, 2.5V를 만드는 내부전원 발생 회로를 각각 만들어 본딩 옵션(Bonding Option)이나 메탈 옵션(Metal Option)으로 연결하여 제품화하고 있다. 이럴 경우, 외부전압의 동작 구간에 따라 2개의 내부전원 발생 회로를 각각 구현해야 하기 때문에 래이아웃(Layout) 면적을 증가시킬 뿐만 아니라 전류 소모도 많은 문제점이 있었다.By the way, the conventional internal voltage generation circuit having the above configuration generates a constant internal voltage in a specific section of the external voltage, the internal voltage is high when the speed of the product is a little lower or the user wants a faster speed product If you want to reduce the internal voltage generation circuit, and if you want to reduce the current consumption due to the high current consumption, you should create a new internal voltage generation circuit with lower internal voltage. Therefore, conventionally, 2.5V external voltage product and 3.3V external voltage product are made separately, and an internal voltage of 2.2V is used for 2.5V external voltage product and 2.5V internal voltage is used for 3.3V external voltage product. To this end, internal power generation circuits that make 2.2V and 2.5V, respectively, are manufactured and connected by bonding option or metal option. In this case, since two internal power generation circuits must be implemented according to the operation period of the external voltage, there are many problems not only to increase the layout area but also to consume current.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 외부전압의 동작 구간을 조절하여 2개의 서로 다른 내부전압을 발생할 수 있는 내부전압 발생 회로를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide an internal voltage generation circuit capable of generating two different internal voltages by adjusting an operation period of an external voltage.
도 1은 종래의 내부전압 발생 회로의 회로구성도1 is a circuit diagram of a conventional internal voltage generation circuit
도 2는 종래의 내부전압 발생 회로에 따른 내부전압 출력 파형도2 is an internal voltage output waveform diagram according to a conventional internal voltage generation circuit
도 3은 본 발명의 내부전압 발생 회로의 회로구성도3 is a circuit diagram of an internal voltage generation circuit of the present invention.
도 4는 도 3에 도시된 내부전원 선택부의 상세 회로도4 is a detailed circuit diagram of an internal power source selector illustrated in FIG. 3.
도 5는 본 발명의 내부전압 발생 회로에 의한 내부전압 출력 파형도5 is an internal voltage output waveform diagram of the internal voltage generation circuit of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
10 : 기준전압 발생부 20 : 제 1 내부전원 발생부10: reference voltage generator 20: first internal power generator
22 : 제 2 내부전원 발생부 30 : 내부전원 선택부22: second internal power generation unit 30: internal power selection unit
32 : 외부전원 제어부 34 : 내부전원 스위칭부32: external power control unit 34: internal power switching unit
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 내부전압 발생 회로는 기준전압을 발생하는 기준전압 발생부와, 상기 기준전압을 수신하여 제 1내부전원전압을 발생하는 제 1 내부전원전압 발생부와, 상기 기준전압을 수신하여 제 2 내부전원전압을 발생하는 제 2 내부전원전압 발생부와, 상기 제 1 내부전원전압과 제 2 내부전원전압을 수신하여 외부전원전압의 동작 구간에 따라 1개를 선택하여 내부전원전압으로 발생하는 내부전원전압 선택부를 구비한 것을 특징으로 한다.The internal voltage generation circuit of the semiconductor memory device of the present invention for achieving the above object includes a reference voltage generator for generating a reference voltage, and a first internal power voltage generator for receiving the reference voltage and generating a first internal power supply voltage. And a second internal power supply voltage generator configured to receive the reference voltage to generate a second internal power supply voltage, and one of the first internal power supply voltage and the second internal power supply voltage according to an operation period of the external power supply voltage. It characterized in that it comprises an internal power supply voltage selector which is generated by the internal power supply voltage.
상기 제 1 내부전원전압은 2.2V이고, 상기 제 2 내부전원전압은 2.5V인 것을 특징으로 한다.The first internal power supply voltage is 2.2V, and the second internal power supply voltage is 2.5V.
상기 내부전원전압 선택부는 상기 제 1 내부전원전압과 상기 제 2 내부전원전압을 수신하여 상기 외부전원전압이 2.3V∼2.7V 동작 구간에서는 상기 제 1 내부전원전압을 내부전원전압으로 발생하고, 상기 외부전원전압이 2.7V∼3.3V에서는 상기 제 2 내부전원전압을 내부전원전압으로 발생하는 것을 특징으로 한다.The internal power supply voltage selector receives the first internal power supply voltage and the second internal power supply voltage, and generates the first internal power supply voltage as an internal power supply voltage in an operation period of 2.3 V to 2.7 V. When the external power supply voltage is 2.7V to 3.3V, the second internal power supply voltage is generated as the internal power supply voltage.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.
도 3은 본 발명의 내부전압 발생 회로의 회로구성도로서, 기준전압(Vref)을 발생하는 기준전압 발생부(10)와, 상기 기준전압(Vref)을 수신하여 제 1 내부전원전압(VR1)을 발생하는 제 1 내부전원전압 발생부(20)와, 상기 기준전압(Vref)을 수신하여 제 2 내부전원전압(VR2)을 발생하는 제 2 내부전원전압 발생부(22)와, 상기 제 1 내부전원전압(VR1)과 제 2 내부전원전압(VR2)을 수신하여 외부전원전압(Vext)의 동작 구간에 따라 1개를 선택하여 내부전원전압(Vint)으로 발생하는 내부전원전압 선택부(30)를 구비한다.3 is a circuit diagram of an internal voltage generation circuit according to an embodiment of the present invention, and includes a reference voltage generator 10 generating a reference voltage Vref and a first internal power voltage VR1 by receiving the reference voltage Vref. A first internal power supply voltage generator 20 for generating a second internal power supply voltage generator 22 for receiving a reference voltage Vref and generating a second internal power supply voltage VR2; The internal power supply voltage selector 30 generating the internal power supply voltage Vint by receiving the internal power supply voltage VR1 and the second internal power supply voltage VR2 and selecting one according to the operation period of the external power supply voltage Vext. ).
상기 기준전압 발생부(10)는 0.7V 정도의 안정된 기준전압(Vref)을 발생하는 회로이다.The reference voltage generator 10 generates a stable reference voltage Vref of about 0.7V.
상기 제 1 내부전원전압 발생부(20)는 상기 기준전압(Vref)을 수신하여 증폭된 2.2V의 제 1 내부전원전압(VR1)을 발생한다. 상기 제 2 내부전원전압 발생부(22)는 상기 기준전압(Vref)을 수신하여 증폭된 2.5V의 제 2 내부전원전압(VR2)을 발생한다.The first internal power supply voltage generator 20 receives the reference voltage Vref and generates an amplified first internal power supply voltage VR1 of 2.2V. The second internal power supply voltage generation unit 22 receives the reference voltage Vref to generate amplified second internal power supply voltage VR2 of 2.5V.
상기 내부전원전압 선택부(30)는 2.2V의 상기 제 1 내부전원전압(VR1)과 2.5V의 제 2 내부전원전압(VR2)을 수신하여 외부전원전압(Vext)이 2.3V∼2.7V에선 2.2V의 상기 제 1 내부전원전압(VR1)을 내부전원전압(Vint)으로 발생하고, 상기 외부전원전압(Vext)이 2.7V∼3.3V에선 2.5V의 상기 제 2 내부전원전압(VR2)을 내부전원전압(Vint)으로 발생한다.The internal power supply voltage selector 30 receives the first internal power supply voltage VR1 of 2.2V and the second internal power supply voltage VR2 of 2.5V so that the external power supply voltage Vext is 2.3V to 2.7V. The first internal power supply voltage VR1 of 2.2V is generated as an internal power supply voltage Vint, and the second internal power supply voltage VR2 of 2.5V is applied when the external power supply voltage Vext is 2.7V to 3.3V. Generated by internal power supply voltage (Vint).
도 4는 도 3에 도시된 내부전원 선택부(30)의 상세 회로도이다.4 is a detailed circuit diagram of the internal power source selector 30 shown in FIG. 3.
상기 내부전원 선택부(30)는 외부전원전압(Vext)을 수신하여 상기 외부전원전압(Vext)이 기준전압(2.7V)보다 높은지 낮은지를 비교 검출한 신호를 발생하는 외부전원 제어부(32)와, 상기 외부전원 제어부(32)로부터 발생된 신호를 수신하여 상기 외부전원전압(Vext)이 기준전압(2.7V) 이하일 때는 상기 제 1 내부전원전압(VR1)을 내부전원전압(Vint)으로 발생하고, 상기 외부전원전압(Vext)이 기준전압(2.7V) 이상일 때는 상기 제 2 내부전원전압(VR2)을 내부전원전압(Vint)으로 발생하는 내부전원 스위칭부(34)를 구비한다.The internal power source selector 30 receives an external power source voltage Vext and generates an external power control unit 32 that compares and detects whether the external power source voltage Vext is higher than or lower than the reference voltage 2.7V. When the external power supply voltage Vext is less than the reference voltage 2.7V and receives the signal generated from the external power supply control unit 32, the first internal power supply voltage VR1 is generated as an internal power supply voltage Vint. When the external power supply voltage Vext is greater than or equal to the reference voltage 2.7V, an internal power supply switching unit 34 generating the second internal power supply voltage VR2 as the internal power supply voltage Vint is provided.
상기 외부전원 제어부(32)는 외부전원전압(Vext) 공급노드와 노드(Nd1) 사이에 연결된 저항(R1)과, 상기 노드(Nd1)와 접지(Vss) 노드 사이에 접속된 저항(R2)과, 상기 외부전원전압(Vext)과 노드(Nd2) 사이에 다이오드 구조로 접속된 PMOS 트랜지스터(P1)와, 상기 노드(Nd1)의 신호가 문턱전압(Vtn) 이상의 값을 가질 때 상기 노드(Nd2)의 신호를 접지(Vss)로 방전시키는 NMOS 트랜지스터(N1)와, 상기 노드(Nd2)와 노드(Nd3) 사이에 직렬로 연결된 3개의 인버터(inv1∼inv3)로 구성된다.The external power control unit 32 includes a resistor R1 connected between an external power supply voltage Vext supply node and a node Nd1, and a resistor R2 connected between the node Nd1 and a ground node Vss. The node Nd2 when the PMOS transistor P1 connected in a diode structure between the external power supply voltage Vext and the node Nd2 and the signal of the node Nd1 have a value equal to or greater than the threshold voltage Vtn. NMOS transistor N1 for discharging the signal to ground Vss, and three inverters inv1 to inv3 connected in series between the node Nd2 and node Nd3.
상기 내부전원 스위칭부(34)는 상기 노드(Nd3)의 신호가 '로직 로우'일 때 상기 제 1 내부전원전압(VR1)을 내부전원전압(Vint)으로 전달하는 전달 게이트(P2,N2)와, 상기 노드(Nd3)의 신호가 '로직 하이'일 때 상기 제 2 내부전원전압(VR2)을 내부전원전압(Vint)으로 전달하는 전달 게이트(P3,N3)로 구성된다.The internal power supply switching unit 34 may include transfer gates P2 and N2 that transfer the first internal power supply voltage VR1 to the internal power supply voltage Vint when the signal of the node Nd3 is 'logic low'. When the signal of the node Nd3 is 'logic high', the transfer gates P3 and N3 transfer the second internal power supply voltage VR2 to the internal power supply voltage Vint.
먼저, 저항(R1)과 저항(R2)의 저항비에 의하여, NMOS 트랜지스터(N1)는 외부전원전압(Vext)의 전압강하 된 값을 가지게 된다. 외부전원전압(Vext)이 올라가면 PMOS 트랜지스터(P1)는 턴온되어 노드(Nd2)로 외부전원전압(Vext)을 공급하여 '로직 하이'로 만들고, NMOS 트랜지스터(N1)의 게이트에 연결된 노드(Nd1)는 외부전원전압(Vext)보다 전압강하된 값으로 외부전원전압(Vext)을 따라 올라가 NMOS 트랜지스터(N1)를 턴온시켜 상기 노드(Nd2)의 전압을 접지(Vss) 노드로 방전시킨다. 따라서, PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1)가 동시에 턴온되는 구간이 존재하게 된다.First, the NMOS transistor N1 has a voltage drop value of the external power supply voltage Vext due to the resistance ratio of the resistor R1 and the resistor R2. When the external power supply voltage Vext rises, the PMOS transistor P1 is turned on to supply the external power supply voltage Vext to the node Nd2 to make the logic high, and the node Nd1 connected to the gate of the NMOS transistor N1. The voltage rises along the external power supply voltage Vext to a value lower than the external power supply voltage Vext to turn on the NMOS transistor N1 to discharge the voltage of the node Nd2 to the ground node Vss. Therefore, there is a section in which the PMOS transistor P1 and the NMOS transistor N1 are turned on at the same time.
외부전원전압(Vext)이 낮은 경우 NMOS 트랜지스터(N1)의 게이트에 연결된 노드(Nd1)는 저항(R1) 때문에 전압강하가 일어나 외부전원전압(Vext)보다 더 낮은 전압을 가지게 되어 NMOS 트랜지스터(N1)를 강하게 턴온시키지 못한다. 즉, PMOS 트랜지스터(P1)가 노드(Nd2)를 '로직 하이'로 만드는 힘이 NMOS 트랜지스터(N1)가 노드(Nd2)를 '로직 로우'로 만드는 힘보다 강하여 노드(Nd2)는 '로직 하이'가 되고 노드(Nd3)는 '로직 로우', 노드(Nd4)는 '로직 하이'가 된다. 따라서, 전달 게이트(P2,N2)는 턴온되고 전달 게이트(P3,N3)는 턴오프되어 2.2V의 제 1 내부전원전압(VR1)을 내부전원전압(Vint)으로 발생하게 된다.When the external power supply voltage Vext is low, the node Nd1 connected to the gate of the NMOS transistor N1 has a voltage drop due to the resistor R1 to have a lower voltage than the external power supply voltage Vext, so that the NMOS transistor N1 Do not turn on strongly. That is, the force that makes the PMOS transistor P1 make the node Nd2 'logic high' is stronger than the force that makes the NMOS transistor N1 make the node Nd2 'logic low' so that the node Nd2 becomes 'logic high'. The node Nd3 becomes 'logic low' and the node Nd4 becomes 'logic high'. Accordingly, the transfer gates P2 and N2 are turned on and the transfer gates P3 and N3 are turned off to generate the first internal power supply voltage VR1 of 2.2 V as the internal power supply voltage Vint.
이렇게 내부전원전압(Vint)이 2.2V를 유지하고 외부전원전압(Vext)이 점점 올라가 2.7V가 되면 노드(Nd1)의 전압도 높아지므로 PMOS 트랜지스터(P1)보다 NMOS 트랜지스터(N1)를 더 강하게 턴온시켜 노드(Nd2)를 '로직 하이'에서 '로직 로우'로 만들게 된다. 노드(Nd3)는 '로직 하이', 노드(Nd4)는 '로직 로우'가 되어 전달 게이트(P2,N2)는 턴오프, 전달 게이트(P3,N3)는 턴온되어 2.2V의 제 1 내부전원전압(VR1)의 공급을 막고, 2.5V의 제 2 내부전원전압(VR2)을 내부전압(Vint)으로 만들게 된다.In this way, when the internal power supply voltage Vint is maintained at 2.2V and the external power supply voltage Vext is gradually increased to 2.7V, the voltage of the node Nd1 is also increased, so that the NMOS transistor N1 is turned on more strongly than the PMOS transistor P1. Node Nd2 from logic high to logic low. The node Nd3 becomes 'logic high' and the node Nd4 becomes 'logic low' so that the transfer gates P2 and N2 are turned off and the transfer gates P3 and N3 are turned on so that the first internal power supply voltage of 2.2 V is turned on. The supply of the VR1 is prevented, and the second internal power supply voltage VR2 of 2.5 V is made into the internal voltage Vint.
도 5는 본 발명의 내부전압 발생 회로에 의한 내부전압 출력 파형도이다. 도시된 바와 같이, 2.3V∼3.3V의 외부전원전압(Vext)의 동작 범위 중 2.3V∼2.7V에서는 내부전원전압(Vint)이 2.2V이고, 2.7V∼3.3V에서는 내부전원전압(Vint)이 2.5V로 만들어짐을 볼 수 있다.5 is an internal voltage output waveform diagram of the internal voltage generation circuit of the present invention. As shown, the internal power supply voltage Vint is 2.2V at 2.3V to 2.7V of the operating range of the external power supply voltage Vext of 2.3V to 3.3V, and the internal power supply voltage Vint at 2.7V to 3.3V. You can see that this is made of 2.5V.
본 발명은 외부전원전압(Vext)이 2.7V가 되어야 노드(Nd2)가 '로직 로우'로 되게 저항(R1)(R2)의 저항비를 조절하였고, 노드(Nd2)의 '로직 하이'에서 '로직 로우'로 가는 외부전원(Vext)의 전압은 저항(R1)(R2)의 저항비로 조절할 수 있다.According to the present invention, the resistance ratio of the resistors R1 and R2 is adjusted so that the node Nd2 becomes 'logic low' when the external power supply voltage Vext becomes 2.7V, and at 'logic high' of the node Nd2, The voltage of the external power supply Vext going to the logic low 'may be adjusted by the resistance ratio of the resistors R1 and R2.
이상에서 설명한 바와 같이, 본 발명의 내부전압 발생 회로에 의하면, 2.3V∼3.3V의 외부전원전압(Vext)의 동작 범위 중 2.3V∼2.7V에서는 내부전원전압(Vint)이 2.2V이고, 2.7V∼3.3V에서는 내부전원전압(Vint)이 2.5V로 하여 사용자가 외부전원전압을 조정하므로써 2개의 내부전원전압(Vint)을 선택할 수 있다. 예를 들어, 사용자가 외부전원전압(Vext)이 2.5V 제품을 사용하다가 좀더 속도가 빠른 것을 원한다면 외부전원전압을 3.0V 정도로 올려서 내부전원전압을 2.2V에서 2.5V로 증가시킴으로써 제품의 속도를 증가시킬 수가 있다.As described above, according to the internal voltage generation circuit of the present invention, the internal power supply voltage Vint is 2.2V and 2.7 at 2.3V to 2.7V in the operating range of the external power supply voltage Vext of 2.3V to 3.3V. At V to 3.3V, the internal power supply voltage (Vint) is 2.5V, so the user can select two internal power supply voltages (Vint) by adjusting the external power supply voltage. For example, if the user wants to use a 2.5V product with a faster external power voltage (Vext), then increase the speed of the product by increasing the external power voltage to 3.0V and increasing the internal power voltage from 2.2V to 2.5V. I can do it.
이와 같이, 본 발명의 내부전압 발생 회로는 외부전원전압을 조정하여 내부전원전압을 올리거나 내릴 수 있게하여 속도나 전류소모 측면에서 사용자가 유리한 쪽으로 선택하여 사용할 수 있게 하였다.As described above, the internal voltage generation circuit of the present invention adjusts the external power supply voltage so that the internal power supply voltage can be raised or lowered so that the user can select and use an advantageous side in terms of speed or current consumption.
또한, 생산자 측면에서도 외부전원전압이 2.5V 제품과 외부전원전압이 3.3V의 제품을 따로 생산할 필요가 없이 하나의 제품 생산으로 동일한 효과를 얻을 수 있다.In addition, from the producer's point of view, the same effect can be obtained by producing one product without having to separately produce a product having an external supply voltage of 2.5V and a product having an external supply voltage of 3.3V.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037716A KR100419871B1 (en) | 2001-06-28 | 2001-06-28 | Circuit for generation internal voltage of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037716A KR100419871B1 (en) | 2001-06-28 | 2001-06-28 | Circuit for generation internal voltage of semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030001858A KR20030001858A (en) | 2003-01-08 |
| KR100419871B1 true KR100419871B1 (en) | 2004-02-25 |
Family
ID=27711943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0037716A Expired - Fee Related KR100419871B1 (en) | 2001-06-28 | 2001-06-28 | Circuit for generation internal voltage of semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100419871B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850276B1 (en) * | 2007-03-23 | 2008-08-04 | 삼성전자주식회사 | Internal power supply voltage generation circuit suitable for semiconductor devices |
| US10921839B2 (en) | 2017-08-30 | 2021-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Switchable power supply |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980075712A (en) * | 1997-04-01 | 1998-11-16 | 윤종용 | Reference voltage generation circuit of semiconductor memory device |
-
2001
- 2001-06-28 KR KR10-2001-0037716A patent/KR100419871B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980075712A (en) * | 1997-04-01 | 1998-11-16 | 윤종용 | Reference voltage generation circuit of semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030001858A (en) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7468624B2 (en) | Step-down power supply | |
| TWI317133B (en) | Negative voltage generator | |
| US7778100B2 (en) | Internal voltage generation circuit of semiconductor memory device | |
| US5577002A (en) | Semiconductor integrated circuit device implemented by bipolar and field effect transistors and having stable sense amplifier | |
| KR100762873B1 (en) | Internal voltage generator | |
| US6940335B2 (en) | Constant-voltage circuit | |
| KR100549945B1 (en) | Internal power supply voltage generation circuit | |
| JPH05114291A (en) | Generating circuit of reference voltage | |
| KR100419871B1 (en) | Circuit for generation internal voltage of semiconductor memory device | |
| KR100889312B1 (en) | Threshold voltage detector and detection method of semiconductor device, and internal voltage generation circuit using the same | |
| KR100401520B1 (en) | Low power operating mode type internal voltage-down power drive circuit | |
| KR20020006060A (en) | Reference voltage generator | |
| KR0126254B1 (en) | Data input buffer of semiconductor memory device | |
| KR100390994B1 (en) | Voltage generator of semiconductor memory device | |
| KR100464435B1 (en) | Half Voltage generator of low power consumption | |
| US11961569B2 (en) | Clock-generating circuit | |
| KR100596861B1 (en) | Internal voltage generator | |
| KR100631936B1 (en) | Internal voltage generation circuit | |
| KR100316065B1 (en) | Voltage down converter | |
| KR0149535B1 (en) | Seamos Input Buffer and Seamos Level Conversion Method | |
| CN119270973A (en) | Voltage Regulator | |
| CN117811563A (en) | Low-power consumption level conversion circuit | |
| KR20070055149A (en) | Low Voltage Core Voltage Generator of Semiconductor Memory Devices | |
| KR19980037968A (en) | Internal Power Supply for Semiconductor Memory Devices | |
| KR20020053493A (en) | Voltage level detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010628 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20030522 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20040116 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20040210 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20040211 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20061211 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080102 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090121 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100126 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110126 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |