[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100398879B1 - 입력신호의 영점교차 특성을 이용한 위상오차 검출장치 - Google Patents

입력신호의 영점교차 특성을 이용한 위상오차 검출장치 Download PDF

Info

Publication number
KR100398879B1
KR100398879B1 KR10-2001-0041016A KR20010041016A KR100398879B1 KR 100398879 B1 KR100398879 B1 KR 100398879B1 KR 20010041016 A KR20010041016 A KR 20010041016A KR 100398879 B1 KR100398879 B1 KR 100398879B1
Authority
KR
South Korea
Prior art keywords
zero crossing
signal
timing
input
error
Prior art date
Application number
KR10-2001-0041016A
Other languages
English (en)
Other versions
KR20030005646A (ko
Inventor
이재욱
고석준
김판수
최형진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0041016A priority Critical patent/KR100398879B1/ko
Priority to US10/190,600 priority patent/US6750725B2/en
Priority to CNB021282234A priority patent/CN1213539C/zh
Publication of KR20030005646A publication Critical patent/KR20030005646A/ko
Application granted granted Critical
Publication of KR100398879B1 publication Critical patent/KR100398879B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

입력신호가 다중레벨이고 영점교차 천이가 불규칙한 특성을 갖는 CD나 DVD와 같은 시스템에 효율적으로 이용될 수 있는 위상오차 검출장치 및 이를 적용한 위상고정루프회로가 개시된다. CD, DVD 등으로부터 읽어들인 신호는 A/D컨버터에서 디지털신호로 변환된다. 위상오차검출부는 A/D컨버터로부터 순차적으로 입력되는 디지털신호의 영교차를 검출하여, A/D컨버터로부터 입력되는 신호 중 검출된 영교차에 대응하는 신호로부터 타이밍 오차를 검출한다. 오차보정부는 위상오차검출부로부터 입력된 타이밍오차에 대응하여 위상을 천이시킴으로써 A/D컨버터의 샘플링 타이밍 오차를 보정한다. 이로써, 입력신호가 다중레벨이고 영점교차 천이가 불규칙한 CD나 DVD 시스템에서 신호대잡음비에 따른 타이밍오차들의 분산값을 줄이고 추적시 정상상태 지터량을 감소시킬 수 있는 우수한 추적성능을 가진 타이밍오차 검출장치 및 이를 적용한 위상고정루프회로가 구현된다.

Description

입력신호의 영점교차 특성을 이용한 위상오차 검출장치 {Apparatus for detecting phase error by using zero crossing characteristics of input signal}
본 발명은 입력신호의 위상오차 검출장치 및 이를 이용한 위상고정루프회로에 관한 것으로서, 보다 상세하게는 디스크형 기록매체로부터 판독된 신호의 주파수 및 위상 변화에 따른 위상오차를 검출하는 장치 및 이를 이용한 위상고정루프회로에 관한 것이다.
CD나 DVD와 같은 디스크형 기록매체의 신호를 기록/재생하는 시스템에서는 디스크형 기록매체를 일정한 속도 즉, 등각속도로 회전시키면서 기록/재생 동작을 수행한다. 이와 같이 등각속도로 회전하면서 신호를 기록/재생하는 시스템은 디스크형 기록매체의 반경 중심쪽에 위치한 안쪽 트랙을 읽을 때는 선속도가 느리고, 반대로 반경 외주쪽에 위치한 바깥 트랙을 읽을 때는 선속도가 빠르다. 따라서, 디스크형 기록매체의 안쪽 트랙과 바깥쪽 트랙 사이의 주파수가 큰폭으로 변하기때문에, 기록/재생 시스템에서 읽힌 신호의 수신단에서는 입력신호의 정확한 타이밍오차를 검출하여 추적성능을 향상시킬 수 있는 알고리즘을 이용할 필요가 있다. 이러한 알고리즘의 한 예가 MM(K.H.Mueller and M.Muller) 방법이다. MM 방법은 논문 "디지털 동기형 데이터 수신기에서의 타이밍 복구(Timing recovery in digital synchronous data receiver)"(IEEE Trans. Commun., vol. COM-14, pp.516-530, May 1976.)에 개시되어 있다.
도 1은 MM 방법에 의한 일반적인 위상고정루프회로(PLL;phase locked loop circuit)의 구성을 도시한 블럭도이다.
도 1을 참조하면, 위상고정루프회로(1)는 타이밍오차를 검출하고 검출된 타이밍 오차를 수행하여 수신신호의 입력타이밍과 샘플링 타이밍을 동기화시키는 타이밍오차 검출 및 보정장치이다. 시간영역에서의 타이밍오차는 주파수영역에서의 위상오차와 동일한 의미를 가지므로, 이하의 설명에서는 '타이밍오차'와 '위상오차'를 동일한 의미로 혼용하여 사용한다.
위상고정루프회로(1)는 A/D컨버터(10), 위상오차검출부(14), 저역필터(low pass filter)(16), D/A컨버터(17) 및 VCO(Voltage Controlled Oscillater)(18)를 포함한다. A/D컨버터(10)는 입력되는 아날로그 신호를 디지털 신호로 변환한다. 위상오차검출부(14)는 A/D컨버터(10)로부터 입력된 디지털 신호로부터 위상오차(phase error)를 검출한다. 저역필터(16)는 검출된 위상오차에 포함된 고주파 성분을 갖는 노이즈를 제거한다. D/A컨버터(17)는 저역필터(16)를 통과한 위상오차를 아날로그 신호로 변환한다. VCO(18)는 검출된 위상오차에 따라 A/D컨버터(10)의 샘플링타이밍을 보정한다. 위상고정루프회로(1)는 위상고정루프회로(1)가 적용된 시스템, 예를들면 광디스크 시스템과 정합되도록 위상고정루프회로(1)의 출력특성을 보상하는 보간부(5)를 포함한다.
디스크형 기록매체로부터 신호를 재생하는 광픽업에 의해, CD 또는 DVD와 같은 디스크형 기록매체의 각 트랙으로부터 판독된 신호는, PLL(1)의 A/D컨버터(10)에 순차적으로 입력된다. A/D컨버터(10)는 광픽업으로부터 입력된 아나로그신호를 디지털신호로 변환시킨다. 위상오차검출부(14)는 A/D컨버터(10)로부터 디지털신호를 순차적으로 수령하여 후술하는 방법으로 타이밍오차를 산출한다. 위상오차검출부(14)에 의하여 산출된 타이밍오차는 저역필터(16)에 입력된다. 저역필터(16)는 수령한 타이밍오차로부터 고주파 성분을 갖는 노이즈를 제거하여 D/A컨버터(17)에 입력한다. D/A컨버터(17)는 노이즈가 제거된 위상오차 신호를 아날로그 신호로 변환한다. VCO(18)는 수령한 타이밍오차를 보정하기 위하여 위상오차 신호만큼 위상을 천이한다. A/D컨버터(10)는 천이된 위상에 의해 보정된 샘플링 타이밍으로, 수신되는 아날로그 신호를 디지털 신호로 변환한다. 보간부(5)는 보정된 샘플링 타이밍에 따라 변환된 디지털 신호를 수용하여 광디스크 시스템과 정합되도록 조정된 신호를 출력한다.
상술한 MM 알고리즘에 따르면, 타이밍오차는 수학식 1에 의해 검출된다.
이를 구현한 것이 도 2에 도시된 블록도이다. 도 2를 참조하면, 위상오차검출부(14)는 양자화기(142), 두개의 버퍼(141, 143), 두개의 곱셈기(144, 145), 감산기(146) 및 증폭기(147)를 구비하고 있다.
버퍼(141)는 A/D컨버터(10)로부터 디지털신호를 수령하여 저장한다. 디지털신호 xk-1가 입력된 후에, 새로운 디지털신호 xk가 입력되었다고 가정하면, 버퍼(141)에는 디지털신호 xk-1가 저장되어 있다. 양자화기(142)는 A/D컨버터(10)로부터 새로운 디지털신호 xk를 수령하여 그 디지털신호값에 따라 +1 또는 -1로 이치양자화한 값 ak를 버퍼(143)로 출력한다. 이 때 버퍼(143)에는 디지털신호 xk-1에 의한 양자화기(142)의 출력값 ak-1가 저장되어 있다. 곱셈기(144)는 버퍼(141)의 출력값 xk-1와 새로운 디지털신호 xk에 의한 양자화기(142)의 출력값 ak를 수령한다. 곱셈기(145)는 A/D컨버터(10)의 출력값 xk와 버퍼(143)의 출력값 ak-1을 수령한다. 감산기(146)는 곱셈기(144, 145)의 값을 수령하여 타이밍오차를 산출한다. 증폭기(147)는 산출된 타이밍오차를 1/2크기만큼 증폭한다.
도 3은 도 2의 위상오차검출부의 특성을 도시한 그래프이다. 도 3을 참조하면, 점선으로 도시된 A는 이상적인 타이밍함수값의 분포를 도시한 것이다. 타이밍 함수값은 직선성이 우수할수록 타이밍 오차의 검출확률이 높다.
그러나, 종래기술에 따른 타이밍함수값은 S자형의 실선(R)으로 도시되어 있다. 즉, 타이밍 함수값은 직선성 특성을 만족하고 있지 않다. 종래기술에 따르는타이밍오차 검출장치는 매 샘플 클럭마다 타이밍오차를 검출한다.
또한, 도 8에 도시된 바와 같이, 종래 타이밍 오차 검출 장치를 적용하는 경우, 위상오차 추적시 정상상태에서 잡음에 의한 분산값이 크게 나타난다. 즉, 노이즈가 많은 경우에는 실제 오차값 주변에서 오차가 발생할 확률이 높다.
또한, 도 9에 도시된 바와 같이, 종래 타이밍오차 검출장치를 적용하는 경우 타이밍오차 추적시 정상상태 지터(jitter)값이 크고 민감하게 동작한다. 따라서, 다중레벨을 갖는 신호의 기저대역 전송이나 신호대잡음비(SNR:signal to noise ratio)가 낮은 환경에서는 그 성능을 보장할 수 없는 문제점을 가지고 있다.
또한, CD 및 DVD 시스템은 신호의 영점교차 천이가 불규칙적이고 다중레벨을 갖는 길이제한(run-length limited)코드신호를 사용한다. 그러나, 종래 타이밍 오차 검출장치를 적용하는 경우, 타이밍오차값이 매 샘플 클럭에서 나타난다. 따라서, 데이터 샘플값들의 분산값이 신호대잡음비(SNR)의 영향에 따라 도 8에 점선 및 직선(B1, B2, B3)으로 도시된 바와 같이 상당히 큰 변동값을 보이는 문제점을 가진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은, 입력신호가 다중레벨이고 영점교차 천이가 불규칙한 특성을 갖는 신호인 경우에도 소정 성능을 보장할 수 있는 위상오차 검출장치 및 이를 이용한 위상고정루프회로를 제공하는 것이다.
도 1은 일반적인 위상고정루프회로의 구성을 도시한 블록도,
도 2는 도 1의 위상오차검출부의 상세 구성을 도시한 블록도,
도 3은 도 2의 위상오차검출부의 특성을 도시한 그래프,
도 4는 본 발명의 바람직한 실시예에 따른 위상고정루프회로의 구성을 도시한 블록도,
도 5는 도 4의 위상오차검출부의 상세 구성을 도시한 블록도,
도 6은 도 4의 영교차검출부의 동작을 도식화한 그래프,
도 7은 종래 및 본 발명의 바람직한 실시예에 따른 위상오차검출 방법의 출력평균의 성능을 비교한 그래프,
도 8은 종래 및 본 발명의 바람직한 실시예에 따른 위상오차검출 방법의 출력분산의 성능을 비교한 그래프, 그리고
도 9는 종래 및 본 발명의 바람직한 실시예에 따른 위상오차검출 방법의 정상상태에서의 지터 성능을 비교한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : A/D 컨버터
120 : 위상오차 검출부(Phase Error Detector)
124 : 영교차 검출부 126 : 스위칭부
128 : 오차 계산부 130 : 오차 보정부
132 : 루프 필터 134 : D/A 컨버터
136 : VCO 150 : 보간부
상기 목적을 달성하기 위한 위상오차검출장치는 순차적으로 입력되는 디지털신호의 영교차를 검출하는 영교차검출부; 상기 영교차검출부에 의해 영교차가 검출된 경우 상기 순차적으로 입력되는 디지털신호를 전달해주는 스위칭부; 및 상기 스위칭부로부터 입력된 현재신호의 입력 타이밍과 상기 현재신호에 대한 이전신호의 타이밍 사이의 타이밍 오차를 산출하여 출력하는 오차계산부;를 포함한다.
또한, 상기 목적을 달성하기 위한 위상고정루프회로는 순차적으로 입력되는 신호를 디지털신호로 변환시키는 A/D컨버터; 상기 A/D컨버터로부터 순차적으로 입력되는 상기 디지털신호의 영교차를 검출하여 상기 영교차에 대응하는 신호로부터 타이밍 오차를 검출하는 위상오차검출부; 및 상기 위상오차 검출부로부터 입력된 상기 타이밍오차에 대응하여 상기 A/D컨버터의 샘플링 타이밍을 보정하는 오차보정부;를 포함한다.
상기 위상오차검출부는 상기 위상오차검출장치로 구성할 수 있다.
상기 위상고정루프회로는 상기 샘플링타이밍이 조정된 다음 상기 A/D컨버터로부터 출력된 신호의 평균을 출력하는 보간부;를 더 포함하도록 구성된다.
상기와 같은 위상고정루프회로에 따르면, 영교차가 발생한 경우에만 위상오차를 계산하도록 함으로써, 입력신호가 다중레벨이고 영점교차 천이가 불규칙한 특성을 갖는 신호인 경우에도 소정 성능을 보장할 수 있는 효과가 있다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 4는 본 발명의 바람직한 실시예에 따른 위상고정루프회로의 구성을 도시한 블럭도이다.
도 4를 참조하면, 타이밍오차 검출 및 보정을 위한 위상고정루프회로(100)는 A/D컨버터(110), 위상오차검출부(120), 오차보정부(130) 및 보간부(150)로 구성된다. A/D컨버터(110)는 순차적으로 입력되는 신호를 디지털신호로 변환시킨다. 위상오차검출부(120)는 영교차 검출부(124), 스위칭부(126) 및 오차계산부(126)를 포함한다.
위상오차검출부(120)는 A/D컨버터(110)로부터 순차적으로 입력되는 디지털신호의 영교차를 검출하여 상기 영교차에 대응하는 신호로부터 타이밍 오차를 검출한다.
오차보정부(130)는 루프필터(132), D/A컨버터(134) 및 VCO(136)을 포함한다. 오차보정부(130)는 동기신호를 만드는 클록발생기인 전압제어발진기(VCO)로써 구현하였다. 루프필터(132)는 위상오차신호로부터 고주파 성분이 포함된 노이즈를 제거하기 위한 필터로써, 저역필터를 사용할 수 있음은 물론이다. D/A컨버터(134)는 노이즈가 제거된 위상오차신호를 아날로그 신호로 변환한다. VCO(136)는 루프필터(132)를 거쳐 위상오차 검출부(120)로부터 입력된 타이밍오차에 대응하여 위상을 천이시킴으로써 A/D컨버터(110)의 샘플링 타이밍을 보정한다.
A/D컨버터(110)는 VCO(136)에 의해 천이된 위상에 따라 보정된 샘플링 타이밍으로, 수신되는 아날로그 신호를 디지털 신호로 변환한다. 보간부(150)는 보정된 샘플링 타이밍에 따라 변환된 디지털 신호를 수용하여 광디스크 시스템과 정합되도록 조정된 신호를 출력한다. 보간부(150)는 샘플링 타이밍이 보정된 상태에서 A/D컨버터(110)로부터 출력된 디지털신호의 평균을 출력한다.
본 실시예에서는 보간부(150)가 위상고정루프회로(100)에 포함된 것으로 설명하였으나, 본 발명은 이에 한정되지 않고 다양한 변형 실시가 가능함은 물론이다. 즉, 보간부(150)는 위상고정루프회로(100)를 적용할 수 있는 다른 시스템, 예를들면 고속 광디스크 시스템과의 정합을 고려한 구성요소로서 고속 광디스크 시스템측의 구성요소로 포함될 수 있음은 물론이다.
도 5는 도 4에 도시된 위상오차검출부의 세부 구성을 도시한 블럭도이다.
도 5를 참조하면, 본 발명에 따른 위상오차검출부(120)는, 버퍼(122), 영교차검출부(124), 스위칭부(126) 및 오차계산부(128)를 포함한다. 버퍼(122)는 A/D컨버터(110)로부터 순차적으로 입력되는 디지털신호를 저장한다.
영교차검출부(124)는 A/D컨버터(110)로부터 순차적으로 입력되는 디지털신호의 최상위비트인 부호비트(MSB)와 버퍼(122)로부터 순차적으로 출력되는 디지털신호의 최상위 비트인 부호비트(MSB) 사이에 영교차가 발생하는지를 검출하기 위한 배타적 논리합게이트로 구성될 수 있음은 물론이다.
스위칭부(126)는 영교차검출부(124)로부터 영교차검출신호를 입력받은 경우에만 온되어 A/D컨버터(110)로부터 입력되는 신호들을 오차계산부(128)로 전달해주는 제1 및 제2 스위치(126a, 126b)를 포함한다. 오차계산부(128)는 스위칭부(126)로부터 입력된 현재신호의 입력 타이밍과 이전신호의 입력 타이밍 사이의 타이밍 오차를 산출하여 출력한다.
오차계산부(128)는 스위칭부(126)의 제1 및 제2스위치(126a, 126b)에 각각 직렬로 연결되어 영교차 검출부(124)의 출력신호에 따라 순차적으로 입력되는 디지털신호를 순차적으로 저장하는 릴레이부(128A)를 포함한다. 본 실시예에서, 릴레이부(128A)는 제1 및 제2버퍼(128a, 128d)로 구성되어 있다. 제1버퍼(128a)의 출력단에는 순차적으로 출력되는 디지털신호를 이치양자화시키는 양자화기(128c)가 연결되어 있다. 양자화기(128c)의 출력단과 제2버퍼(128d)의 출력단에는 계산부(128B)가 연결된다.
계산부(128B)는 제1덧셈기(128b), 제2덧셈기(128e), 제3덧셈기(128f), 곱셈기(128g) 및 증폭기(128h)를 포함한다. 제1덧셈기(128b)는 제1스위치(126a)를 통해 입력되는 디지털신호와 제1버퍼(128a)로부터 입력되는 디지털신호의 차를 계산한다. 제2덧셈기(128e)는 제2스위치(126b)를 통해 입력되는 디지털신호와 제2버퍼(128b)로부터 입력되는 디지털신호의 차를 계산한다. 제3덧셈기(128f)는 제1덧셈기(128b)의 출력신호와 제2덧셈기(128e)의 출력신호의 합을 계산한다. 곱셈기(128g)는 양자화기(128c)의 출력신호와 제3덧셈기(128f)의 출력신호의 곱을 계산한다. 증폭기(128h)는 곱셈기(128g)의 출력을 소정 크기만큼 증폭한다. 본 실시예에서는, 종래 기술에 따른 위상고정루프회로(1)와 본 발명의 바람직한 실시예에 따른 위상고정루프회로(100)의 성능평가를 위하여, 증폭기(128h)는 곱셈기(128g)의 출력을 1/4만큼 증폭하였으나, 본 발명은 이에 한정되지 않고 다양한 변형 실시가 가능함은 물론이다.
본 발명의 바람직한 실시예에 따른 위상고정루프회로(100)의 동작을 설명하기 위하여 다음과 같이 가정한다. 상술한 A/D컨버터(110)로부터 출력된 디지털신호인 이전신호(D2)와 현재신호(D1)가 순차적으로 위상오차검출장치(120)에 입력된다. 또한, 영교차검출부(124)는 현재신호(D1)와 이전신호(D2)사이에서 k번째 영교차를 검출하였다.
A/D컨버터(110)로부터 출력되는 디지털신호의 한 샘플을 6비트로 표현하는 경우, 디지털신호의 6비트 중에서 최상위비트는 부호비트이고, 나머지 5비트는 데이터비트이다. 따라서, 영교차검출부(124)는 부호비트를 입력신호로 사용하는 배타적논리합 게이트인 것이 바람직하다. 도 6을 참조하면, 영교차는 k-1번째 타이밍(tk-1)과 k번째 타이밍(tk)에서 각각 발생한다.
k번째 영교차를 검출한 경우, 영교차검출부(124)는 스위칭부(126)의 각 스위치들을 구동시킨다. 스위칭부(126)의 스위치들이 구동됨에 따라, k번째 영교차를 검출한 경우의 현재신호(D1k)가 제1버퍼(128a) 및 제1덧셈기(128b)에 인가된다. 또한, k번째 영교차를 검출한 경우의 이전신호(D2k)는 제2버퍼(128d) 및 제2덧셈기(128e)에 인가된다.
제1덧셈기(128b)는 k번째 영교차검출에 의한 현재신호(D1k)와 k-1번째 영교차검출시 버퍼(128a)에 저장된 k-1번째 영교차에 의한 디지털신호(D1k-1)의 차이를 구한다. 이를 수학식으로 표시하면 다음과 같다.
X1k= D1k- D1k-1
제2덧셈기(128e)는 k번째 영교차검출에 의한 이전신호(D2k)와 k-1번째 영교차검출시 버퍼(128d)에 저장된 k-1번째 영교차에 의한 디지털신호(D2k-1)의 차이를 구한다. 이를 수학식으로 표시하면 다음과 같다.
X2k= D2k- D2k-1
제3덧셈기(128f)는 제1덧셈기(128b)와 제2덧셈기(128e)의 출력신호(X1k, X2k)를 합산한 결과를 곱셈기(128g)로 출력한다. 한편, 양자화기(128c)는 k-1번째 영교차 검출시 제1버퍼(128a)에 저장되어 있던 디지털신호(D1k-1)의 이치양자화한 값(ak-1)을 곱셈기(128g)로 출력한다. 곱셈기(128g)는 제3덧셈기(128f)의 출력신호 및 양자화기(128c)의 출력신호를 곱한다. 증폭기(128h)는 곱셈기(128g)의 출력이득을 조절하여 타이밍 오차(Zk)로 출력한다. 타이밍 오차(Zk)는 다음 식으로 표시된다.
Zk= 1/4 ×ak-1(X1k+ X2k)
= 1/4 ×ak-1(D1k+ D2k- D1k-1- D2k-1)
타이밍오차(Zk) 계산시 증폭기(128h)의 이득은 1/4로 하였다. 이는 종래 기술에 따른 위상고정루프회로(1)의 위상오차 검출부(14)와 본 발명에 따른 위상고정루프회로(100)의 위상오차검출부(120)의 성능 비교시 특성의 차이를 쉽게 판단할수 있도록 하기 위한 것이다. 즉, 증폭기(128h)의 이득은 종래 위상 오차 검출부(14)와 본 발명에 따른 위상오차 검출부(140)의 출력값이 비슷한 크기가 되도록 하되 전체 위상고정루프회로의 이득에는 영향을 주지 않도록 선택된 값이다.
오차계산부(128)로부터 출력된 타이밍오차(Zk)는 위상고정루프회로(100)의 루프필터(132)에 입력된다. 루프필터(132)는 타이밍오차(Zk)에 포함된 고주파 성분을 포함하는 노이즈를 제거하여 보다 정확한 위상오차추정을 가능하게 한다.
루프필터(132)를 통과한 타이밍오차(Zk)는 D/A컨버터(134)에 입력되어 아날로그 신호로 변환된다. 아날로그 신호로 변환된 타이밍 오차(Zk)는 VCO(136)에 입력된다. VCO(136)는 오차계산부(128)로부터 타이밍오차를 수령하여 그 타이밍오차에 대응되는 만큼 위상을 천이시킴으로써 A/D컨버터(110)의 타이밍오차를 보정한다.
본 발명에 있어서는 위상오차검출부를 위상고정루프회로내에 구현하여 설명하였지만, 위상오차검출부는 별도의 장치로 구성될 수 있음은 물론이다. 별도의 장치로 구성된 위상오차검출부는 위상고정루프회로 외에도 위상오차의 검출이 필요한 다른 분야에 적용할 수 있음은 물론이다. 예를들면, 하드디스크에 기록된 신호를 재생하는 재생부나 RLL(Run-Length Limited)코드를 사용하는 통신시스템의 수신단에도 본 발명에 따른 위상고정루프회로를 적용할 수 있다.
또한, 본 발명의 바람직한 실시예에서, 위상고정루프회로는 아날로그 회로와 디지털 회로를 혼합하여 구성하였으나, 디지털 회로로 구현할 수 있음은 물론이다.예를들면, 위상고정루프회로를 디지털 회로로 구현하는 경우에는 A/D컨버터(110)는 크리스탈에 의해 발진된 고정 클럭에 따라, 입력되는 아날로그 신호를 디지털 신호로 변환한다. A/D컨버터(110)의 출력은 디지털 인터폴레이터로 입력된다. 위상오차검출부(120)는 디지털 인터폴레이터로부터의 신호로부터 위상오차를 검출한다. 검출된 위상 오차는, 디지털 저역필터로 구현된 루프필터를 거쳐 상기 디지털인터폴레이터로 피드백된다. 디지털저역필터는 상기 검출된 위상오차로부터 고주파 성분의 노이즈를 제거하기 위한 것이다. 디지털 인터폴레이터는 상술한 바와 같이 위상오차가 보정된 신호를 출력한다.
도 7 내지 도 9를 참조하여, 본 발명의 바람직한 실시예에 따른 타이밍오차 검출장치의 성능과 종래기술에 따른 타이밍오차 검출장치의 성능을 비교한다.
도 7에서 직선, 긴점선, 짧은 점선은 각각 SNR(25dB, 20dB, 15dB)인 경우 종래 타이밍오차 검출장치의 출력평균을 나타낸다. 한편, □, △, ☆ 표시는 각각 SNR(25dB, 20dB, 15dB)인 경우 본 발명의 바람직한 실시예에 따른 타이밍오차 검출장치의 출력평균을 나타낸다. 도 7에 도시된 바와 같이 종래 기술과 본 발명의 타이밍 오차검출장치의 출력평균은 매우 유사하다.
도 8에서 직선, 긴점선, 짧은 점선은 각각 SNR(25dB, 20dB, 15dB)인 경우 종래 타이밍오차 검출장치의 출력분산을 나타낸다. 한편, 일점쇄선상에 □표시, 이점쇄선상의 △표시, 3점쇄선상의 ☆ 표시는 각각 SNR(25dB, 20dB, 15dB)인 경우 본 발명의 바람직한 실시예에 따른 타이밍오차 검출장치의 출력분산을 나타낸다. 도 8에 도시된 바와 같이 종래 기술에 따른 타이밍 오차검출장치의 출력분산값은 9이상으로 높은 값을 가지며, 출력분산의 범위도 9 내지 16으로 매우 넓다. 반면, 본 발명에 따른 타이밍오차검출장치의 출력분산값은 5 미만이며, 출력분산의 범위도 0 내지 4로 종래기술에 비하여 대략 1/4로 줄어든 것을 알 수 있다.
도 9에서, 직선상에 □표시는 종래 기술에 따른 루프 지터를 도시한 것이고, 일점쇄선상에 X표시는 본 발명에 따른 루프 지터를 도시한 것이다. 도 9에 도시된 바와 같이, 종래기술에 따른 루프지터는 본 발명에 따른 루프 지터값에 비하여 높은값을 가진다. 또한, 종래 기술에 따른 루프지터는 SNR이 높아져도 일정한 루프지터값을 가지는 반면, 본 발명에 따른 루프 지터는 SNR이 증가할수록 루프지터값이 떨어지는 특성이 있다.
이상 설명하는 바와 같이, 본 발명에 따르면, 영교차가 검출된 경우에만 타이밍오차를 검출하도록 하였다. 이에따라, 종래 기술과 본 발명의 타이밍 오차검출장치의 출력평균의 특성은 매우 유사하게 나타난다. 그럼에도 불구하고, 종래 기술에 따른 타이밍 오차검출장치의 출력분산값은 9이상으로 높은 값을 가지며, 출력분산의 범위도 9 내지 16으로 매우 넓다. 반면, 본 발명에 따른 타이밍오차검출장치의 출력분산값은 5 미만이며, 출력분산의 범위도 0 내지 4로 종래기술에 비하여 대략 1/4로 감소하였다. 즉, 신호대잡음비에 따른 타이밍 오차 검출장치의 출력분산을 줄일 수 있는 효과가 있다.
또한, 종래 기술에 따르면 SNR이 증가하더라도 루프지터값이 일정한 반면, 본 발명에 따르면 SNR이 증가할수록 루프지터값이 감소하는 효과가 있다. 따라서,종래 위상고정루프를 사용하는 경우에는 SNR이 증가하더라도, 지터의 영향으로 인해, 디스크형 기록매체로부터 재생된 오디오 신호에, 딸깍거리는 소리와 같은 일정한 크기 또는 일정한 형태의 원치않는 신호가 나타나게 된다. 그러나, 본 발명에 따른 위상고정루프를 사용하면, SNR이 높을수록, 지터의 영향을 덜 받게 되므로, 디스크형 기록매체로부터 재생되는 오디오 신호의 음질 열화를 현저히 감소시키는 효과가 있다.
이상에서는 본 발명의 특정의 바람직한 실시예에 대하여 도시하고 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 아니하며, 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능할 것이다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 순차적으로 입력되는 디지털신호의 영교차를 검출하는 영교차검출부;
    상기 영교차검출부에 의해 영교차가 검출된 경우 상기 입력되는 디지털 신호를 전달하는 스위칭부; 및
    상기 스위칭부로부터 입력된 현재신호의 입력 타이밍과 상기 현재신호에 대한 이전신호의 입력 타이밍 사이의 타이밍 오차를 산출하여 출력하는 오차계산부;를 포함하는 것을 특징으로 하는 위상오차 검출장치.
  8. 제 7항에 있어서,
    상기 영교차검출부는 상기 순차적으로 입력되는 디지털신호의 부호비트로부터 영교차를 검출하는 것을 특징으로 하는 위상오차 검출장치.
  9. 제 7항 또는 8항에 있어서,
    상기 영교차검출부는 상기 순차적으로 입력되는 디지털 신호의 부호비트의 배타적 논리합을 취함으로써 영교차를 검출하는 것을 특징으로 하는 위상오차 검출장치.
  10. 제 7항에 있어서, 상기 오차계산부는,
    상기 스위칭부를 통해 입력된 상기 영교차 지점의 상기 현재신호와 상기 이전신호를 각각 저장하는 릴레이부;
    상기 현재신호의 부호를 판단하여 위상오차의 방향을 결정하는 양자화기; 및
    상기 릴레이부 및 상기 양자화기로부터 출력된 신호들로부터 입력 타이밍오차를 계산하는 계산부;를 포함하는 것을 특징으로 하는 위상오차 검출장치.
  11. 제 7항 또는 10항에 있어서,
    상기 계산부는
    에 의해 타이밍오차를 산출하며,
    여기서,
    zk= 상기 타이밍오차,
    B = 이득,
    D1k= k번째 영교차가 발생된 상기 현재디지털신호,
    D2k= k번째 영교차가 발생된 상기 이전디지털신호,
    ak-1= k-1번째 영교차가 발생된 상기 이전 디지털 신호의 이치양자화된 값, 그리고
    k = 1,2,3,4,5,6,7.ㆍㆍㆍ,n,ㆍㆍㆍ (n : 자연수)인 것을 특징으로 하는 위상오차 검출장치.
KR10-2001-0041016A 2001-07-09 2001-07-09 입력신호의 영점교차 특성을 이용한 위상오차 검출장치 KR100398879B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0041016A KR100398879B1 (ko) 2001-07-09 2001-07-09 입력신호의 영점교차 특성을 이용한 위상오차 검출장치
US10/190,600 US6750725B2 (en) 2001-07-09 2002-07-09 Apparatus for detecting phase error by using zero crossing characteristics of input signal, and phase locked loop circuit using the same
CNB021282234A CN1213539C (zh) 2001-07-09 2002-07-09 用输入信号的零交叉特性检测相差的装置及其锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0041016A KR100398879B1 (ko) 2001-07-09 2001-07-09 입력신호의 영점교차 특성을 이용한 위상오차 검출장치

Publications (2)

Publication Number Publication Date
KR20030005646A KR20030005646A (ko) 2003-01-23
KR100398879B1 true KR100398879B1 (ko) 2003-09-19

Family

ID=19711972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0041016A KR100398879B1 (ko) 2001-07-09 2001-07-09 입력신호의 영점교차 특성을 이용한 위상오차 검출장치

Country Status (3)

Country Link
US (1) US6750725B2 (ko)
KR (1) KR100398879B1 (ko)
CN (1) CN1213539C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579970B2 (en) 2004-12-24 2009-08-25 Samsung Electronics Co., Ltd. Timing recovery methods and apparatuses

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512965B1 (ko) * 2003-03-14 2005-09-07 삼성전자주식회사 입력신호의 히스토그램 정보에 기초한 주파수 오차검출장치 및 검출방법
KR100592902B1 (ko) * 2003-12-27 2006-06-23 한국전자통신연구원 적응형 주파수 제어 장치 및 그 방법
CN101253574B (zh) * 2005-07-01 2012-08-22 剑桥模拟技术股份有限公司 使用零交叉检测的采样数据电路
CN1968019A (zh) * 2005-11-16 2007-05-23 弥亚微电子（上海）有限公司 一种用于市电精确检测的全数字锁相环路
US20080117791A1 (en) * 2006-11-20 2008-05-22 Atmel Corporation Optical media identifications
IL190589A (en) * 2007-04-03 2013-07-31 Marvell Israel Misl Ltd Signal processor containing signal generator @ and restorer @ level
WO2009091087A1 (en) * 2008-01-14 2009-07-23 Ktm Technology Co., Ltd. Hemi-spherical type antenna chamber
WO2009148836A1 (en) * 2008-05-30 2009-12-10 Lubrizol Advanced Materials, Inc. Dispersants from linear polyurethanes
US9369263B1 (en) 2015-06-30 2016-06-14 International Business Machines Corporation Calibration of sampling phase and aperature errors in multi-phase sampling systems
US20190238144A1 (en) * 2018-01-31 2019-08-01 Integrated Device Technology, Inc. ADC Based PLL

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014349A (ko) * 1991-12-31 1993-07-23 정몽헌 광디스크의 헤드 이송장치
KR970023217A (ko) * 1995-10-30 1997-05-30 김광호 복합위상여파기와 이를 이용한 타이밍오차 보상장치 및 그 방법
US5790607A (en) * 1995-11-28 1998-08-04 Motorola Inc. Apparatus and method for recovery of symbol timing for asynchronous data transmission
KR100230271B1 (ko) * 1997-01-10 1999-11-15 윤종용 Ofdm 시스템 수신기의 미세 fft 윈도우 위치 복원장치
JP2000286910A (ja) * 1999-03-30 2000-10-13 Fujitsu General Ltd ディジタル復調装置
JP2001035095A (ja) * 1999-07-21 2001-02-09 Victor Co Of Japan Ltd ディジタル信号再生装置
KR20010056685A (ko) * 1999-12-16 2001-07-04 장병우 엘리베이터용 전력변환장치의 위상 편차 보상장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5267267A (en) * 1989-03-13 1993-11-30 Hitachi, Ltd. Timing extraction method and communication system
JP2818997B2 (ja) * 1993-06-30 1998-10-30 シャープ株式会社 ディジタルデータ検出器
JP3596827B2 (ja) * 1995-07-06 2004-12-02 パイオニア株式会社 ディジタルｐｌｌ回路
JP3337997B2 (ja) * 1999-03-29 2002-10-28 松下電器産業株式会社 周波数検出型位相同期回路
US6460001B1 (en) * 2000-03-29 2002-10-01 Advantest Corporation Apparatus for and method of measuring a peak jitter
US6598004B1 (en) * 2000-08-28 2003-07-22 Advantest Corporation Jitter measurement apparatus and its method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014349A (ko) * 1991-12-31 1993-07-23 정몽헌 광디스크의 헤드 이송장치
KR970023217A (ko) * 1995-10-30 1997-05-30 김광호 복합위상여파기와 이를 이용한 타이밍오차 보상장치 및 그 방법
KR0170301B1 (ko) * 1995-10-30 1999-04-15 김광호 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법
US5790607A (en) * 1995-11-28 1998-08-04 Motorola Inc. Apparatus and method for recovery of symbol timing for asynchronous data transmission
KR100230271B1 (ko) * 1997-01-10 1999-11-15 윤종용 Ofdm 시스템 수신기의 미세 fft 윈도우 위치 복원장치
JP2000286910A (ja) * 1999-03-30 2000-10-13 Fujitsu General Ltd ディジタル復調装置
JP2001035095A (ja) * 1999-07-21 2001-02-09 Victor Co Of Japan Ltd ディジタル信号再生装置
KR20010056685A (ko) * 1999-12-16 2001-07-04 장병우 엘리베이터용 전력변환장치의 위상 편차 보상장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579970B2 (en) 2004-12-24 2009-08-25 Samsung Electronics Co., Ltd. Timing recovery methods and apparatuses

Also Published As

Publication number Publication date
US6750725B2 (en) 2004-06-15
CN1213539C (zh) 2005-08-03
US20030062955A1 (en) 2003-04-03
KR20030005646A (ko) 2003-01-23
CN1396710A (zh) 2003-02-12

Similar Documents

Publication Publication Date Title
US6963528B2 (en) Digital data reproduction apparatus
US7558177B2 (en) Optical disc playback apparatus
EP1039463B1 (en) Signal processing apparatus
JP2000228064A (ja) 光ディスクの復号装置
JPH10107623A (ja) 変換装置および方法、並びに、ｐｌｌ演算装置および方法
KR100398879B1 (ko) 입력신호의 영점교차 특성을 이용한 위상오차 검출장치
JP4433438B2 (ja) 情報再生装置および位相同期制御装置
US20020181360A1 (en) Clock adjusting device for use with data reproducing apparatus, offset detecting device, and data reporducing apparatus
US6977879B1 (en) Apparatus for adjusting phase of clock signal based on phase error calculated from sampled values of readout signal
EP0885499B1 (en) Transmission system and recording system having a simplified symbol detector
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
US6922384B2 (en) Information reproducing apparatus
JP3883090B2 (ja) データ再生システムにおけるクロック調整装置
JPH08315518A (ja) デジタル信号用信号処理装置
JP3639618B2 (ja) 信号処理装置
JP3618787B2 (ja) 信号処理装置
US5920533A (en) Clock signal extraction system for high density recording apparatus
EP1003170B1 (en) Data detecting apparatus using sample interpolation and method therefor
JPH06343039A (ja) 位相検出回路およびデジタルｐｌｌ回路
JPH11203795A (ja) 光ディスクの復号装置
JPH09106626A (ja) データ処理装置
JPH1166756A (ja) データ検出器及びその方法
KR20020064849A (ko) 입력신호의 위상오차 검출장치와 그 방법, 및 이를 이용한위상고정루프회로
JP2001006287A (ja) ディジタル信号再生装置
JP2001319427A (ja) 情報再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080708

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee