[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100383103B1 - 저유전 절연재료의 제조방법 - Google Patents

저유전 절연재료의 제조방법 Download PDF

Info

Publication number
KR100383103B1
KR100383103B1 KR10-2000-0078658A KR20000078658A KR100383103B1 KR 100383103 B1 KR100383103 B1 KR 100383103B1 KR 20000078658 A KR20000078658 A KR 20000078658A KR 100383103 B1 KR100383103 B1 KR 100383103B1
Authority
KR
South Korea
Prior art keywords
low dielectric
insulating film
interlayer insulating
wiring interlayer
organic
Prior art date
Application number
KR10-2000-0078658A
Other languages
English (en)
Other versions
KR20010098378A (ko
Inventor
고민진
남혜영
신동석
문명선
강정원
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to JP2001131769A priority Critical patent/JP3571004B2/ja
Priority to US09/844,553 priority patent/US6806161B2/en
Priority to EP01303846A priority patent/EP1150346B1/en
Priority to TW090110234A priority patent/TWI291728B/zh
Publication of KR20010098378A publication Critical patent/KR20010098378A/ko
Application granted granted Critical
Publication of KR100383103B1 publication Critical patent/KR100383103B1/ko
Priority to US10/447,039 priority patent/US6743471B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 고밀도, 고성능의 차세대 반도체 소자에 필수적인 저유전 물질에 관한 것으로, 특히 수 나노미터 크기 이하의 기공을 함유한 다공성 저유전 층간 절연막의 제조방법에 관한 것이다.
본 발명은 이를 위하여, 반도체 소자의 다공성 초저유전 배선 층간 절연막의 제조방법에 있어서, a) 캡핑 유기분자와 매트릭스 수지의 혼성 복합체를 제조하는 단계; b) 상기 혼성 복합체를 피착체에 코팅하고 경화하는 단계; 및 c) 상기 혼성 복합체에 열, 빛, 또는 열과 빛을 함께 가하여 유기 분자를 제거하여 복합체 내에 기공을 형성시키는 단계를 포함하는 다공성 초저유전 배선 층간 절연막의 제조방법을 제공한다.
본 발명의 방법으로 제조되는 다공성 초저유전 배선 층간 절연막은 상분리 현상이 억제되어 공정성과 기계적 물성이 우수하고, 이소트로픽 구조를 가지며, 분자 크기의 매우 작은 기공을 갖는 초저유전성 절연막이다.

Description

저유전 절연재료의 제조방법{METHOD FOR PREPARING DIELECTRICS MATERIAL WITH LOW DIELECTRIC CONSTANT}
본 발명은 고밀도, 고성능의 차세대 반도체 소자에 필수적인 저유전 물질에 관한 것으로, 특히 수 나노미터 크기 이하의 기공을 함유한 다공성 저유전 층간 절연막의 제조방법에 관한 것이다.
최근 반도체 소자의 집적도가 증가하면서 소자 내부를 연결하는 도선의 선폭이 급속하게 줄어들고 있으며, 2003년경에는 0.1 ㎛의 회로 선폭을 이용한 고밀도의 소자가 개발될 것으로 예상된다. 일반적으로 반도체 소자의 속도는 트랜지스터의 스위칭 속도와 시그널(signal)의 전달 속도에 비례하고, 시그널의 전달 속도는 배선물질의 저항과 층간 절연막의 정전용량의 곱으로 표시되는 RC 지연(delay)에 의하여 결정된다. 반도체 소자의 집적도가 높아지면 소자내부를 연결하는 금속선의 길이가 기하급수적으로 증가하여, 고밀도 칩상의 속도는 스위칭 속도보다는 고 밀도 칩상의, RC 지연에 의하여 결정된다. 따라서 고속의 칩을 제조하기 위해서는 저항이 작은 도체와 유전율이 낮은 절연물질을 사용하여야 한다. 또한 저유전 물질의 사용은 반도체 소자의 속도 증가뿐만 아니라, 소비전력을 낮출 수 있고, 금속배선간의 상호 간섭(cross-talk) 현상을 현저히 감소시킬 수 있다.
최근 IBM에서 종래의 알루미늄 배선을 사용하지 않고, 전기 전도도가 높은 구리 배선을 사용하여 30 % 이상의 성능 향상을 보인 시제품을 출시한 바 있다. 반면에 저유전 물질을 적용한 반도체 소자는 적절한 소재 개발의 미비로 아직 시제품이 출시되어 있지 않은 상태이다.
현재 반도체 소자 제작에 사용되는 절연재료는 유전상수가 4.0 인 SiO2가 대부분이며, 저유전 물질로 F-SiO2가 일부 소자에 적용되고 있다. F-SiO2의 경우 F의 함량이 6 중량% 이상일 경우 열적으로 불안정한 상태가 되어 3.5 이하의 유전상수를 얻을 수 없는 단점이 있다. 유전 상수가 3.0 에서 2.5인 절연재로는 극성이 낮고 고온에서 열적으로 안정한 유기 고분자와 유기 실리케이트 고분자들이 있으며, 이를 이용한 소자 제작이 진행중이다. 차세대 고성능 고밀도의 소자 개발을 위하여 유전 상수 2.5 이하의 낮은 유전율을 갖는 층간 절연 재료의 개발이 필수적이며, 이를 위해 유전상수가 3.0 에서 2.5 인 물질에 유전 상수가 1 인 공기를 도입하는 것이 요구된다.
공기를 도입하여 절연성을 낮추는 종래의 기술은 IBM이 유기실리케이트와 하이퍼 브랜치드 고분자를 사용하는 것이다. 이 경우 먼저 경화 과정을 통하여 유기 무기 하이브리드를 제조하고 고온에서 유기 고분자를 제거함으로서 유전 상수 2.2 이하의 다공성 초유전체를 제조하는데 성공하였다. 하지만 기공 형성을 위하여 사용된 고분자가 매트릭스 수지와의 상용성이 떨어져 상분리 입자가 커지기 쉽고, 고분자 함량이 많아지면 쉽게 불투명 막이 형성된다. 또한 고분자를 사용함으로써 매우 작은 기공을 형성하기 어렵고, 일정 분자량을 가지는 고분자를 얻기가 쉽지 않아서 분자량 분포로 인하여 균일한 크기의 기공을 형성하기 어렵다.
다우 코닝에서는 기공 형성을 위하여 유기고분자 대신 고 비점의 용매를 사용하였다. 이 경우 경화 반응을 거치는 동안에 고 비점의 용매가 나노 크기로 상분리되고 이차 경화 반응을 거치는 동안에 고 비점의 용매가 증발하여 기공을 형성하는 방법이다. 하지만 이 방법은 겔화 과정 중 고 비점 용매를 상분리하기 위한 공정의 제어가 어렵고, 형성된 기공이 연결된 구조(interconnect pore)를 갖는다.
본 발명은 상기 종래기술의 문제점을 고려하여, 반도체 소자의 고속화와 소비 전력량 감소가 가능하며, 금속 배선의 상호 간섭 현상을 현저히 줄일 수 있는 초저유전 배선 층간 절연막의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 수 나노미터 크기 이하의 균일한 기공을 함유한 초저유전 배선 층간 절연막의 제조방법을 제공하는 것이다.
본 발명은 상기 목적을 달성하기 위하여, 반도체 소자의 다공성 초저유전 배선 층간 절연막의 제조방법에 있어서,
a) 캡핑 유기분자와 매트릭스 수지의 혼성 복합체를 제조하는 단계;
b) 상기 혼성 복합체를 피착체에 코팅하고 경화하는 단계; 및
c) 상기 혼성 복합체에 열, 빛, 또는 열과 빛을 함께 가하여 유기 분자를
제거하여 복합체 내에 기공을 형성시키는 단계
를 포함하는 다공성 초저유전 배선 층간 절연막의 제조방법을 제공한다.
또한 본 발명은 상기 제조방법에 의해 제조되는 반도체 소자의 금속 배선 층간 절연막을 제공한다.
또한 본 발명은 상기 제조방법에 의해 제조되는 반도체 소자의 금속 배선 층간 절연막을 포함하는 반도체 소자를 제공한다.
이하에서 본 발명을 상세하게 설명한다.
본 발명에서 제조하고자 하는 저유전 물질은 고분자 물질이 아닌 캡핑 유기 분자를 매트릭스 수지와 반응시켜 혼성 복합체를 만들고, 캡핑 유기 분자를 열, 또는 빛으로 분해시켜 제거함으로써 기공을 형성시키는 방법이다. 이 방법은 종래의 방법보다 상분리 현상이 억제되어 공정성과 기계적 물성이 우수하고, 이소트로픽 구조를 가지며, 수 나노 이하의 크기가 매우 작은 유기 분자를 사용하기 때문에 매우 작은 기공을 가지는 절연막을 형성할 수 있다.
금속 배선 층간 저유전 절연막은 매트릭스 수지인 유기 실리케이트와 기공 형성 유기 분자를 사용하여 스핀 코팅 방법으로 제조하고 경화 공정과 유기 분자 분해 공정 두 단계를 거처 제조한다. 그 일반적인 방법으로는 상온에서 층을 만들고자 하는 물질 위에 원하는 두께로 코팅한다. 이때 코팅의 두께는 유기 실리케이트와 기공 형성 유기 분자의 양과 스핀 속도로 조절할 수 있다. 코팅 후에는 상온에서 150∼350 ℃ 까지 일정한 속도로 승온시킨 다음 0.5∼2 시간 동안 유지시켜 기공 형성 유기분자를 함유한 복합체 절연막을 제조한다. 이를 다시 350∼450 ℃까지 일정한 속도로 승온시킨 다음, 그 온도에서 0.5∼2 시간 유지시킨다. 이때 유기분자가 열분해 되어 밖으로 나오고 유기 분자가 차지하는 부분이 기공으로 형성된다. 또한 경화 공정에서 일정 시간 유지하지 않고 상온에서 분해 공정온도까지 일정 속도로 승온시킨 다음 일정 시간 유지시켜 다공성 절연막을 제작할 수 있다. 기공의 크기는 열분해 되는 유기분자의 크기와 사용한 매트릭스 수지인 유기 실리케이트로 조절이 가능하며 일반적으로 수 나노미터 이하 크기의 매우 작은 기공을 형성할 수 있고, 상분리 현상이 적어 공정성이 매우 우수하다.
본 발명에서 사용 가능한 매트릭스 수지는 실리콘, 탄소, 산소, 수소로 구성된 실란 모노머 또는 이로부터 제조되는 유기 폴리 실리케이트 고분자이다. 바람직하게는 하기 화학식 1로 표시되는 화합물, 또는 이로부터 제조되는 폴리 실록산 유기 실리케이트 고분자; 또는
하기 화학식 1로 표시되는 화합물, 하기 화학식 2로 표시되는 화합물, 하기 화학식 3으로 표시되는 화합물, 및 하기 화학식 4로 표시되는 화합물로 이루어진 군으로부터 단독 또는 두 성분 이상을 일정한 비율로 혼합하여 제조한 실란 화합물, 또는 이로부터 제조되는 공중합체의 유기 실리케이트 고분자이다.
[화학식 1]
RSiX3
[화학식 2]
R2SiX2
[화학식 3]
SiX4
[화학식 4]
Z3Si-M-SiZ3
상기 화학식 1, 2, 3 및 4의 식에서,
R은 가수분해가 일어나지 않는 그룹의 알킬 또는 페닐이거나 수소이고,
X는 가수분해가 가능한 그룹으로 염소, 알콕시, 또는 아세톡시 등이며,
Z는 각각 R 또는 X이고, 최소한 X가 각 실리콘에 1 개 이상 이고,
M은 탄소수 1∼6의 알킬렌, 또는 페닐과 같은 알릴이다.
본 발명에서 사용된 기공 형성 물질인 캡핑 유기분자는 200∼450 ℃에서 분해가 가능한 유기분자로, 분자 말단에 실란 캡핑이 가능한 관능기(하이드록시, 비닐, 아민 또는 카복실릭 에시드 등을 최소한 1 개 이상 갖는 것이다. 캡핑에 사용되는 실란은 일반 실란 화합물로, 유기 분자 말단과 반응 할 수 있는 관능기를 갖는 알콕시실란, 알킬알콕시 실란, 클로로실란, 클로로알킬실란 등 이다. 캡핑된 분자는 유기 폴리 실리케이트와 혼합하여 사용하거나, 유기 폴리 실리케이트 제조시 첨가하여 공중합체로 만들어 사용할 수 있다.
아래에서 본 발명에 의하여 제조된 기공 형성 유기분자를 함유한 복합 절연재와 기공형성을 하기 구조식 1에 나타내었다.
[구조식 1]
상기 식에서, L은 기공 형성용 유기 분자이다.
이하의 실시예를 통하여 본 발명을 더욱 상세하게 설명한다. 단, 실시예는 본 발명을 예시하기 위한 것이지 이들만으로 한정하는 것이 아니다.
[실시예]
실시예 1
20 ㎖의 테트라하이드로 퓨란 용매에 메틸트리메톡시 실란 8.6 ㎖와 물 0.66 ㎖를 섞은 후, 질소 하에서 하이드로클로린산 1.5 ㎖를 천천히 첨가하였다. 30 분간 실온에서 반응시키고 다시 온도를 80 ℃로 올린 후, 가열 환류시키면서 5 시간 동안 반응시켰다. 반응 후 용액은 뿌옇게 변하고 이 용액을 다시 실온으로 내린 후 톨루엔 용매로 희석하고 물로 pH가 중성이 될 때까지 씻어 주었다. 얻어진 유기 층은 진공 오븐에서 유기용매를 완전히 제거하였다.
상기 방법으로 합성한 흰색의 메틸실세스퀴옥산 폴리머 파우더를 메틸이소 부틸 키톤 용매에 완전히 녹인 후, 이 용액에 트리스[3-(트리메톡시실릴)프로필]이소시아누레이트를 메틸실세스 퀴옥산에 대한 무게비로 1.0배 녹였다. 전체 용액의농도는 20 내지 24 중량%로 맞추어 주었다.
이 용액을 충분히 섞은 후, 전처리한 실리콘 웨이퍼 위에 1000 rpm에서 10초, 3000 rpm에서 20 초로 스핀 코팅하고 100 ℃에서 120 초간 프리베이크(prebake)하였다. 이렇게 용매를 제거한 스핀-온(spin-on) 필름을 질소분위기 하의 로(furnace)에서 분당 3 ℃씩 200 ℃와 450 ℃까지 올리고 각 온도에서 120 분간 유지하여 경화 공정 및 유기 분자 분해 공정을 거쳐 절연막을 얻었다.
FT-IR로 유기분자의 소멸을 확인하여 기공(pore) 생성여부를 간접적으로 확인한 후, 경화된 필름의 굴절율 및 기공의 크기를 엘립소미터와 TEM으로 각각 관찰 하고 상분리 여부는 200 ℃에서 경화한 필름의 상태를 광학 현미경으로 관찰하였다.
유기 분자를 함유하지 않은 폴리메틸실세스퀴옥산 경화 필름의 굴절율 값은 1.37이다.
실시예 2
15 ㎖의 테트라하이드로 퓨란 용매에 5.73 g의 메틸트리메톡시실란과 1.14 g의 비스트리메톡시실릴에텐을 섞은 후, 질소 하에서 온도를 0 ℃로 낮춘 후 충분히 섞어 주었다. 이 혼합용액에 50.7 mg의 하이드로클로린산을 1.82g의 증류수에 묽힌 수용액을 천천히 첨가해 주었다. 약 30 분 후 온도를 70 ℃ 정도로 올린 후 가열 환류시키면서 36 시간 동안 반응시켰다. 12 시간 정도 반응시키면 용액은 뿌연 상태가 되며 이후로는 뿌연 상태의 정도가 달라지지 않았다. 이 용액을 다시 실온으로 내린 후 톨루엔 용액으로 희석하고 물로 pH가 중성이 될때까지 씻어주었다.얻어진 유기층은 진공 오븐에서 유기용매를 완전히 제거하였다.
상기 방법으로 합성한 흰색의 메틸트리메톡시실란/비스트리메톡시실릴에텐 코폴리머 파우더를 메틸 이소부틸키톤 용매에 완전히 녹인 후, 이 용액에 트리스[3-(트리메톡시실릴)프로필]이소시아누레이트를 코폴리머(copolymer)에 대한 무게비로 1.0 배 녹였다. 전체 용액의 농도는 20 내지 24 중량%로 맞추어 주었다.
이 용액을 충분히 섞은 후 전처리한 실리콘 웨이퍼 위에 1000 rpm에서 10 초, 3000 rpm에서 20 초로 스핀 코팅한 후, 100 ℃에서 120 초간 프리베이크( prebake)하였다. 이렇게 용매를 제거한 스핀-온(spin-on) 필름을 질소분위기 하의 로(furnace)에서 분당 3 ℃씩 200 ℃와 450 ℃까지 올리고 각 온도에서 120 분간 유지하여 경화 공정 및 유기 분자 분해 공정을 거쳐 절연막을 얻었다.
FT-IR로 유기분자의 소멸을 확인하여 기공(pore) 생성여부를 간접적으로 확인한 후, 경화된 필름의 굴절율 및 기공의 크기를 엘립소미터와 TEM으로 각각 관찰 하고 상분리 여부는 200 ℃에서 경화한 필름의 상태를 광학 현미경으로 관찰하였다.
유기 분자를 함유하지 않은 순수한 메틸트리메톡시실란/비스트리메톡시실릴에텐 코폴리머 경화 필름의 굴절율 값은 1.38이다.
실시예 3
펜타에리트릴톨 테트라아크릴레이트(테트라머) 1.5 g에 백금촉매(Kartedt cat.) 20 ㎕를 첨가하여 약 15 분 동안 반응시킨 후, 트리메톡시실란 (HTMS) 4.0 ㎖를 첨가하여 10 시간 정도 반응시켰다. 반응은 NMR 스펙트럼으로 확인하고 남아있는 실란은 45 ℃, 진공 하에서 제거하였다.
생성물에 우선 테트라하이드로퓨란 20 ㎖와 MTMS 5.9 ㎖을 첨가하여 용액이 투명할 때까지 교반시킨 후, 여기에 물 0.2 ㎖와 0.2 M의 하이드로클로린산 1.45 ㎖을 주사기를 이용하여 천천히 첨가하였다. 이때 사용된 테트라머의 양은 전체 질량의 10 %정도를 차지한다. 실온에서 6 시간정도 반응시켰다. 반응 후 톨루엔으로 희석시킨 후 물로 pH가 중성이 될 때까지 씻어주었다. 얻어진 유기 층은 유기용매를 진공 오븐에서 완전히 제거하였다.
상기 방법으로 합성한 흰색 파우더를 메틸 이소부틸키톤 용매에 완전히 녹인 후 이 용액에 트리스[3-(트리메톡시실릴)프로필]이소시아누레이트를 무게 비 1:1로 섞어서 농도가 20 내지 24 중량%인 용액을 제조하였다.
이 용액을 충분히 섞은 후 전처리한 실리콘 웨이퍼 위에 1000 rpm에서 10 초, 3000 rpm에서 20 초로 스핀 코팅한 후, 100 ℃에서 120 초간 프리베이크(prebake)하였다. 이렇게 용매를 제거한 스핀-온(spin-on) 필름을 질소분위기 하의 로(furnace)에서 분당 3 ℃씩 200 ℃와 450 ℃까지 올리고 각 온도에서 120 분간 유지하여 경화 공정 및 유기 분자 분해 공정을 거쳐 절연막을 얻었다.
FT-IR로 유기분자의 소멸을 확인하여 기공(pore) 생성여부를 간접적으로 확인한 후, 경화된 필름의 굴절율 및 기공의 크기를 엘립소미터와 TEM으로 각각 관찰 하고 상분리 여부는 200 ℃에서 경화한 필름의 상태를 광학 현미경으로 관찰하였다.
상기 실험 결과들은 표 1에 나타내었다.
[표 1]
구 분 광학 현미경 관찰 TEM 관찰 굴절율
실시예 1 투명 5nm 이상 pore 없음 1.33
실시예 2 투명 5nm 이상 pore 없음 1.318
실시예 3 투명 5nm 이상 pore 없음 1.312
상기 표 1에서 보듯이 캡핑 유기 분자를 함유한 유기실리케이트 고분자로 박막을 제조할 경우 경화 공정 중 상 분리 현상이 없고 열분해로 형성된 기공의 크기가 전자 현미경으로 관찰이 안 되는 수 나노 이하의 매우 작은 기공을 갖는 저 유전 물질을 형성할 수 있음을 알 수 있다.
본 발명의 방법으로 제조되는 다공성 초저유전 배선 층간 절연막은 상분리 현상이 억제되어 공정성과 기계적 물성이 우수하고, 이소트로픽 구조를 가지며, 분자 크기의 매우 작은 기공을 갖는 초저유전성 절연막이다.

Claims (10)

  1. (정정)
    반도체 소자의 다공성 초저유전 배선 층간 절연막의 제조방법에 있어서,
    a) 캡핑 유기 분자와 매트릭스 수지의 혼합물, 또는 캡핑 유기 분자와 매트릭스 수지의 공중합체인 캡핑 유기분자와 매트릭스 수지의 혼성 복합체를 제조하는 단계;
    b) 상기 혼성 복합체를 피착체에 코팅하고 경화하는 단계; 및
    c) 상기 혼성 복합체에 열, 빛, 또는 열과 빛을 함께 가하여 유기 분자를
    제거하여 복합체 내에 기공을 형성시키는 단계
    를 포함하는 다공성 초저유전 배선 층간 절연막의 제조방법.
  2. (삭제)
  3. (삭제)
  4. 제 1 항에 있어서,
    상기 a)단계의 캡핑 유기분자는 분해온도가 200∼450 ℃이고, 분자 말단에 실란 캡핑이 가능한 하이드록시, 비닐, 아민, 및 카복실릭 에시드로 이루어진 군으로부터 1 종 이상 선택되는 관능기를 적어도 1 개 이상 가지는 유기 분자인 다공성 초저유전 배선 층간 절연막의 제조방법.
  5. 제 1 항에 있어서,
    상기 a)단계의 매트릭스 수지가 실리콘, 탄소, 산소, 수소를 포함하는 실란 모노머 또는 이로부터 제조되는 유기 폴리 실리케이트 고분자인 다공성 초저유전 배선 층간 절연막의 제조방법.
  6. 제 5 항에 있어서,
    상기 매트릭스 수지가
    하기 화학식 1로 표시되는 화합물, 또는 이로부터 제조되는 폴리 실록산 유기 실리케이트 고분자; 또는
    하기 화학식 1로 표시되는 화합물, 하기 화학식 2로 표시되는 화합물, 하기 화학식 3으로 표시되는 화합물, 및 하기 화학식 4로 표시되는 화합물로 이루어진 군으로부터 단독 또는 두 성분 이상을 일정한 비율로 혼합하여 제조한 실란 화합물, 또는 이로부터 제조되는 공중합체의 유기 실리케이트 고분자인 다공성 초저유전 배선 층간 절연막의 제조방법:
    [화학식 1]
    RSiX3
    [화학식 2]
    R2SiX2
    [화학식 3]
    SiX4
    [화학식 4]
    Z3Si-M-SiZ3
    상기 화학식 1, 2, 3 및 4의 식에서,
    R은 가수분해가 일어나지 않는 그룹의 알킬, 페닐, 또는 수소이고,
    X는 가수분해가 가능한 그룹으로 염소, 알콕시, 또는 아세톡시이며,
    Z는 각각 R 또는 X이고, 최소한 X가 각 실리콘에 1 개 이상 이고,
    M은 탄소수 1∼6의 알킬렌, 또는 페닐과 같은 알릴이다.
  7. 제 1 항에 있어서,
    상기 b)단계의 경화온도가 150∼350 ℃인 다공성 초저유전 배선 층간 절연막의 제조방법.
  8. 제 1 항에 있어서,
    상기 c)단계의 가열온도가 350∼450 ℃인 다공성 초저유전 배선 층간 절연막의 제조방법.
  9. 제 1 항 기재의 제조방법으로 제조되는 다공성 초저유전 배선 층간 절연막.
  10. 제 1 항 기재의 제조방법으로 제조되는 다공성 초저유전 배선 층간 절연막을 포함하는 반도체 소자.
KR10-2000-0078658A 2000-04-28 2000-12-19 저유전 절연재료의 제조방법 KR100383103B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001131769A JP3571004B2 (ja) 2000-04-28 2001-04-27 半導体素子用超低誘電多孔性配線層間絶縁膜およびその製造方法ならびにそれを用いた半導体素子
US09/844,553 US6806161B2 (en) 2000-04-28 2001-04-27 Process for preparing insulating material having low dielectric constant
EP01303846A EP1150346B1 (en) 2000-04-28 2001-04-27 A process for preparing insulating material having low dielectric constant
TW090110234A TWI291728B (en) 2000-04-28 2001-04-27 A process for preparing insulating material having low dielectric constant
US10/447,039 US6743471B2 (en) 2000-04-28 2003-05-28 Process for preparing insulating material having low dielectric constant

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000022737 2000-04-28
KR20000022737 2000-04-28

Publications (2)

Publication Number Publication Date
KR20010098378A KR20010098378A (ko) 2001-11-08
KR100383103B1 true KR100383103B1 (ko) 2003-05-12

Family

ID=19667450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0078658A KR100383103B1 (ko) 2000-04-28 2000-12-19 저유전 절연재료의 제조방법

Country Status (1)

Country Link
KR (1) KR100383103B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493855B1 (ko) * 2002-12-12 2005-06-08 삼성전자주식회사 실록산계 수지 및 이를 이용한 저유전성 패턴막의 형성방법
KR100515583B1 (ko) * 2002-06-27 2005-09-20 주식회사 엘지화학 유기실리케이트 중합체 및 이를 함유하는 절연막
KR100554157B1 (ko) * 2003-08-21 2006-02-22 학교법인 포항공과대학교 저유전 특성의 유기 실리케이트 고분자 복합체
KR101222428B1 (ko) * 2004-08-31 2013-01-15 질렉스 오와이 폴리유기실록산 유전 물질

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422916B1 (ko) * 2001-06-26 2004-03-12 주식회사 엘지화학 유기실리케이트 중합체 및 이를 함유하는 저유전 절연막
KR100508903B1 (ko) * 2002-05-06 2005-08-17 주식회사 엘지화학 저유전 절연막 형성용 조성물 및 절연막 제조 방법
KR100515584B1 (ko) * 2002-08-06 2005-09-20 주식회사 엘지화학 유기실리케이트 중합체 및 이를 함유하는 절연막
KR102328108B1 (ko) * 2015-05-08 2021-11-17 삼성전자주식회사 배선 구조물, 배선 구조물의 형성 방법 및 반도체 장치의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515583B1 (ko) * 2002-06-27 2005-09-20 주식회사 엘지화학 유기실리케이트 중합체 및 이를 함유하는 절연막
KR100493855B1 (ko) * 2002-12-12 2005-06-08 삼성전자주식회사 실록산계 수지 및 이를 이용한 저유전성 패턴막의 형성방법
KR100554157B1 (ko) * 2003-08-21 2006-02-22 학교법인 포항공과대학교 저유전 특성의 유기 실리케이트 고분자 복합체
KR101222428B1 (ko) * 2004-08-31 2013-01-15 질렉스 오와이 폴리유기실록산 유전 물질

Also Published As

Publication number Publication date
KR20010098378A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
US6541107B1 (en) Nanoporous silicone resins having low dielectric constants
DE602004010461T2 (de) Multi-funktionelle cyclische Siloxanverbindung, Siloxanpolymer hergestellt daraus und Verfahren zur Herstellung eines dielektrischen Films mit Hilfe des Polymers
US6313045B1 (en) Nanoporous silicone resins having low dielectric constants and method for preparation
DE60204502T2 (de) Polysiloxanharz und Verfahren zur Herstellung einer Zwischenschicht daraus für Wafer
KR100382702B1 (ko) 유기실리케이트 중합체의 제조방법
WO1998047945A1 (en) Organohydridosiloxane resins with low organic content
EP1095958A1 (en) Soluble silicone resin compositions
KR100515583B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
EP1416501A2 (en) Composition for preparing porous dielectric thin film containing saccharides porogen
KR100383103B1 (ko) 저유전 절연재료의 제조방법
KR100373210B1 (ko) 유기 스페이서를 이용한 저유전 절연재료의 제조방법
KR100554157B1 (ko) 저유전 특성의 유기 실리케이트 고분자 복합체
KR100451044B1 (ko) 유기실리케이트 중합체의 제조방법, 및 이를 이용한절연막의 제조방법
KR100373215B1 (ko) 반도체 소자용 저 유전 절연재료의 제조방법
KR20080063098A (ko) 노보넨계 폴리실세스퀴옥산 공중합체 및 그의 제조에이용되는 노보넨계 실란 유도체와 그를 포함하는 반도체소자 절연막의 제조방법
KR20050082383A (ko) 기공형성용 템플레이트로 유용한 사이클로덱스트린유도체와 이를 이용하여 제조된 저유전체
US7357961B2 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
CN1759135B (zh) 有机硅氧烷树脂以及使用该有机硅氧烷树脂的绝缘膜
KR100578737B1 (ko) 반응성 방사구조 고분자 및 이를 이용한 저유전성 고분자복합체 박막
KR101157230B1 (ko) 나노 기공을 포함하는 물질을 형성하기 위한 조성물
JP2006526672A (ja) 低k誘電体形成用有機シルセスキオキサン重合体
US20040096398A1 (en) Siloxane-based resin and method of forming an insulating film between interconnect layers of a semiconductor device using the same
KR100989964B1 (ko) 폴리실세스퀴옥산계 유무기 혼성 그라프트 공중합체 및그의 제조에 이용되는 기공 형성제를 포함하는 유기실란화합물과 그를 포함하는 절연막의 제조방법
KR100425242B1 (ko) 반도체 층간 절연용 재료 및 이를 이용한 반도체 장치
KR101083228B1 (ko) 칼릭스 아렌 유도체를 포함하는 나노 기공을 갖는 물질을형성하기 위한 조성물

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001219

PA0201 Request for examination
PG1501 Laying open of application
N231 Notification of change of applicant
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020627

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030212

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030423

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030423

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
O035 Opposition [patent]: request for opposition
PO0301 Opposition

Comment text: Request for Opposition

Patent event code: PO03011R01D

Patent event date: 20030808

O132 Decision on opposition [patent]
PO1301 Decision on opposition

Comment text: Decision on Opposition

Patent event date: 20040917

Patent event code: PO13011S01D

J210 Request for trial for objection to revocation decision
PJ0210 Trial for objection to revocation decision

Patent event date: 20041021

Patent event code: PJ02102R02D

Comment text: Request for Trial Against Decision on Revocation

Appeal kind category: Appeal against decision of cancellation

Appeal identifier: 2004103000212

Request date: 20041021

Decision date: 20061011

EXTG Ip right invalidated
PC2102 Extinguishment

Termination category: Others

Termination date: 20070104

FPAY Annual fee payment

Payment date: 20060404

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20060404

Start annual number: 4

End annual number: 4

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20041021

Effective date: 20061011

Free format text: TRIAL NUMBER: 2004103000212; TRIAL DECISION FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20041021

Effective date: 20061011

PJ1301 Trial decision

Patent event code: PJ13011S10D

Patent event date: 20061011

Comment text: Trial Decision on Objection to Revocation Decision

Appeal kind category: Appeal against decision of cancellation

Request date: 20041021

Decision date: 20061011

Appeal identifier: 2004103000212

O064 Revocation of registration by opposition: final registration of opposition [patent]
PO0602 Revocation of registration by opposition

Patent event date: 20070104

Comment text: Final Registration of Opposition

Patent event code: PO06021S01D