KR100382612B1 - 보이드 웨이퍼 제작 방법 - Google Patents

Abstract

본 발명은 트렌치 구조에 보이드를 형성시켜서 웨이퍼를 형성하는 보이드 웨이퍼 제작 방법에 관한 것으로, 한 장의 폴리시드(polished) 웨이퍼를 사용하여 웨이퍼의 앞면에 트렌치를 형성한 후 트렌치 측면의 중앙을 과도 식각하고 트렌치 전체 내벽에 희생산화막을 형성시킨 다음 트렌치 상층부에 선택적 에피텍셜 실리콘층을 성장하여 보이드를 형성하며, 상기 보이드는 실리콘 산화막에 둘러쌓여 있으며 보이드 위의 실리콘층의 전면에 소자가 집적될 수 있도록 하는 것을 특징으로 하여 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

보이드 웨이퍼 제작 방법{Method for forming the void wafer}

본 발명은 웨이퍼 제작 방법에 관한 것으로, 보다 상세하게는 소자분리막을 형성하는 기술 중 하나인 트렌치 기술을 이용하여 보이드 웨이퍼를 제작하고 제작된 웨이퍼의 박막위에 소자를 구현하도록 하는 트렌치 구조를 이용한 보이드 웨이퍼 제작 방법에 관한 것이다.

최근에 가장 일반적으로 사용되는 웨이퍼는 SOI(Silicon On Insulator)웨이퍼로서, SOI웨이퍼를 제조하는 방법으로는 절연막을 형성시킨 실리콘 웨이퍼에 수소 이온을 주입한 다음, 또 다른 실리콘 웨이퍼와 접합하여 후속 열처리 과정을 통해 수소이온주입 웨이퍼의 이온 주입위치 밑부분이 떨어져 나감으로써 얇은 실리콘층을 형성하는 스마트 컷(smart cut)이라는 방법, 실리콘 웨이퍼 위에 다공질의 실리콘층을 형성시키고 그위에 단결정 실리콘층을 에피텍셜(eptaxial)로 형성시킨 다음, 절연막을 형성시킨 실리콘 웨이퍼와 접합한 후, 단결정을 형성시킨 웨이퍼의 실리콘 웨이퍼 전부와 다공질 실리콘층을 연마 및 식각공정으로 제거함으로써 평탄한 실리콘층을 얻는 엘트란(ELTRAN : Epitaxial Layer Transfer)이라는 방법, 실리콘 웨이퍼에 고농도의 산소 이온을 주입한 후 후속 열처리 과정을 통해 실리콘 웨이퍼와 산소이온간이 반응을 통해 웨이퍼 내에 산화막을 형성시켜 그 산화막위의 소자를 만들 수 있는 실리콘층을 만든 사이목스(SIMOX)방법, 한 장의 실리콘 웨이퍼에 절연막을 형성시키고 또 다른 실리콘 웨이퍼와 접합한 다음 한쪽면의, 실리콘을 약 0.2㎛정도만 남기고 다 제거하여 얇은 실리콘층을 얻는 직접 접합형 SOI방법 등이 있다.

한편, 이온주입에 의한 방법과 단결정을 성장시키는 방법은 실리콘 웨이퍼에 전위과 같은 결합 등을 유발하거나 표면의 균일성 등의 문제점들이 나타나는 반면 직접 접합형 SOI방법은 결함이 없고 표면의 평탄도가 우수한 실리콘층을 제조할 수있다는 점에서 이점을 가지고 있다.

그러나, 상기 직접 접합형 SOI방법 또한 접합시 발생할 수 있는 두 웨이퍼 사이에 존재 할 수 공극이 생기지 않도록 해야 하며, 웨이퍼 한 쪽을 거의 제거하는 연마(grinding)와 같은 후속 공정에서도 접합면이 떨어지지 않을 정도의 충분한 접합 강도를 갖도록 해 주어야 하는 문제점이 있다.

또한 SOI 웨이퍼는 기존의 폴리시드 웨이퍼에 비해 낮은 구동전압, 고속 소자 제작에 유용하지만 SOI 웨이퍼 제작시 두장의 웨이퍼를 접합하여 제작하기 때문에 제작 단가가 높고 대량 생산이 어려울 뿐만 아니라 디펙트 프리 실리콘 층(defect-free silicon layer)를 얻기가 매우 어렵다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 한 장의 폴리시드(polished) 웨이퍼를 사용하여 웨이퍼의 앞면에 트렌치를 형성한 후 트렌치 측면의 중앙을 식각하고 트렌치 전체 내벽에 희생산화막을 형성시킨 다음 트렌치 상층부에 선택적 에피텍셜 실리콘층을 성장하여 보이드를 형성하며, 상기 보이드는 실리콘 산화막에 둘러쌓여 있으며 보이드 위의 실리콘층의 전면에 소자가 집적될 수 있도록 하기 때문에 산화막과 실리콘층 사이에 결점없이 접합할 필요가 없으며 박막 구조의 소자를 제작하도록 하는 것이 목적이다.

도1a 내지 도1h는 본 발명의 보이드 웨이퍼 제작 방법을 순차적으로 나타낸 단면도이다.

-- 도면의 주요부분에 대한 부호의 설명 --

1 : 실리콘 웨이퍼 5 : 산화막

8 : 질화막 10 : 트렌치

13 : 희생산화막 15 : 실리콘자연산화막

18 : 윈도우 20 : 선택적 실리콘 에피텍셜층

22 : 보이드 28 : 실리콘 에피층

상기 목적을 달성하기 위하여, 본 발명은 실리콘 웨이퍼에 산화막 및 질화막을 순차적으로 증착한 후, 마스킹 식각으로 트렌치 형성 패턴을 형성하는 단계와, 상기 패턴을 통해 플라즈마 에칭하여 상기 실리콘 웨이퍼에 과도 식각된 트렌치를 형성하는 단계와, 상기 트렌치의 측벽과 바닥부위를 희생산화하여 희생산화막을 형성하는 단계와, 상기 결과물을 습식식각하여 희생산화막을 제거한 후, 마스킹 식각하여 질화막을 제거하는 단계와, 상기 결과물에 급속한 열처리 어닐 공정을 실시하는 단계와, 상기 잔류된 산화막을 제거하고 산화막이 제거된 결과물 상에 자연산화막을 형성하는 단계와, 상기 자연산화막을 수소어닐에 의해 제거하면서 트렌치의 상부 양 끝단부에 윈도우가 형성되게 선택적 실리콘 에피텍셜막을 성장하는 단계와, 상기 결과물 표면에 수소 어닐을 진행하여 상기 트렌치들이 확장되도록 하며 상기 윈도우가 서로 연결되게 트렌치 상부에 선택적 실리콘 에피텍셜층이 성장되는 단계와, 상기 결과물 상에 실리콘 에피층을 증착하여 평탄한 보이드를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 보이드 웨이퍼 제작방법을 제공한다.

본 발명은 트렌치 상부에 선택적 실리콘 에피텍셜층을 형성하여 보이드를 형성한 후, 상기 보이드 상부의 실리콘 에피층 전면에 소자를 형성하며, 그 둘레를 잘라 초박형 소자를 만들 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.

도 1a에 도시된 바와 같이, 실리콘 웨이퍼(1)상에 산화막(5) 및 질화막(8)을순차적으로 증착한 후, 트렌치가 형성되도록 감광막(미도시함)을 도포하므로서 마스킹 식각을 실시하여 패턴을 형성한다.

그리고 도 1b에 도시된 바와 같이, 상기 패턴을 통해 플라즈마 에칭하여 상기 실리콘 웨이퍼(1)에 과도식각된 트렌치(10)를 형성한다.

상기 플라즈마 에칭 시 케리어 가스로 사용되는 헬륨의 압력을 80Torr로 조절하여 트렌치(10)와 트렌치(10) 사이의 중간부분이 0.2 ~ 0.3㎛정도가 되도록 과도하게 에칭을 실시한다. 이때 트렌치(10)는 웨이퍼 결정방향에 대해 <110>방향으로 형성되어야 한다.

이어서, 도 1c에 도시된 바와 같이, 상기 트렌치(10)의 측면 및 바닥부분을 희생산화하여 상기 희생산화된 부위에 희생산화막(13)을 형성한다. 이때 희생산화막(13)의 두께는 0.02~ 0.06㎛가 되도록 한다.

도 1d에 도시된 바와 같이, 상기 결과물을 습식식각하여 희생산화막(13)을 제거한 후, 마스킹 식각하여 질화막(8)을 제거한다.

그리고, 상기 결과물을 급속 열처리(RTP, Rapid thermal process) 어닐(anneal) 공정시 수소분위기에서 1100 ~ 1250℃의 온도로 20 ~ 60초 동안 실시한다. 이때 RTP장비 또는 선택적 에피텍셜 실리콘 증착장비인 RP-CVD(Reduced Pressure CVD)장비를 사용할 수 있다.

그리고 도 1e에 도시된 바와 같이, 상기 산화막(5)을 제거하고 산화막(5)이 제거된 전체 표면에 실리콘자연산화막(15)을 형성한다.

이어서 도 1f에 도시된 바와 같이, 상기 실리콘자연산화막(15)을 수소어닐에의해 제거하면서 트렌치(10)의 상부 양측 끝단부에 윈도우(18)가 형성되게 선택적 실리콘 에피텍셜막(20)을 성장시킨다.

이때 상기 선택적 실리콘 에피텍셜막(20) 증착시 케리어 가스로 H₂-HCl-SiH₂Cl₂가스를 사용하며 900 ~ 1150℃ 온도범위에서 실시하며, 상기 H₂-HCl-SiH₂Cl₂가스의 공정 조건은 H₂가 60~80Torr의 압력과, HCl이 200~600sccm의 유량과, SiH₂Cl₂이 300~800sccm의 유량으로 공급된다.

또한 선택적 실리콘 에피텍셜막(20)은 상기 트렌치(10) 측벽에서부터 형성되며 트렌치(10)와 트렌치(10) 사이가 선택적 실리콘 에피텍셜막(20) 성장층으로 만나기 직전(간격 0.08 ~ 0.1㎛)까지 성장시켜 윈도우(18)를 형성한다.

이때 RP-CVD장비가 사용되고, 상기 윈도우(18)를 통하여 RP-CVD장비에 의해 형성된 HCl가스는 트렌치(10) 바닥부분을 에칭하면서 선택적 실리콘 에피텍셜층(20)이 증착되는 것을 막아주며 보이드가(22) 형성되기 직전 트렌치(10)에서 제거된다.

그리고 도 1g에 도시된 바와 같이, 상기 결과물을 RTP장비를 사용하여 30초 ~ 2분 동안 1200℃에서 수소 어닐을 진행한다.

상기 수소 어닐 시 실리콘 원자들이 표면 에너지를 최소화하는 방향으로 이동하려는 특성에 의해 트렌치(10) 바닥부분은 구형의 형상으로 확장이 되며 인접한 트렌치(10)와 만나게 되며, 상기 트렌치(10) 측벽 중간의 실리콘벽은 인접한 실리콘 벽과 붙게되어 트렌치 윗부분은 0.5 ~ 1㎛정도의 층이 형성된다.

또한 상기 RTP장비 대신 전기로(furnace)를 사용하여 1100 ~ 1150℃의 온도로 수소분위기에서 40 ~ 120분동안 어닐할 수 있다.

마지막으로 도 1h에 도시된 바와 같이, 상기 결과물 상에 실리콘 에피층(28)을 증착하여 구형의 울퉁불퉁한 표면을 평탄화 시킨다.

후속 공정은 공지된 기술을 이용하여 보이드 상부의 실리콘층 전면에 소자를 집적하고 그 둘레를 잘라 초박형 소자를 만들 수 있다.

따라서, 상기한 바와 같이, 본 발명에 따른 보이드 웨이퍼 제작 방법을 이용하게 되면, 한 장의 폴리시드(polished) 웨이퍼를 사용하여 웨이퍼의 앞면에 트렌치를 형성한 후 트렌치 측면의 중앙을 식각한 후, 전체 내벽에 희생산화막을 형성시킨 다음 트렌치 상층부에 선택적 에피텍셜 실리콘층을 형성하여 보이드를 형성하며, 상기 보이드는 실리콘 산화막에 둘러쌓여 있으며 보이드 위의 실리콘층 전면에 소자가 집적될 수 있도록 하기 때문에 산화막과 실리콘층 사이에 결점없이 접합할 필요가 없으며 박막 구조의 소자를 제작하도록 하는 매우 유용하고 효과적인 발명이다

Claims (7)

1. 삭제
2. 실리콘 웨이퍼에 산화막 및 질화막을 순차적으로 증착한 후, 마스킹 식각으로 패턴을 형성하는 단계와;

   상기 패턴을 통해 플라즈마 에칭하여 상기 실리콘 웨이퍼에 과도 식각된 트렌치를 형성하는 단계와;

   상기 트렌치의 측벽과 바닥부위를 희생산화하여 희생산화막을 형성하는 단계와;

   상기 결과물을 습식식각하여 희생산화막을 제거한 후, 마스킹 식각하여 질화막을 제거하는 단계와;

   상기 결과물에 급속한 열처리 어닐 공정을 실시하는 단계와;

   상기 잔류된 산화막을 제거하고 산화막이 제거된 결과물 상에 자연산화막을 형성하는 단계와;

   상기 자연산화막을 수소어닐에 의해 제거하면서 트렌치의 상부 양 끝단부에 윈도우가 형성되게 선택적 실리콘 에피텍셜층을 성장하는 단계와;

   상기 결과물 표면에 수소 어닐을 진행하여 상기 트렌치들을 확장하며, 상기 윈도우가 서로 연결되게 트렌치 상부에 선택적 실리콘 에피텍셜층을 성장하여 실리콘 웨이퍼 내에 보이드를 형성하는 단계와;

   상기 보이드를 갖는 실리콘 웨이퍼 상에 실리콘 에피층을 증착하여 실리콘 웨이퍼를 평탄화하는 단계를 포함하여 이루어진 것을 특징으로 하는 보이드 웨이퍼 제작방법.
3. 제 2항에서 있어서, 상기 트렌치를 형성할 때 트렌치 측벽 부분을 0.2 ~ 0.3㎛로 에칭하는 것을 특징으로 하는 보이드 웨이퍼 제작 방법.
4. 제 2항에 있어서, 상기 선택적 실리콘 에피텍셜층 성장시 케리어 가스로 H₂-HCl-SiH₂Cl₂가스를 사용하여 900 ~ 1150℃ 온도범위에서 실시하는 것을 특징으로 하는 보이드 웨이퍼 제작 방법.
5. 제 4항에 있어서, 상기 H₂-HCl-SiH₂Cl₂가스의 공정 조건은 H₂가 60~80Torr의 압력과, HCl이 200~600sccm의 유량과, SiH₂Cl₂이 300~800sccm의 유량으로 형성하는 것을 특징으로 하는 보이드 웨이퍼 제작 방법.
6. 제 2항 또는 제 4항에 있어서, 상기 선택적 실리콘 에피텍셜층 성장시 윈도우를 0.08 ~ 0.1㎛ 형성하는 것을 특징으로 하는 보이드 웨이퍼 제작 방법.
7. 제 2항에 있어서, 상기 수소 어닐 시 온도 1100 ~ 1150℃에서 40 ~ 120분 동안 실시하는 것을 특징으로 하는 보이드 웨이퍼 제작 방법.