[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100387068B1 - Phase loked loop of mobile communication station - Google Patents

Phase loked loop of mobile communication station Download PDF

Info

Publication number
KR100387068B1
KR100387068B1 KR10-2001-0033395A KR20010033395A KR100387068B1 KR 100387068 B1 KR100387068 B1 KR 100387068B1 KR 20010033395 A KR20010033395 A KR 20010033395A KR 100387068 B1 KR100387068 B1 KR 100387068B1
Authority
KR
South Korea
Prior art keywords
phase
frequency
output
divider
data generator
Prior art date
Application number
KR10-2001-0033395A
Other languages
Korean (ko)
Other versions
KR20020095292A (en
Inventor
박재선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0033395A priority Critical patent/KR100387068B1/en
Publication of KR20020095292A publication Critical patent/KR20020095292A/en
Application granted granted Critical
Publication of KR100387068B1 publication Critical patent/KR100387068B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/005Reducing noise, e.g. humm, from the supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 이동 통신 단말에 있어서, 특히 위상 동기 루프(Phase Locked Loop:PLL, 이하 PLL이라 함)에 관한 것으로, 위상동기루프에 사용되는 비교주파수가 고정된 것이 아닌 비교주파수가 출력주파수에 따라 변경되어 될 수 있는 한 비교주파수를 높게 설정할 수 있는 위상 동기 루프 데이터 발생기를 구비한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked loop (PLL, hereinafter referred to as a PLL) in a mobile communication terminal. The comparison frequency used for the phase synchronization loop is not fixed, but the comparison frequency is changed according to the output frequency. A phase locked loop data generator capable of setting the comparison frequency as high as possible.

Description

이동 통신 단말기의 위상 동기 루프{PHASE LOKED LOOP OF MOBILE COMMUNICATION STATION}PHASE LOKED LOOP OF MOBILE COMMUNICATION STATION}

본 발명은 이동 통신 단말에 관한 것으로, 특히 위상 동기 루프(Phase Locked Loop:PLL, 이하 PLL이라 함)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to mobile communication terminals, and more particularly, to a phase locked loop (PLL).

현재 서비스되고 있는 이동 통신 단말의 송수신부 구성은 도 1과 같다. 도 1은 일반적인 이동 통신 단말의 송수신부 구성도이다. 안테나(25)에 수신된 신호는 송수신신호를 분리하는 듀플렉서(11)를 통해 저잡음증폭기(13)에 인가되어 미약한 상태로 안테나(25)에 수신된 신호를 최적의 신호가 되게 적정레벨 증폭한다. 저잡음증폭기(13)에서 증폭된 수신신호는 수신필터에(15)에 의해서 수신대역의 신호만이 대역통과 필터링된 후 복조부(17)에 인가된다. 복조부(17)는 PLL부(100)에 의해서 제공된 국부발진 주파수를 이용하여 수신필터(15)로부터의 수신신호를 복조하고 수신데이터로 출력한다.The configuration of the transceiver of the mobile communication terminal currently being serviced is shown in FIG. 1. 1 is a configuration diagram of a transceiver of a general mobile communication terminal. The signal received by the antenna 25 is applied to the low noise amplifier 13 through the duplexer 11 separating the transmitted and received signal, and amplified to a suitable level so that the signal received by the antenna 25 becomes an optimal signal in a weak state. . The received signal amplified by the low noise amplifier 13 is applied to the demodulator 17 after band-pass filtering only the signal of the reception band by the reception filter 15. The demodulator 17 demodulates the received signal from the reception filter 15 using the local oscillation frequency provided by the PLL unit 100 and outputs the received data.

한편, 송신신호가 변조부(19)에 인가되면 PLL(100)에 의해 제공된 국부발진 주파수에 의하여 송신신호로 변조되고, 변조된 송신신호는 송신필터(21)를 통해 전력 증폭기(23)에 인가된다. 전력증폭기(23)에 인가된 송신신호는 전력증폭기(23)에 의해서 적정 전력까지 전력증폭 된 후 듀플렉서(11), 안테나(25)를 통해 공중으로 방사된다.On the other hand, when a transmission signal is applied to the modulator 19, it is modulated into a transmission signal by the local oscillation frequency provided by the PLL 100, and the modulated transmission signal is applied to the power amplifier 23 through the transmission filter 21. do. The transmission signal applied to the power amplifier 23 is power amplified by the power amplifier 23 to an appropriate power and radiated to the air through the duplexer 11 and the antenna 25.

상기한 바와 같이 송수신되는 신호는 PLL(100)에서 제공되는 국부발진 주파수에 의해 변복조 되며, PLL(100)은 국부발진기의 위상잡음 특성을 개선하고, 수신주파수와 동기를 위해 사용된다. PLL(100)은 적정 국부발진 주파수를 제공하기 위해 기준발진기, R분주기, 위상비교기, 루프필터, 국부발진기, 전치분주기, 프로그래머블 분주기, PLL데이터발생기 등으로 구성된다. 상기 기준발진기에서 출력된 주파수가 R분주기에 입력되어 위상 비교기에 입력되고, 국부발진기에서 출력된 출력 주파수는 전치분주기 및 프로그래머블 분주기를 거쳐 위상 비교기에 입력된다. 상기 분주기들은 각 발진기에서 입력되어 위상비교기로 출력되는 주파수들이 적정 주파수가 되도록 분주한다.As described above, signals transmitted and received are modulated and demodulated by the local oscillation frequency provided by the PLL 100, and the PLL 100 improves the phase noise characteristics of the local oscillator and is used for synchronization with the reception frequency. The PLL 100 includes a reference oscillator, an R divider, a phase comparator, a loop filter, a local oscillator, a pre-divider, a programmable divider, a PLL data generator, and the like to provide an appropriate local oscillation frequency. The frequency output from the reference oscillator is input to the phase comparator and input to the phase comparator, and the output frequency output from the local oscillator is input to the phase comparator through a pre-divider and a programmable divider. The dividers divide the frequencies inputted from the respective oscillators and outputted to the phase comparators so as to be appropriate frequencies.

일반적으로 R분주기의 분주비는 고정되기 때문에 R분주기에서 출력되어 위상비교기로 입력되는 비교 주파수는 고정되어 있는 것에 반하여, 프로그래머블 분주기의 분주비는 조정되어 이에 따라 국부발진기에서 출력되는 출력 주파수가 조정된다. 즉, 국부발진기의 주파수가 바뀌는 경우 R분주기의 분주비는 변동되지 않고 프로그래머블 분주기의 분주비만이 변동되기 때문에 비교 주파수는 일정하게 유지된다. 그런데, PLL에서 국부발진기의 위상잡음특성은 비교주파수가 높을수록 좋아지는 특성이 있다. 만약 국부발진기의 출력 주파수는 변동함에 따라 비교주파수가 변동한다면, 위상 잡음특성 개선에 효과가 있을 것이다.In general, since the division ratio of the R divider is fixed, the comparison frequency output from the R divider and input to the phase comparator is fixed, whereas the division ratio of the programmable divider is adjusted so that the output frequency output from the local oscillator is adjusted accordingly. Is adjusted. That is, when the frequency of the local oscillator is changed, the frequency division ratio of the R divider does not change, and only the frequency division ratio of the programmable divider is changed so that the comparison frequency is kept constant. However, in the PLL, the phase noise characteristic of the local oscillator is improved as the comparison frequency increases. If the output frequency of the local oscillator fluctuates, it will be effective to improve the phase noise characteristics.

따라서 본 발명의 목적은 이동 통신 단말의 국부 발진기의 위상 잡음 특징을 개선하기 위한 PLL을 제공함에 있다.It is therefore an object of the present invention to provide a PLL for improving the phase noise characteristics of a local oscillator of a mobile communication terminal.

도 1은 일반적인 이동 통신 단말의 송수신부 구성도,1 is a configuration diagram of a transceiver of a general mobile communication terminal;

도 2는 본 발명에 따른 이동 통신 단말의 PLL(Phase Locked Loop:위상 동기 루프) 구성도,2 is a configuration diagram of a phase locked loop (PLL) of a mobile communication terminal according to the present invention;

도 3은 분주 비에 따른 국부발진기의 위상잡음특성을 나타낸 도면.3 is a diagram illustrating phase noise characteristics of a local oscillator according to a division ratio.

상기한 목적을 달성하기 위해 본 발명은 이동 통신 단말기의 위상 동기 루프에 있어서, 기준 주파수를 발진하여 출력하는 기준발진기와, 출력된 상기 기준 주파수를 기본 주파수로 분주하여 출력하는 제1분주기와, 상기 기본 주파수의 위상과 제2분주기로부터 입력되는 주파수의 위상을 비교하여 위상 차에 비례하는 출력을 루프필터로 인가하는 위상비교기와, 상기 위상비교기의 출력에 함유된 고조파 성분을 제거하여 제어신호를 출력하는 상기 루프필터와, 상기 제어신호에 의해 발진주파수를 변화하여 출력주파수를 출력하는 국부발진기와, 상기 출력주파수를 분주하여 상기 위상비교기로 출력하는 상기 제2분주기와, 중앙처리장치의 제어하에 상기제1분주기와 상기 제2분주기의 분주비를 조정하는 다수의 위상동기루프 데이터 발생기로 구성되는 위상동기루프 데이터 발생부와, 상기 출력주파수에 따라 특정 위상동기루프 데이터 발생기를 선택하여 구동시키는 중앙처리장치를 포함하여 구비함을 특징으로 한다.According to an aspect of the present invention, there is provided a phase oscillator loop of a mobile communication terminal, comprising: a reference oscillator oscillating and outputting a reference frequency; a first divider for dividing and outputting the output reference frequency at a fundamental frequency; A phase comparator for comparing the phase of the fundamental frequency with the phase of the frequency input from the second divider and applying an output proportional to the phase difference to the loop filter, and removing a harmonic component contained in the output of the phase comparator A local oscillator for outputting an output frequency by varying an oscillation frequency according to the control signal, a second divider for dividing the output frequency and outputting it to the phase comparator, And a plurality of phase locked loop data generators for adjusting the division ratio of the first divider and the second divider under control. And a phase processing unit for selecting and driving a phase synchronization loop data generator according to the output frequency.

이하 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, detailed description of well-known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

도 2를 참조하여 본 발명의 실시예에 따른 PLL을 설명한다. 도 2는 본 발명에 따른 이동 통신 단말의 PLL 구성도 이다. PLL은 기준발진기(101), R분주기(103), 위상비교기(105), 루프필터(107), 국부발진기(109), 전치분주기(111), 프로그래머블분주기(113), PLL데이터발생부(120)로 구성된다. 기준발진기(101)에서 출력된 기준 주파수는 R분주기(103)로 입력되어 비교주파수 F1으로 분주된다. 비교주파수F1은 위상 비교기(105)로 입력된다.A PLL according to an embodiment of the present invention will be described with reference to FIG. 2. 2 is a PLL configuration diagram of a mobile communication terminal according to the present invention. The PLL includes a reference oscillator 101, an R divider 103, a phase comparator 105, a loop filter 107, a local oscillator 109, a pre-divider 111, a programmable divider 113, and PLL data generation. It is composed of a portion (120). The reference frequency output from the reference oscillator 101 is input to the R divider 103 and divided into the comparison frequency F1. The comparison frequency F1 is input to the phase comparator 105.

그리고, 국부발진기(109)에서 출력된 출력주파수Fout은 전치분주기(111)와 프로그래머블분주기(113)에 의해 분주된다. 프로그래머블분주기(113)에서 분주되되어 출력된 주파수 F2는 위상비교기(105)로 입력된다.The output frequency Fout output from the local oscillator 109 is divided by the pre-divider 111 and the programmable divider 113. The frequency F2 divided and output from the programmable divider 113 is input to the phase comparator 105.

위상비교기(105)는 F1과 F2를 비교하여 그 위상 차에 비례하는 출력을 루프필터(107)로 인가한다. 루프필터(107)는 위상비교기(105)의 출력에 함유된 고조파 성분을 제거하여 국부발진기(109)로 제어신호 전압을 출력한다. 국부발진기(109)는 제어신호 전압에 의해 발진주파수를 변화하여 출력하여 적정 출력주파수Fout을 제공한다.The phase comparator 105 compares F1 and F2 and applies an output proportional to the phase difference to the loop filter 107. The loop filter 107 removes harmonic components contained in the output of the phase comparator 105 and outputs a control signal voltage to the local oscillator 109. The local oscillator 109 changes the oscillation frequency according to the control signal voltage and outputs it to provide an appropriate output frequency Fout.

PLL데이터발생부(120)는 중앙처리장치(200)의 제어하에 프로그래머블 분주기(113)와 R분주기(103)의 분주비를 조정하며, 제1PLL 데이터 발생기(121), 제2PLL 데이터 발생기(123)...... 제nPLL 데이터 발생기(125)등 다수개의 PLL 데이터 발생기로 구성된다. 상기 각각의 PLL 데이터 발생기는 R분주기(103)와 프로그래머블분주기(113)로 분주비를 결정하는 데이터를 출력하여 각각의 분주비를 조정하며, R분주기(103)의 분주비는 이동 통신 단말의 채널 대역폭에 따라 각각 다르게 조정된다. 그에 따라 R분주기(103)는 각각 다른 비교주파수F1을 출력한다. 즉, 각각의 PLL데이터 발생기는 R분주기(103)가 입력되는 주파수를 이동 통신 단말의 채널 대역폭의 배수가 되는 주파수로 분주하여 출력하도록 R분주기(103)의 분주비를 조정한다. 예를 들어, AMPS방식의 이동 통신 단말인 경우 채널대역폭이 30KHz이므로 제1PLL 데이터 발생기(121)는 비교주파수F1이 30KHz가 되도록 R분주기(103)로 데이터를 출력한다. 제2PLL데이터 발생기(123)는 비교주파수F1이 60KHz가 되도록 R분주기(103)로 데이터를 출력한다. 제3, 제4PLL데이터 발생기(미도시 함)들은 각각 비교주파수F1이 90KHz, 120KHz가 되도록 R분주기(103)의 분주비를 조정하고, 제nPLL 데이터 발생기(125)는 비교주파수F1이 30nKHz가 되도록 R분주기(103)로 데이터를 출력한다.The PLL data generator 120 adjusts the division ratios of the programmable divider 113 and the R divider 103 under the control of the central processing unit 200, and controls the first PLC data generator 121 and the second PLL data generator ( 123)... A plurality of PLL data generators, such as the n-PLL data generator 125. The PLL data generator outputs data for determining the division ratio to the R divider 103 and the programmable divider 113 to adjust the respective divide ratio, and the divide ratio of the R divider 103 is a mobile communication. Each channel is adjusted differently according to the channel bandwidth. Accordingly, the R divider 103 outputs different comparison frequencies F1. That is, each PLL data generator adjusts the division ratio of the R divider 103 to divide and output the frequency into which the R divider 103 is input at a frequency that is a multiple of the channel bandwidth of the mobile communication terminal. For example, in the case of an AMPS mobile communication terminal, since the channel bandwidth is 30 KHz, the first PLL data generator 121 outputs data to the R divider 103 such that the comparison frequency F1 is 30 KHz. The second PLL data generator 123 outputs data to the R divider 103 so that the comparison frequency F1 becomes 60 KHz. The third and fourth PLL data generators (not shown) adjust the division ratio of the R divider 103 so that the comparison frequencies F1 are 90 KHz and 120 KHz, respectively, and the nPLL data generator 125 has a comparison frequency F1 of 30 nKHz. Data is output to the R divider 103 as much as possible.

중앙처리장치(200)는 국부발진기(109)의 출력주파수Fout에 따라 적정 PLL데이터 발생기가 동작하도록 선택하여 비교주파수F1을 결정한다. 4개의 PLL데이터 발생기를 구비한 AMPS 방식의 이동 통신 단말을 일예로 설명하면 다음과 같다.제1PLL데이터 발생기부터 제4PLL데이터 발생기는 각각 30KHz, 60KHz, 90KHz, 120KHz 4단계의 비교주파수F1이 출력되도록 R분주기의 분주비를 조정한다. 중앙처리장치는 120KHz의 배수가 되는 출력주파수Fout에 대해서는 비교주파수F1이 120KHz가 되도록 제4PLL데이터 발생기를 구동시킨다. 90KHz의 배수가 되는 출력주파수Fout에 대해서는 비교주파수이 90KHz가 되도록 제3PLL데이터 발생기를 구동시킨다. 60KHz의 배수가 되는 출력주파수Fout과 30KHz의 배수가 되는 출력주파수Fout에 대해서도 각각 제2PLL데이터 발생기와 제1PLL데이터 발생기를 선택하여 구동시킨다. 출력주파수가 각각의 비교주파수의 공배수가 되는 경우에 중앙처리장치는 더 높은 비교주파수가 출력되도록 해당 PLL데이터 발생기를 선택한다.The central processing unit 200 selects the appropriate PLL data generator to operate according to the output frequency Fout of the local oscillator 109 to determine the comparison frequency F1. An example of an AMPS mobile communication terminal having four PLL data generators is as follows. The first to fourth PLL data generators output 30 KHz, 60 KHz, 90 KHz, and 120 KHz, respectively. Adjust the frequency division ratio of R divider. The central processing unit drives the fourth PLL data generator so that the comparison frequency F1 becomes 120 KHz for the output frequency Fout that is a multiple of 120 KHz. For an output frequency Fout that is a multiple of 90 KHz, the third PLL data generator is driven so that the comparison frequency is 90 KHz. The second PLL data generator and the first PLL data generator are selected and driven for the output frequency Fout that is a multiple of 60 KHz and the output frequency Fout that is a multiple of 30 KHz, respectively. If the output frequency is a common multiple of each comparison frequency, the CPU selects the corresponding PLL data generator so that a higher comparison frequency is output.

상기와 같이 구성하는 경우 대다수의 출력주파수Fout이 비교주파수F1이 30KHz보다 높은 비교주파수와 비교되기 때문에 비교주파수를 30KHz로 고정하는 것 보다 국부발진기의 위상잡음특성을 개선할 수 있다. 이를 도3에 도시하였다. 도 3은 분주 비에 따른 국부발진기의 위상잡음특성을 나타낸 도면이다. a는 비교주파수가 낮은 상태의 출력주파수의 위상잡음특성을 나타낸 그래프이고, b는 비교주파수가 높은 상태의 출력주파수의 위상잡음 특성을 나타낸 그래프로서 b의 위상잡음특성이 더 좋음을 알 수 있다. 상기 두 출력주파수에서의 위상잡음특성 차이는 각 출력주파수에 대한 비교주파수의 차이가 10배가 되면 약 10dB의 위상잡음특성이 개선된다.In the configuration as described above, since the output frequency Fout of the majority is compared with the comparison frequency higher than 30KHz, the phase noise characteristic of the local oscillator can be improved rather than fixing the comparison frequency to 30KHz. This is shown in FIG. 3 is a diagram illustrating phase noise characteristics of a local oscillator according to a division ratio. a is a graph showing the phase noise characteristics of the output frequency at the low comparison frequency, and b is a graph showing the phase noise characteristics of the output frequency at the high comparison frequency. The difference in phase noise characteristics at the two output frequencies is improved by about 10 dB when the difference in the comparison frequency for each output frequency is 10 times.

상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해져야 한다.In the above description of the present invention, specific embodiments have been described. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the equivalent of claims and claims.

상술한 바와 같이 본원 발명은 이동 통신 단말의 위상동기루프의 비교주파수를 출력주파수 별로 조정함으로써, 국부발진기의 위상 잡음 특성이 전반적으로 좋아지게 되고, 수신부의 잡음특성도 개선된다.As described above, the present invention adjusts the comparison frequency of the phase synchronization loop of the mobile communication terminal for each output frequency, thereby improving the overall phase noise characteristic of the local oscillator and improving the noise characteristic of the receiver.

Claims (3)

이동 통신 단말기의 위상 동기 루프에 있어서,In a phase locked loop of a mobile communication terminal, 기준 주파수를 발진하여 출력하는 기준발진기와,A reference oscillator for oscillating and outputting a reference frequency; 출력된 상기 기준 주파수를 기본 주파수로 분주하여 출력하는 제1분주기와,A first divider which divides the output reference frequency into a fundamental frequency and outputs the divided frequency; 상기 기본 주파수의 위상과 제2분주기로부터 입력되는 주파수의 위상을 비교하여 위상 차에 비례하는 출력을 루프필터로 인가하는 위상비교기와,A phase comparator for comparing the phase of the fundamental frequency with the phase of the frequency input from the second divider and applying an output proportional to the phase difference to the loop filter; 상기 위상비교기의 출력에 함유된 고조파 성분을 제거하여 제어신호를 출력하는 상기 루프필터와,The loop filter outputting a control signal by removing harmonic components contained in an output of the phase comparator; 상기 제어신호에 의해 발진주파수를 변화하여 출력주파수를 출력하는 국부발진기와,A local oscillator for outputting an output frequency by varying the oscillation frequency according to the control signal; 상기 출력주파수를 분주하여 상기 위상비교기로 출력하는 상기 제2분주기와,The second divider for dividing the output frequency and outputting the divided frequency to the phase comparator; 중앙처리장치의 제어하에 상기 제1분주기와 상기 제2분주기의 분주비를 조정하는 다수의 위상동기루프 데이터 발생기로 구성되는 위상동기루프 데이터 발생부와,A phase synchronous loop data generator comprising a plurality of phase synchronous loop data generators for adjusting the division ratios of the first and second dividers under the control of a central processing unit; 상기 출력주파수에 따라 특정 위상동기루프 데이터 발생기를 선택하여 구동시키는 중앙처리장치를 포함하여 구비함을 특징으로 하는 위상 동기 루프 장치.And a central processing unit for selecting and driving a specific phase-locked loop data generator according to the output frequency. 제1항에 있어서, 각각의 상기 위상동기루프 데이터 발생기는 상기 이동 통신단말의 채널 대역폭의 배수가 되는 비교주파수들을 출력하도록 상기 제1분주기의 분주비를 조정함을 특징으로 하는 위상 동기 루프.2. The phase-lock loop of claim 1, wherein each phase-locked loop data generator adjusts the division ratio of the first divider to output comparison frequencies that are multiples of a channel bandwidth of the mobile communication terminal. 제1항에 있어서, 상기 중앙처리장치는 상기 출력주파수의 약수와 일치하는 비교주파수들 중 최대 값이 되는 비교주파수를 출력하도록 상기 제1분주기의 분주비를 조정하는 위상 동기 루프 데이터 발생기를 상기 다수의 위상 동기 루프 데이터 발생기 중 선택하여 구동시킴을 특징으로 하는 위상 동기 루프.The phase lock loop data generator of claim 1, wherein the CPU is configured to adjust the division ratio of the first divider to output a comparison frequency that is a maximum value among comparison frequencies that match a divisor of the output frequency. A phase locked loop characterized in that it is selected and driven from a plurality of phase locked loop data generators.
KR10-2001-0033395A 2001-06-14 2001-06-14 Phase loked loop of mobile communication station KR100387068B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0033395A KR100387068B1 (en) 2001-06-14 2001-06-14 Phase loked loop of mobile communication station

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0033395A KR100387068B1 (en) 2001-06-14 2001-06-14 Phase loked loop of mobile communication station

Publications (2)

Publication Number Publication Date
KR20020095292A KR20020095292A (en) 2002-12-26
KR100387068B1 true KR100387068B1 (en) 2003-06-12

Family

ID=27709086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0033395A KR100387068B1 (en) 2001-06-14 2001-06-14 Phase loked loop of mobile communication station

Country Status (1)

Country Link
KR (1) KR100387068B1 (en)

Also Published As

Publication number Publication date
KR20020095292A (en) 2002-12-26

Similar Documents

Publication Publication Date Title
KR0178619B1 (en) Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing
JP2000031898A (en) Transmission and receiving system for mobile telephone and transmitting method
US6825729B2 (en) Frequency synthesizer with sigma-delta modulation
JP2001127554A (en) Voltage controlled oscillator
US7945218B1 (en) Method and system for tuning quality factor in high-Q, high-frequency filters
US6912376B1 (en) Mobile phone transceiver
GB2328095A (en) Reducing lock-up time of a frequency synthesiser
KR20010093099A (en) Phase locked loop frequency generating circuit and a receiver using the circuit
US8615202B2 (en) Frequency synthesizer
JP3825540B2 (en) Receiver and transceiver
KR100387068B1 (en) Phase loked loop of mobile communication station
US7349672B2 (en) Digital signal transceiver
KR20020000895A (en) Communication system with frequency modulation and with a single local oscillator
US6954109B2 (en) Provision of local oscillator signals
JP2010109831A (en) System and method for controlling pll transient response
JP2003198402A (en) Receiver
KR100305580B1 (en) Wide band data transmitter using triple modulation
JP2001016282A (en) System and method for generating filtered signal having prescribed frequency, and radio transmitter for performing transmission at frequency set by variable frequency oscillator
KR200291723Y1 (en) A Beat Frequency Protection Apparatus of Tuner
JP3248453B2 (en) Oscillator
JP2752850B2 (en) Receiving machine
JPH088739A (en) Pll synthesizer circuit
JP2000165277A (en) Local oscillation circuit
JPH04245814A (en) Fm transmission circuit
CN112448718A (en) Universal phase-locked loop frequency modulation circuit and frequency modulation method based on chip ADF4110

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140429

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee